ASMI Parallel II Intel FPGA IP

IP ASMI Parallel II Intel® FPGA ofron akses në pajisjet e konfigurimit Intel FPGA, të cilat janë konfigurimi katër-serial (EPCQ), me vëllim të ulëttage konfigurimi me katër seri (EPCQ-L) dhe konfigurimi serial EPCQ-A. Ju mund ta përdorni këtë IP për të lexuar dhe shkruar të dhëna në pajisjet e jashtme flash për aplikacione, të tilla si përditësimi në distancë i sistemit dhe SEU Sensitivity Map Header File (.smh) ruajtje.
Përveç veçorive të mbështetura nga ASMI Parallel Intel FPGA IP, IP ASMI Parallel II Intel FPGA mbështet gjithashtu:

• Qasje direkte në flash (shkruani/lexoni) përmes ndërfaqes së hartës së kujtesës Avalon®.
• Regjistri i kontrollit për operacione të tjera përmes ndërfaqes së regjistrit të statusit të kontrollit (CSR) në ndërfaqen e hartuar me memorie Avalon.
• Përktheni komandat gjenerike nga ndërfaqja e hartuar me kujtesën Avalon në kodet e komandës së pajisjes.

ASMI Parallel II Intel FPGA IP është i disponueshëm për të gjitha familjet e pajisjeve Intel FPGA duke përfshirë pajisjet Intel MAX® 10 që përdorin modalitetin GPIO.
IP ASMI Parallel II Intel FPGA mbështet vetëm pajisjet EPCQ, EPCQ-L dhe EPCQ-A. Nëse jeni duke përdorur pajisje flash të palëve të treta, duhet të përdorni ndërfaqen e përgjithshme të Flash Serial Intel FPGA IP.
IP ASMI Parallel II Intel FPGA mbështetet në versionin 17.0 të softuerit Intel Quartus® Prime dhe në vazhdim.
Informacione të Përafërta

• Hyrje në bërthamat IP të Intel FPGA
  • Ofron informacion të përgjithshëm për të gjitha bërthamat IP të Intel FPGA, duke përfshirë parametrizimin, gjenerimin, përmirësimin dhe simulimin e bërthamave IP.
• Krijimi i IP-së së pavarur nga versioni dhe skriptet e simulimit Qsys
  • Krijoni skripta simulimi që nuk kërkojnë përditësime manuale për përmirësimet e softuerit ose versionit IP.
• Praktikat më të mira të menaxhimit të projektit
  • Udhëzime për menaxhim efikas dhe transportueshmëri të projektit dhe IP-së tuaj files.
• ASMI Parallel Intel FPGA IP Core Udhëzues
• Udhëzuesi i përdorimit të ndërfaqes së përgjithshme serike të flashit Intel FPGA IP
  • Ofron mbështetje për pajisjet flash të palëve të treta.
• AN 720: Simulimi i bllokut ASMI në dizajnin tuaj

Informacioni i publikimit

Versionet IP janë të njëjta me versionet e softuerit Intel Quartus Prime Design Suite deri në v19.1. Nga versioni 19.2 i softuerit Intel Quartus Prime Design Suite ose më i ri, bërthamat IP kanë një skemë të re versioni IP.
Numri i versionit IP (XYZ) mund të ndryshojë nga një version i softuerit Intel Quartus Prime në tjetrin. Një ndryshim në:

• X tregon një rishikim të madh të IP-së. Nëse përditësoni softuerin tuaj Intel Quartus Prime, duhet të rigjeneroni IP-në.
• Y tregon se IP përfshin veçori të reja. Rigjeneroni IP-në tuaj për të përfshirë këto veçori të reja.
• Z tregon se IP përfshin ndryshime të vogla. Rigjeneroni IP-në tuaj për të përfshirë këto ndryshime.

Tabela 1. ASMI Parallel II Intel FPGA IP Release Information

Artikulli	Përshkrimi
Versioni IP	18.0
Versioni Intel Quartus Prime Pro Edition	18.0
Data e publikimit	2018.05.07

Portet

Figura 1. Diagrami i bllokut të porteve

Tabela 2. Përshkrimi i porteve

Sinjali	Gjerësia	Drejtimi	Përshkrimi
Ndërfaqja skllav e hartuar me kujtesën Avalon për CSR (avl_csr)
avl_csr_addr	6	Input	Autobusi i adresave të ndërfaqes së hartës së kujtesës Avalon. Autobusi i adresave është në adresimin e fjalëve.
avl_csr_lexo	1	Input	Kontrolli i leximit të ndërfaqes së hartës së kujtesës Avalon në CSR.
avl_csr_rddata	32	Prodhimi	Ndërfaqja e hartës së kujtesës Avalon autobusi i të dhënave të leximit nga CSR.
avl_csr_write	1	Input	Kontrolli i shkrimit të ndërfaqes së hartës së kujtesës Avalon në CSR.
avl_csr_writedata	32	Input	Ndërfaqja e hartës së kujtesës Avalon autobusi i shkrimit të të dhënave në CSR.
avl_csr_kërkesa e pritjes	1	Prodhimi	Kontrolli i kërkesës së pritjes së ndërfaqes së hartës së kujtesës Avalon nga CSR.
avl_csr_rddata_valid	1	Prodhimi	Të dhënat e leximit të ndërfaqes së hartës së memories Avalon janë të vlefshme që tregojnë se të dhënat e leximit të CSR janë të disponueshme.
Ndërfaqja skllav e hartuar me kujtesën Avalon për qasje në kujtesë (avl_ mem)
avl_mem_shkruaj	1	Input	Kontrolli i shkrimit në memorie të ndërfaqes së hartës së kujtesës Avalon
avl_mem_burstcount	7	Input	Numërimi i shpërthimit të ndërfaqes së hartës së kujtesës Avalon për memorien. Vlera varion nga 1 në 64 (madhësia maksimale e faqes).
avl_mem_waitrequest	1	Prodhimi	Kontrolli i kërkesës së pritjes së ndërfaqes së hartës së kujtesës Avalon nga memoria.
avl_mem_lexuar	1	Input	Kontrolli i leximit të ndërfaqes së hartës së kujtesës Avalon në memorie
avl_mem_addr	N	Input	Autobusi i adresave të ndërfaqes së hartës së kujtesës Avalon. Autobusi i adresave është në adresimin e fjalëve. Gjerësia e adresës varet nga dendësia e memories flash të përdorur.
avl_mem_writedata	32	Input	Ndërfaqja e hartës së kujtesës Avalon autobusi i shkrimit të të dhënave në memorie
avl_mem_readddata	32	Prodhimi	Ndërfaqja e hartës së kujtesës Avalon autobusi i të dhënave të leximit nga memorja.
avl_mem_rddata_valid	1	Prodhimi	Të dhënat e leximit të ndërfaqes së hartës së memories Avalon janë të vlefshme që tregojnë se të dhënat e leximit të memories janë të disponueshme.
avl_mem_byteenble	4	Input	Të dhënat e shkrimit të ndërfaqes së hartës së kujtesës Avalon mundësojnë autobusin në memorie. Gjatë modalitetit të shpërthimit, autobusi i mundshëm do të jetë logjik i lartë, 4'b1111.
Ora dhe rivendos
kliko	1	Input	Fut orën për të fiksuar IP-në. (1)
rivendos_n	1	Input	Rivendosja asinkrone për të rivendosur IP.(2)
Ndërfaqja e kanalit(3)
fqspi_dataout	4	Bidirekcionale	Porta hyrëse ose dalëse për të ushqyer të dhënat nga pajisja flash.
vazhdoi…

Sinjali	Gjerësia	Drejtimi	Përshkrimi
qspi_dclk	1	Prodhimi	Ofron sinjalin e orës në pajisjen flash.
qspi_scein	1	Prodhimi	Ofron sinjalin ncs në pajisjen flash. Mbështet Stratix® V, Arria® V, Cyclone® V dhe pajisjet më të vjetra.
	3	Prodhimi	Ofron sinjalin ncs në pajisjen flash. Mbështet pajisjet Intel Arria 10 dhe Intel Cyclone 10 GX.

• Mund ta vendosni frekuencën e orës në më të ulët ose të barabartë me 50 MHz.
• Mbajeni sinjalin për të paktën një cikël orësh për të rivendosur IP-në.
• Ofrohet kur aktivizoni parametrin e dedikuar të ndërfaqes serike aktive të çaktivizimit.

Informacione të Përafërta

• Fleta e të dhënave e pajisjeve të konfigurimit me katër seri (EPCQ).
• Fleta e të dhënave e pajisjeve të konfigurimit serik EPCQ-L
• Fleta e të dhënave e pajisjes së konfigurimit serik EPCQ-A

Parametrat

Tabela 3. Cilësimet e parametrave

Parametri	Vlerat juridike	Përshkrimet
Lloji i pajisjes së konfigurimit	EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCAQ32, EPCEPQAC64	Përcakton llojin e pajisjes EPCQ, EPCQ-L ose EPCQ-A që dëshironi të përdorni.
Zgjidhni modalitetin I/O	NORMAL STANDARD DUAL QUAD	Zgjedh gjerësinë e zgjeruar të të dhënave kur aktivizoni funksionin e leximit të shpejtë.
Çaktivizo ndërfaqen e dedikuar serike aktive	—	Drejton sinjalet ASMIBLOCK në nivelin më të lartë të dizajnit tuaj.
Aktivizo ndërfaqen e kunjave SPI	—	Përkthen sinjalet ASMIBLOCK në ndërfaqen e pinit SPI.
Aktivizo modelin e simulimit të blicit	—	Përdor modelin e parazgjedhur të simulimit EPCQ 1024 për simulim. Nëse jeni duke përdorur një pajisje flash të palës së tretë, referojuni AN 720: Simulimi i bllokut ASMI në dizajnin tuaj për të krijuar një mbështjellës për të lidhur modelin flash me Bllokun ASMI.
Numri i Chip Select i përdorur	1 2(4) 3(4)	Zgjedh numrin e përzgjedhjes së çipit të lidhur me blicin.

• Mbështetet vetëm në pajisjet Intel Arria 10, pajisjet Intel Cyclone 10 GX dhe pajisje të tjera me ndërfaqen Aktivizo kunjat SPI të aktivizuar.

Informacione të Përafërta

• Fleta e të dhënave e pajisjeve të konfigurimit me katër seri (EPCQ).
• Fleta e të dhënave e pajisjeve të konfigurimit serik EPCQ-L
• Fleta e të dhënave e pajisjes së konfigurimit serik EPCQ-A
• AN 720: Simulimi i bllokut ASMI në dizajnin tuaj

Regjistrohu Harta

Tabela 4. Harta e Regjistrimit

• Çdo kompensim i adresës në tabelën e mëposhtme përfaqëson 1 fjalë të hapësirës së adresës së kujtesës.
• Të gjithë regjistrat kanë një vlerë të paracaktuar prej 0x0.

Kompensimi	Emri i regjistrimit	R/W	Emri i fushës	Bit	Gjerësia	Përshkrimi
0	WR_ENABLE	W	WR_ENABLE	0	1	Shkruani 1 për të kryer aktivizimin e shkrimit.
1	WR_DISABLE	W	WR_DISABLE	0	1	Shkruani 1 për të kryer çaktivizimin e shkrimit.
2	WR_STATUS	W	WR_STATUS	7:0	8	Përmban informacionin për të shkruar në regjistrin e statusit.
3	RD_STATUS	R	RD_STATUS	7:0	8	Përmban informacionin nga funksionimi i regjistrit të statusit të leximit.
4	SECTOR_ERASE	W	Vlera e sektorit	23:0 ose 31:0	24 ose 32	Përmbani adresën e sektorit që do të fshihet në varësi të densitetit të pajisjes. (5)
5	SUBSECTOR_ERASE	W	Vlera e nënsektorit	23:0 ose 31:0	24 ose 32	Përmban adresën e nënsektorit që do të fshihet në varësi të densitetit të pajisjes.(6)
6 – 7	Rezervuar
8	KONTROLLI	W/R	ZGJEDHJA E ÇIPIT	7:4	4	Zgjedh pajisjen flash. Vlera e paracaktuar është 0, e cila synon pajisjen e parë flash. Për të zgjedhur pajisjen e dytë, vendosni vlerën në 1, për të zgjedhur pajisjen e tretë, vendosni vlerën në 2.
		Rezervuar
		W/R	AKTIVIZOJ	0	1	Vendoseni këtë në 1 për të çaktivizuar sinjalet SPI të IP-së duke e vendosur të gjithë sinjalin e daljes në gjendjen Z i lartë.
vazhdoi…

Kompensimi	Emri i regjistrimit	R/W	Emri i fushës	Bit	Gjerësia	Përshkrimi
						Kjo mund të përdoret për të ndarë autobusin me pajisje të tjera.
9 – 12	Rezervuar
13	WR_NON_VOLATILE_CONF_REG	W	Vlera e NVCR	15:0	16	Shkruan vlerën në regjistrin e konfigurimit jo të paqëndrueshëm.
14	RD_NON_VOLATILE_CONF_REG	R	Vlera e NVCR	15:0	16	Lexon vlerën nga regjistri i konfigurimit jo të paqëndrueshëm
15	RD_ FLAG_ STATUS_REG	R	RD_ FLAG_ STATUS_REG	8	8	Lexon regjistrin e statusit të flamurit
16	CLR_FLAG_ GJENDJA E STATUSIT	W	CLR_FLAG_ GJENDJA E STATUSIT	8	8	Pastron regjistrin e statusit të flamurit
17	BULK_ERASE	W	BULK_ERASE	0	1	Shkruani 1 për të fshirë të gjithë çipin (për pajisjen me një formë të vetme).7)
18	DIE_ERASE	W	DIE_ERASE	0	1	Shkruani 1 për të fshirë të gjithë diafonin (për pajisjen stack-die).7)
19	4BYTES_ADDR_EN	W	4BYTES_ADDR_EN	0	1	Shkruani 1 për të hyrë në modalitetin e adresës 4 bajt
20	4BYTES_ADDR_EX	W	4BYTES_ADDR_EX	0	1	Shkruani 1 për të dalë nga modaliteti i adresës 4 bajt
21	SECTOR_PROTECT	W	Vlera e mbrojtjes së sektorit	7:0	8	Vlera për t'u shkruar në regjistrin e statusit për të mbrojtur një sektor. (8)
22	RD_MEMORY_CAPACITY_ID	R	Vlera e kapacitetit të memories	7:0	8	Përmban informacionin e ID-së së kapacitetit të memories.
23 - 32	Rezervuar

Ju vetëm duhet të specifikoni çdo adresë brenda sektorit dhe IP-ja do ta fshijë atë sektor të veçantë.
Ju duhet vetëm të specifikoni ndonjë adresë brenda nënsektorit dhe IP do ta fshijë atë nënsektor të veçantë.

Informacione të Përafërta

• Fleta e të dhënave e pajisjeve të konfigurimit me katër seri (EPCQ).
• Fleta e të dhënave e pajisjeve të konfigurimit serik EPCQ-L
• Fleta e të dhënave e pajisjes së konfigurimit serik EPCQ-A
• Specifikimet e ndërfaqes Avalon

Operacionet

Ndërfaqet ASMI Parallel II Intel FPGA IP janë në përputhje me ndërfaqen e hartës së kujtesës Avalon. Për më shumë detaje, referojuni specifikimeve të Avalon.

• Ju vetëm duhet të specifikoni çdo adresë brenda diesë dhe IP-ja do ta fshijë atë die të veçantë.
• Për pajisjet EPCQ dhe EPCQ-L, biti i mbrojtjes së bllokut është biti [2:4] dhe [6] dhe biti i sipërm/poshtë (TB) është biti 5 i regjistrit të statusit. Për pajisjet EPCQ-A. biti i mbrojtjes së bllokut është biti [2:4] dhe biti TB është biti 5 i regjistrit të statusit.

Informacione të Përafërta

• Specifikimet e ndërfaqes Avalon

Operacionet e Regjistrit të Statusit të Kontrollit

Ju mund të kryeni një lexim ose shkrim në një kompensim specifik adresash duke përdorur Regjistrin e Statusit të Kontrollit (CSR).
Për të ekzekutuar operacionin e leximit ose të shkrimit për regjistrin e statusit të kontrollit, ndiqni këto hapa:

1. Vendosni sinjalin avl_csr_write ose avl_csr_read ndërsa
   Sinjali avl_csr_waitrequest është i ulët (nëse sinjali i kërkesës së pritjes është i lartë, sinjali avl_csr_write ose avl_csr_read duhet të mbahet i lartë derisa sinjali i kërkesës së pritjes të ulet).
2. Në të njëjtën kohë, vendosni vlerën e adresës në autobusin avl_csr_address. Nëse është një operacion shkrimi, vendosni të dhënat e vlerës në autobusin avl_csr_writedata së bashku me adresën.
3. Nëse është një transaksion i lexuar, prisni derisa sinjali avl_csr_readdatavalid të vendoset i lartë për të marrë të dhënat e lexuara.

• Për operacionet që kërkojnë vlerën e shkrimit për të ndezur, fillimisht duhet të kryeni operacionin e aktivizimit të shkrimit.
• Duhet të lexoni regjistrin e statusit të flamurit sa herë që lëshoni një komandë shkrimi ose fshirjeje.
• Nëse përdoren pajisje të shumta flash, duhet t'i shkruani regjistrit të përzgjedhjes së çipit për të zgjedhur përzgjedhjen e duhur të çipit përpara se të kryeni ndonjë operacion në pajisjen specifike flash.

Figura 2. Forma e valës së Regjistrit të Kapacitetit të Leximit të Kujtesës Shembample

Figura 3. Shkruani Enable Register Waveform Example

Operacionet e memories

Ndërfaqja e memories IP ASMI Parallel II Intel FPGA mbështet aksesin e drejtpërdrejtë të memories flash. Gjatë aksesit të drejtpërdrejtë të memories flash, IP kryen hapat e mëposhtëm për t'ju lejuar të kryeni çdo veprim të drejtpërdrejtë të leximit ose shkrimit:

• Aktivizimi i shkrimit për operacionin e shkrimit
• Kontrolloni regjistrin e statusit të flamurit për t'u siguruar që operacioni të ketë përfunduar në blic
• Lëshoni sinjalin e kërkesës së pritjes kur të përfundojë operacioni

Operacionet e memories janë të ngjashme me operacionet e ndërfaqes së hartës së kujtesës Avalon. Duhet të vendosni vlerën e saktë në autobusin e adresave, të shkruani të dhëna nëse është një transaksion shkrimi, të çoni vlerën e numërimit të shpërthimit në 1 për një transaksion të vetëm ose vlerën e dëshiruar të numërimit të shpërthimit dhe të aktivizoni sinjalin e shkrimit ose leximit.

Figura 4. 8-Word Write Burst Waveform Example

Figura 5. Forma e valës së shpërthimit të leximit të 8 fjalëve Shembample

Figura 6. 1-Byte Write byteenable = 4'b0001 Waveform Example

Rasti i përdorimit të ASMI Parallel II Intel FPGA IP P.shamples

Rasti i përdorimit p.shampAta përdorin IP Parallel II ASMI dhe JTAG-to-Avalon Master për të kryer operacione të aksesit flash, të tilla si leximi i ID-së së silikonit, memoria e lexuar, memoria e shkrimit, fshirja e sektorit, mbrojtja e sektorit, fshirja e regjistrit të statusit të flamurit dhe shkrimi nvcr.
Për të drejtuar ishamples, ju duhet të konfiguroni FPGA. Ndiqni këto hapa:

1. Konfiguro FPGA bazuar në sistemin Platforma Designer siç tregohet në figurën e mëposhtme.
   Figura 7. Sistemi i projektuesit të platformës që tregon IP-në paralele II ASMI dhe JTAG-to-Avalon Master
2. Ruani skriptin e mëposhtëm TCL në të njëjtën direktori me projektin tuaj. Emërtoni skriptin si epcq128_access.tcl për shembullample.
3. Nis konsolën e sistemit. Në tastierë, burimi skriptin duke përdorur "source epcq128_access.tcl".

ExampHapi 1: Lexoni ID-në e silikonit të pajisjeve të konfigurimit

Example 2: Lexoni dhe shkruani një fjalë të të dhënave në adresën H'40000000

Example 3: Fshij Sektorin 64

Example 4: Kryeni mbrojtjen e sektorit në sektorë (0 deri në 127)

Example 5: Lexoni dhe pastroni Regjistrin e Statusit të Flamurit

Example 6: Lexoni dhe shkruani nvcr

ASMI Parallel II Arkivat e Udhëzuesit të Përdoruesit të Intel FPGA IP

Versionet IP janë të njëjta me versionet e softuerit Intel Quartus Prime Design Suite deri në v19.1. Nga versioni 19.2 i softuerit Intel Quartus Prime Design Suite ose më i ri, bërthamat IP kanë një skemë të re versioni IP.
Nëse një version bazë IP nuk është i listuar, zbatohet udhëzuesi i përdoruesit për versionin e mëparshëm bazë IP.

Versioni i Intel Quartus Prime	Versioni Core IP	Udhëzues përdorimi
17.0	17.0	Udhëzuesi i përdoruesit Altera ASMI Parallel II Core IP

Historia e Rishikimit të Dokumentit për Udhëzuesin e Përdoruesit ASMI Parallel II Intel FPGA IP

Versioni i dokumentit	Versioni i Intel Quartus Prime	Versioni IP	Ndryshimet
2020.07.29	18.0	18.0	• Përditësuar titullin e dokumentit në Udhëzuesi i përdoruesit ASMI Parallel II Intel FPGA IP. • E përditësuar Tabela 2: Cilësimet e parametrave në seksion Parametrat.
2018.09.24	18.0	18.0	• Shtoi informacion mbi aplikacionet dhe mbështetjen për bërthamën IP të Intel FPGA ASMI Parallel II. • Shtoi një shënim për t'iu referuar Udhëzuesi i përdorimit të ndërfaqes së përgjithshme serike të flashit Intel FPGA IP Core. • U shtua Rasti i përdorimit ASMI Parallel II Intel FPGA Core P.shamples seksioni.
2018.05.07	18.0	18.0	• Riemëruar Altera ASMI Parallel II IP në bërthamë ASMI Parallel II Intel FPGA IP për riemërtim Intel. • Mbështetje e shtuar për pajisjet EPCQ-A. • Shtoi një shënim në sinjalin clk në Përshkrimi i porteve tabela. • Përditësoi përshkrimin për sinjalin qspi_scein në Përshkrimi i porteve tabela. • Shtoi një shënim në regjistrin SECTOR_PROTECT në Regjistrohu Harta tabela. • Përditësoi bitin dhe gjerësinë për regjistrat SECTOR_ERASE dhe SUBSECTOR_ERASE në Regjistrohu Harta tabela. • U përditësua biti dhe gjerësia për SECTOR_PROTECT regjistroheni në Regjistrohu Harta tabela.
vazhdoi…

Versioni i dokumentit	Versioni i Intel Quartus Prime	Versioni IP	Ndryshimet
			• Përditësoi përshkrimin për opsionin CHIP SELECT të regjistrit CONTROL në Regjistrohu Harta tabela. • Përditësuan fusnotat për regjistrat SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE dhe DIE_ERASE në Regjistrohu Harta tabela. • Përditësuar përshkrimin për vl_mem_addr sinjal në Përshkrimi i porteve tabela. • Redaktime të vogla editoriale.

 

Data	Versioni	Ndryshimet
maj 2017	2017.05.08	Lëshimi fillestar.

Korporata Intel. Të gjitha të drejtat e rezervuara. Intel, logoja e Intel dhe markat e tjera Intel janë marka tregtare të Intel Corporation ose filialeve të saj. Intel garanton performancën e produkteve të saj FPGA dhe gjysmëpërçuese sipas specifikimeve aktuale në përputhje me garancinë standarde të Intel, por rezervon të drejtën të bëjë ndryshime në çdo produkt dhe shërbim në çdo kohë pa paralajmërim. Intel nuk merr përsipër asnjë përgjegjësi ose përgjegjësi që rrjedh nga aplikimi ose përdorimi i ndonjë informacioni, produkti ose shërbimi të përshkruar këtu, përveçse kur është rënë dakord shprehimisht me shkrim nga Intel. Klientët e Intel këshillohen të marrin versionin më të fundit të specifikimeve të pajisjes përpara se të mbështeten në çdo informacion të publikuar dhe përpara se të bëjnë porosi për produkte ose shërbime.
*Emra dhe marka të tjera mund të pretendohen si pronë e të tjerëve.

Dokumentet / Burimet

Intel ASMI Parallel II Intel FPGA IP [pdfUdhëzuesi i përdoruesit ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

Referencat

• Manuali i Përdoruesit