ASMI الموازي II إنتل FPGA IP
يوفر ASMI Parallel II Intel® FPGA IP الوصول إلى أجهزة تكوين Intel FPGA ، وهي التكوين الرباعي التسلسلي (EPCQ) ، منخفض الحجمtagالتكوين الرباعي التسلسلي (EPCQ-L) والتكوين التسلسلي EPCQ-A. يمكنك استخدام عنوان IP هذا لقراءة البيانات وكتابتها إلى أجهزة الفلاش الخارجية للتطبيقات ، مثل تحديث النظام عن بُعد ورأس خريطة حساسية SEU File (.smh) التخزين.
بخلاف الميزات التي يدعمها ASMI Parallel Intel FPGA IP ، يدعم ASMI Parallel II Intel FPGA IP أيضًا:
- الوصول المباشر للفلاش (كتابة / قراءة) من خلال واجهة Avalon® المعينة للذاكرة.
- سجل التحكم للعمليات الأخرى من خلال واجهة تسجيل حالة التحكم (CSR) في واجهة Avalon المعينة للذاكرة.
- ترجمة الأوامر العامة من واجهة Avalon المعينة للذاكرة إلى أكواد أوامر الجهاز.
يتوفر ASMI Parallel II Intel FPGA IP لجميع عائلات أجهزة Intel FPGA بما في ذلك أجهزة Intel MAX® 10 التي تستخدم وضع GPIO.
يدعم ASMI Parallel II Intel FPGA IP فقط أجهزة EPCQ و EPCQ-L و EPCQ-A. إذا كنت تستخدم أجهزة فلاش تابعة لجهات خارجية ، فيجب عليك استخدام Generic Serial Flash Interface Intel FPGA IP.
يتم دعم ASMI Parallel II Intel FPGA IP في الإصدار 17.0 من برنامج Intel Quartus® Prime وما بعده.
معلومات ذات صلة
- مقدمة إلى Intel FPGA IP Cores
- يوفر معلومات عامة حول جميع نوى Intel FPGA IP ، بما في ذلك تحديد المعلمات وتوليدها وترقيتها ومحاكاتها.
- إنشاء IP و Qsys Simulation Scripts مستقل عن الإصدار
- قم بإنشاء نصوص محاكاة لا تتطلب تحديثات يدوية للبرامج أو ترقيات إصدار IP.
- أفضل ممارسات إدارة المشروع
- إرشادات للإدارة الفعالة وقابلية النقل لمشروعك وعنوان IP الخاص بك files.
- دليل مستخدم ASMI Parallel Intel FPGA IP Core
- واجهة الفلاش التسلسلية العامة دليل مستخدم Intel FPGA IP
- يوفر دعمًا لأجهزة الفلاش التابعة لجهات خارجية.
- AN 720: محاكاة كتلة ASMI في التصميم الخاص بك
معلومات الإصدار
إصدارات IP هي نفس إصدارات برنامج Intel Quartus Prime Design Suite حتى الإصدار 19.1. من الإصدار 19.2 من برنامج Intel Quartus Prime Design Suite أو إصدار أحدث ، تحتوي نوى IP على مخطط إصدار IP جديد.
قد يتغير رقم إصدار IP (XYZ) من إصدار برنامج Intel Quartus Prime إلى إصدار آخر. تغيير في:
- يشير X إلى مراجعة رئيسية لعنوان IP. إذا قمت بتحديث برنامج Intel Quartus Prime الخاص بك ، فيجب عليك إعادة إنشاء عنوان IP.
- يشير Y إلى أن IP يتضمن ميزات جديدة. قم بإعادة إنشاء عنوان IP الخاص بك لتضمين هذه الميزات الجديدة.
- يشير Z إلى أن IP يتضمن تغييرات طفيفة. قم بإعادة إنشاء عنوان IP الخاص بك لتضمين هذه التغييرات.
الجدول 1. معلومات إصدار ASMI Parallel II Intel FPGA IP
| غرض | وصف |
| إصدار IP | 18.0 |
| إصدار Intel Quartus Prime Pro Edition | 18.0 |
| تاريخ الافراج عنه | 2018.05.07 |
الموانئ
الشكل 1. مخطط كتلة المنافذ
الجدول 2. وصف المنافذ
| إشارة | عرض | اتجاه | وصف |
| واجهة أفالون المعينة للذاكرة التابعة لـ CSR (avl_csr) | |||
| avl_csr_addr | 6 | مدخل | أفالون ناقل عنوان الواجهة المعينة للذاكرة. ناقل العنوان في كلمة عنونة. |
| avl_csr_read | 1 | مدخل | قراءة واجهة Avalon المعينة للذاكرة التحكم إلى CSR. |
| avl_csr_rddata | 32 | الناتج | تقرأ واجهة Avalon المعينة للذاكرة ناقل البيانات من CSR. |
| avl_csr_write | 1 | مدخل | واجهة Avalon المعينة للذاكرة كتابة التحكم إلى CSR. |
| avl_csr_writedata | 32 | مدخل | واجهة Avalon المعينة للذاكرة تكتب ناقل البيانات إلى CSR. |
| avl_csr_waitrequest | 1 | الناتج | Avalon واجهة تعيين الذاكرة WAITREQUEST التحكم من CSR. |
| avl_csr_rddata_valid | 1 | الناتج | واجهة Avalon المعينة للذاكرة تقرأ البيانات الصالحة التي تشير إلى توفر بيانات قراءة CSR. |
| واجهة أفالون المعينة للذاكرة التابعة للوصول إلى الذاكرة (avl_ mem) | |||
| avl_mem_write | 1 | مدخل | واجهة أفالون المعينة للذاكرة تكتب التحكم في الذاكرة |
| avl_mem_burstcount | 7 | مدخل | أفالون عدد انفجارات الواجهة المعينة للذاكرة للذاكرة. تتراوح القيمة من 1 إلى 64 (الحد الأقصى لحجم الصفحة). |
| avl_mem_waitrequest | 1 | الناتج | أفالون واجهة معينة للذاكرة ويتطلب التحكم من الذاكرة. |
| avl_mem_read | 1 | مدخل | تقرأ واجهة Avalon المعينة للذاكرة التحكم في الذاكرة |
| avl_mem_addr | N | مدخل | أفالون ناقل عنوان الواجهة المعينة للذاكرة. ناقل العنوان في كلمة عنونة.
عرض العنوان يعتمد على كثافة ذاكرة الفلاش المستخدمة. |
| avl_mem_writedata | 32 | مدخل | واجهة أفالون المعينة للذاكرة تكتب ناقل البيانات إلى الذاكرة |
| avl_mem_readddata | 32 | الناتج | واجهة Avalon المعينة للذاكرة تقرأ ناقل البيانات من الذاكرة. |
| avl_mem_rddata_valid | 1 | الناتج | واجهة Avalon المعينة للذاكرة تقرأ البيانات الصالحة التي تشير إلى توفر بيانات قراءة الذاكرة. |
| avl_mem_byteenble | 4 | مدخل | أفالون واجهة كتابة البيانات المعينة للذاكرة تمكن الحافلة إلى الذاكرة. أثناء وضع الاندفاع ، سيكون ناقل byteenable منطقيًا مرتفعًا ، 4'b1111. |
| الساعة وإعادة التعيين | |||
| كلك | 1 | مدخل | ساعة الإدخال على مدار الساعة IP. (1) |
| إعادة تعيين_ن | 1 | مدخل | إعادة تعيين غير متزامن لإعادة تعيين IP. [2) |
| واجهة القناة(3) | |||
| fqspi_dataout | 4 | ثنائي الاتجاه | منفذ الإدخال أو الإخراج لتغذية البيانات من جهاز الفلاش. |
| تابع… | |||
| إشارة | عرض | اتجاه | وصف |
| qspi_dclk | 1 | الناتج | يوفر إشارة الساعة لجهاز الفلاش. |
| qspi_scein | 1 | الناتج | يوفر إشارة ncs لجهاز الفلاش.
يدعم الأجهزة Stratix® V و Arria® V و Cyclone® V والأجهزة الأقدم. |
| 3 | الناتج | يوفر إشارة ncs لجهاز الفلاش.
يدعم أجهزة Intel Arria 10 و Intel Cyclone 10 GX. |
- يمكنك ضبط تردد الساعة على 50 ميجاهرتز أو أقل.
- احتفظ بالإشارة لمدة دورة ساعة واحدة على الأقل لإعادة تعيين IP.
- يتوفر عند تمكين معلمة تعطيل واجهة Active Serial المخصصة.
معلومات ذات صلة
- ورقة بيانات أجهزة التكوين الرباعي التسلسلي (EPCQ)
- ورقة بيانات أجهزة التكوين التسلسلي EPCQ-L
- ورقة بيانات جهاز التكوين التسلسلي EPCQ-A
حدود
الجدول 3. إعدادات المعلمة
| المعلمة | القيم القانونية | الأوصاف |
| نوع جهاز التكوين | EPCQ16 ، EPCQ32 ، EPCQ64 ، EPCQ128 ، EPCQ256 ، EPCQ512 ، EPCQ-L256 ، EPCQ-L512 ، EPCQ-L1024 ، EPCQ4A ، EPCQ16A ، EPCQ32A ، EPCQ64A ، EPCQ128A | يحدد نوع الجهاز EPCQ أو EPCQ-L أو EPCQ-A الذي تريد استخدامه. |
| اختر وضع الإدخال / الإخراج | معيار عادي مزدوج رباعي | تحديد عرض البيانات الممتد عند تمكين عملية القراءة السريعة. |
| تعطيل واجهة المسلسل النشط المخصصة | — | يوجه إشارات ASMIBLOCK إلى المستوى الأعلى من تصميمك. |
| تفعيل واجهة دبابيس SPI | — | يترجم إشارات ASMIBLOCK إلى واجهة SPI pin. |
| تفعيل نموذج محاكاة الفلاش | — | يستخدم نموذج محاكاة EPCQ 1024 الافتراضي للمحاكاة. إذا كنت تستخدم جهاز فلاش تابع لجهة خارجية ، فيرجى الرجوع إلى AN 720: محاكاة كتلة ASMI في التصميم الخاص بك لإنشاء غلاف لتوصيل نموذج الفلاش مع ASMI Block. |
| عدد الرقائق المختارة المستخدمة | 1
2(4) 3(4) |
يحدد عدد الشريحة المختارة المتصلة بالفلاش. |
- مدعوم فقط في أجهزة Intel Arria 10 وأجهزة Intel Cyclone 10 GX والأجهزة الأخرى التي تم تمكين واجهة دبابيس SPI بها.
معلومات ذات صلة
- ورقة بيانات أجهزة التكوين الرباعي التسلسلي (EPCQ)
- ورقة بيانات أجهزة التكوين التسلسلي EPCQ-L
- ورقة بيانات جهاز التكوين التسلسلي EPCQ-A
- AN 720: محاكاة كتلة ASMI في التصميم الخاص بك
تسجيل الخريطة
الجدول 4. تسجيل الخريطة
- يمثل كل إزاحة عنوان في الجدول التالي كلمة واحدة من مساحة عنوان الذاكرة.
- جميع السجلات لها قيمة افتراضية من 0x0.
| الإزاحة | اسم التسجيل | قراءة/كتابة | اسم الحقل | قليل | عرض | وصف |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | اكتب 1 لأداء تمكين الكتابة. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | اكتب 1 لأداء تعطيل الكتابة. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | يحتوي على المعلومات المراد كتابتها في سجل الحالة. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | يحتوي على المعلومات من قراءة حالة التسجيل العملية. |
| 4 | SECTOR_ERASE | W | قيمة القطاع | 23:0
أو 31: 0 |
24 أو
32 |
تحتوي على عنوان القطاع المراد محوه حسب كثافة الجهاز. [5) |
| 5 | SUBSECTOR_ERASE | W | قيمة القطاع الفرعي | 23:0
أو 31: 0 |
24 أو
32 |
يحتوي على عنوان القطاع الفرعي المراد محوه اعتمادًا على كثافة الجهاز. [6) |
| 6 – 7 | محجوز | |||||
| 8 | يتحكم | و/ر | اختيار رقاقة | 7:4 | 4 | يختار جهاز الفلاش. القيمة الافتراضية هي 0 ، والتي تستهدف أول جهاز فلاش. لتحديد الجهاز الثاني ، اضبط القيمة على 1 ، لتحديد الجهاز الثالث ، اضبط القيمة على 2. |
| محجوز | ||||||
| و/ر | إبطال | 0 | 1 | اضبط هذا على 1 لتعطيل إشارات SPI لعنوان IP عن طريق وضع جميع إشارات الخرج في حالة Z عالية. | ||
| تابع… | ||||||
| الإزاحة | اسم التسجيل | قراءة/كتابة | اسم الحقل | قليل | عرض | وصف |
| يمكن استخدام هذا لمشاركة الحافلة مع الأجهزة الأخرى. | ||||||
| 9 – 12 | محجوز | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | قيمة NVCR | 15:0 | 16 | يكتب القيمة إلى سجل التكوين غير المتطاير. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | قيمة NVCR | 15:0 | 16 | يقرأ القيمة من سجل التكوين غير المتطاير |
| 15 | RD_FLAG_STATUS_REG | R | RD_FLAG_STATUS_REG | 8 | 8 | يقرأ سجل حالة العلم |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | مسح سجل حالة العلم |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | اكتب 1 لمحو الشريحة بأكملها (لجهاز أحادي القالب). (7) |
| 18 | يموت_ERASE | W | يموت_ERASE | 0 | 1 | اكتب 1 لمحو قالب كامل (لجهاز المكدس). (7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | اكتب 1 للدخول في وضع عنوان 4 بايت |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | اكتب 1 للخروج من وضع العنوان 4 بايت |
| 21 | SECTOR_PROTECT | W | قيمة حماية القطاع | 7:0 | 8 | قيمة الكتابة إلى سجل الحالة لحماية القطاع. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | قيمة سعة الذاكرة | 7:0 | 8 | يحتوي على معلومات معرف سعة الذاكرة. |
| 23 –
32 |
محجوز | |||||
ما عليك سوى تحديد أي عنوان داخل القطاع وسيقوم IP بمحو هذا القطاع المعين.
ما عليك سوى تحديد أي عنوان داخل القطاع الفرعي وسيقوم IP بمحو هذا القطاع الفرعي المحدد.
معلومات ذات صلة
- ورقة بيانات أجهزة التكوين الرباعي التسلسلي (EPCQ)
- ورقة بيانات أجهزة التكوين التسلسلي EPCQ-L
- ورقة بيانات جهاز التكوين التسلسلي EPCQ-A
- مواصفات واجهة أفالون
العمليات
تعد واجهات ASMI Parallel II Intel FPGA IP متوافقة مع واجهة Avalon المعينة للذاكرة. لمزيد من التفاصيل ، راجع مواصفات أفالون.
- ما عليك سوى تحديد أي عنوان داخل القالب وسيقوم IP بمحو هذا القالب المعين.
- بالنسبة لأجهزة EPCQ و EPCQ-L ، تكون بتة حماية الكتلة هي بت [2: 4] و [6] والبتة العلوية / السفلية (TB) هي بت 5 من سجل الحالة. لأجهزة EPCQ-A. بتة حماية الكتلة هي بتة [2: 4] وبتة TB هي بت 5 من سجل الحالة.
معلومات ذات صلة
- مواصفات واجهة أفالون
عمليات تسجيل حالة التحكم
يمكنك إجراء قراءة أو كتابة لعنوان محدد باستخدام سجل حالة التحكم (CSR).
لتنفيذ عملية القراءة أو الكتابة لسجل حالة التحكم ، اتبع الخطوات التالية:
- قم بتأكيد إشارة avl_csr_write أو avl_csr_read أثناء ملف
إشارة avl_csr_waitrequest منخفضة (إذا كانت إشارة waitrequest عالية ، فيجب أن تظل إشارة avl_csr_write أو avl_csr_read مرتفعة حتى تنخفض إشارة Waitrequest). - في نفس الوقت ، قم بتعيين قيمة العنوان على ناقل avl_csr_address. إذا كانت عملية كتابة ، فقم بتعيين بيانات القيمة على ناقل avl_csr_writedata مع العنوان.
- إذا كانت معاملة قراءة ، فانتظر حتى يتم التأكيد على إشارة avl_csr_readdatavalid عالية لاسترداد بيانات القراءة.
- بالنسبة للعمليات التي تتطلب وميض قيمة الكتابة ، يجب إجراء عملية تمكين الكتابة أولاً.
- يجب عليك قراءة سجل حالة العلم في كل مرة تصدر فيها أمر الكتابة أو المسح.
- إذا تم استخدام أجهزة فلاش متعددة ، فيجب عليك الكتابة إلى سجل تحديد الشريحة لتحديد اختيار الشريحة الصحيح قبل إجراء أي عملية على جهاز الفلاش المحدد.
الشكل 2. قراءة سجل سعة الذاكرة الموجي على سبيل المثالample
الشكل 3. اكتب تمكين تسجيل الموجي على سبيل المثالample
عمليات الذاكرة
تدعم واجهة ذاكرة ASMI Parallel II Intel FPGA IP الاندفاع والوصول المباشر إلى ذاكرة الفلاش. أثناء الوصول المباشر إلى ذاكرة الفلاش ، ينفذ IP الخطوات التالية للسماح لك بإجراء أي عملية قراءة أو كتابة مباشرة:
- اكتب تمكين لعملية الكتابة
- تحقق من سجل حالة العلم للتأكد من اكتمال العملية على الفور
- حرر إشارة طلب الانتظار عند اكتمال العملية
تشبه عمليات الذاكرة عمليات واجهة Avalon المعينة للذاكرة. يجب عليك تعيين القيمة الصحيحة في ناقل العنوان ، وكتابة البيانات إذا كانت معاملة كتابة ، ودفع قيمة عدد الاندفاع إلى 1 لمعاملة واحدة أو قيمة عدد الاندفاع المطلوبة ، وتشغيل إشارة الكتابة أو القراءة.
الشكل 4. 8-Word كتابة شكل موجة انفجاري على سبيل المثالample
الشكل 5. 8-Word Reading Burst Waveform Example
الشكل 6. 1 بايت كتابة بايت = 4'b0001 الموجي مثالample
مثال على حالة استخدام ASMI Parallel II Intel FPGA IPampليه
حالة الاستخدام على سبيل المثالampاستخدام ASMI Parallel II IP و JTAG-to-Avalon Master لأداء عمليات الوصول إلى الفلاش ، مثل قراءة معرف السيليكون ، قراءة الذاكرة ، ذاكرة الكتابة ، مسح القطاع ، حماية القطاع ، مسح سجل حالة العلم ، وكتابة nvcr.
لتشغيل السابقampليه ، يجب عليك تكوين FPGA. اتبع هذه الخطوات:
- قم بتكوين FPGA استنادًا إلى نظام Platform Designer كما هو موضح في الشكل التالي.
الشكل 7. نظام مصمم النظام الأساسي يعرض ASMI Parallel II IP و JTAGإلى أفالون ماستر
- احفظ البرنامج النصي التالي TCL في نفس الدليل كمشروعك. قم بتسمية البرنامج النصي باسم epcq128_access.tcl على سبيل المثالampليه.
- تشغيل وحدة النظام. في وحدة التحكم ، مصدر البرنامج النصي باستخدام "المصدر epcq128_access.tcl".
Example 1: اقرأ معرّف السيليكون لأجهزة التهيئة
Example 2: قراءة وكتابة كلمة واحدة من البيانات على العنوان H'40000000
Example 3: مسح القطاع 64
Example 4: أداء حماية القطاع في القطاعات (من 0 إلى 127)
Example 5: قراءة ومسح سجل حالة العلم
Example 6: قراءة وكتابة nvcr
أرشيف دليل مستخدم ASMI Parallel II Intel FPGA IP
إصدارات IP هي نفس إصدارات برنامج Intel Quartus Prime Design Suite حتى الإصدار 19.1. من الإصدار 19.2 من برنامج Intel Quartus Prime Design Suite أو إصدار أحدث ، تحتوي نوى IP على مخطط إصدار IP جديد.
إذا لم يكن إصدار IP الأساسي مدرجًا ، فسيتم تطبيق دليل المستخدم الخاص بإصدار IP الأساسي السابق.
| إصدار Intel Quartus Prime | نسخة IP الأساسية | دليل المستخدم |
| 17.0 | 17.0 | دليل مستخدم Altera ASMI Parallel II IP Core |
محفوظات مراجعة المستند لدليل مستخدم ASMI Parallel II Intel FPGA IP
| نسخة الوثيقة | إصدار Intel Quartus Prime | إصدار IP | التغييرات |
| 2020.07.29 | 18.0 | 18.0 | • تم تحديث عنوان المستند إلى دليل مستخدم ASMI Parallel II Intel FPGA IP.
• محدث الجدول 2: إعدادات المعلمة في القسم حدود. |
| 2018.09.24 | 18.0 | 18.0 | • معلومات مضافة حول التطبيقات ودعم ASMI Parallel II Intel FPGA IP core.
• تمت إضافة ملاحظة للإشارة إلى واجهة الفلاش التسلسلية العامة دليل مستخدم Intel FPGA IP Core. • أضيفت ال مثال على حالة استخدام ASMI Parallel II Intel FPGA IP Coreampليه قسم. |
| 2018.05.07 | 18.0 | 18.0 | • أعيدت تسمية نواة Altera ASMI Parallel II IP إلى ASMI Parallel II Intel FPGA IP core لكل إعادة تسمية إنتل.
• دعم إضافي لأجهزة EPCQ-A. • تمت إضافة ملاحظة إلى إشارة clk في ملف وصف الموانئ طاولة. • تم تحديث وصف إشارة qspi_scein في ملف وصف الموانئ طاولة. • تمت إضافة ملاحظة إلى تسجيل SECTOR_PROTECT في تسجيل الخريطة طاولة. • تم تحديث البت والعرض لسجلات SECTOR_ERASE و SUBSECTOR_ERASE في ملف تسجيل الخريطة طاولة. • تم تحديث البت والعرض لـ SECTOR_PROTECT سجل في تسجيل الخريطة طاولة. |
| تابع… | |||
| نسخة الوثيقة | إصدار Intel Quartus Prime | إصدار IP | التغييرات |
| • تم تحديث الوصف لخيار CHIP SELECT في سجل التحكم في تسجيل الخريطة طاولة.
• تم تحديث الحواشي لسجلات SECTOR_ERASE و SUBSECTOR_ERASE و BULK_ERASE و DIE_ERASE في تسجيل الخريطة طاولة. • تم تحديث وصف vl_mem_addr إشارة في وصف الموانئ طاولة. • تعديلات تحريرية طفيفة. |
| تاريخ | إصدار | التغييرات |
| مايو 2017 | 2017.05.08 | الإصدار الأولي. |
شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات.
*قد يتم المطالبة بأسماء وعلامات تجارية أخرى باعتبارها ملكًا للآخرين.
المستندات / الموارد
 |
إنتل ASMI Parallel II Intel FPGA IP [بي دي اف] دليل المستخدم ASMI Parallel II Intel FPGA IP ، ASMI ، Parallel II Intel FPGA IP ، II Intel FPGA IP ، FPGA IP |
