ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP осигурява достъп до конфигурационните устройства Intel FPGA, които са четирисерийна конфигурация (EPCQ), нисък обемtage четворна серийна конфигурация (EPCQ-L) и EPCQ-A серийна конфигурация. Можете да използвате този IP адрес, за да четете и записвате данни на външни флаш устройства за приложения, като отдалечена системна актуализация и SEU Sensitivity Map Header File (.smh) съхранение.
Освен функциите, поддържани от ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP допълнително поддържа:
- Директен флаш достъп (запис/четене) през картирания с памет интерфейс Avalon®.
- Контролен регистър за други операции чрез интерфейса на регистъра на контролния статус (CSR) в картографирания с памет интерфейс на Avalon.
- Преведете общите команди от картирания с памет интерфейс на Avalon в командни кодове на устройството.
ASMI Parallel II Intel FPGA IP е наличен за всички фамилии устройства Intel FPGA, включително устройствата Intel MAX® 10, които използват режим GPIO.
ASMI Parallel II Intel FPGA IP поддържа само устройствата EPCQ, EPCQ-L и EPCQ-A. Ако използвате флаш устройства на трети страни, трябва да използвате Generic Serial Flash Interface Intel FPGA IP.
ASMI Parallel II Intel FPGA IP се поддържа в софтуера Intel Quartus® Prime версия 17.0 и по-нови.
Свързана информация
- Въведение в Intel FPGA IP ядра
- Предоставя обща информация за всички FPGA IP ядра на Intel, включително параметризиране, генериране, надграждане и симулиране на IP ядра.
- Създаване на независими от версията IP и Qsys симулационни скриптове
- Създавайте симулационни скриптове, които не изискват ръчни актуализации за надстройки на софтуер или IP версия.
- Най-добри практики за управление на проекти
- Насоки за ефективно управление и преносимост на вашия проект и IP files.
- ASMI Parallel Intel FPGA IP Core Ръководство за потребителя
- Generic Serial Flash Interface Intel FPGA IP Ръководство за потребителя
- Осигурява поддръжка за флаш устройства на трети страни.
- AN 720: Симулиране на ASMI блок във вашия дизайн
Информация за изданието
IP версиите са същите като версиите на софтуера Intel Quartus Prime Design Suite до v19.1. От версия на софтуера Intel Quartus Prime Design Suite 19.2 или по-нова, IP ядрата имат нова схема за IP версии.
Номерът на IP версията (XYZ) може да се променя от една версия на софтуера Intel Quartus Prime към друга. Промяна в:
- X показва основна ревизия на IP. Ако актуализирате своя софтуер Intel Quartus Prime, трябва да генерирате повторно IP.
- Y показва, че IP включва нови функции. Регенерирайте вашия IP, за да включите тези нови функции.
- Z показва, че IP включва незначителни промени. Регенерирайте своя IP адрес, за да включите тези промени.
Таблица 1. Информация за издаване на ASMI Parallel II Intel FPGA IP
| Артикул | Описание |
| IP версия | 18.0 |
| Intel Quartus Prime Pro Edition версия | 18.0 |
| Дата на издаване | 2018.05.07 |
Портове
Фигура 1. Блокова диаграма на портове
Таблица 2. Описание на портовете
| Сигнал | ширина | Посока | Описание |
| Avalon Memory-Mapped Slave интерфейс за CSR (avl_csr) | |||
| avl_csr_addr | 6 | Вход | Адресна шина на картографиран интерфейс на Avalon. Адресната шина е в адресиране с думи. |
| avl_csr_read | 1 | Вход | Контрол на четене на картографиран интерфейс на Avalon към CSR. |
| avl_csr_rddata | 32 | Изход | Avalon картографиран в памет интерфейс чете шина за данни от CSR. |
| avl_csr_write | 1 | Вход | Avalon картографиран в памет интерфейс контрол на запис в CSR. |
| avl_csr_writedata | 32 | Вход | Avalon картографиран в памет интерфейс записва шина за данни към CSR. |
| avl_csr_waitrequest | 1 | Изход | Контрол на заявка за изчакване на интерфейс с карта на паметта на Avalon от CSR. |
| avl_csr_rddata_valid | 1 | Изход | Валидни данни за четене на картографиран в памет интерфейс на Avalon, което показва, че данните за четене на CSR са налични. |
| Avalon Memory-Mapped Slave интерфейс за достъп до паметта (avl_ mem) | |||
| avl_mem_write | 1 | Вход | Avalon картографиран в памет интерфейс контрол на запис в паметта |
| avl_mem_burstcount | 7 | Вход | Брой импулси на картографиран интерфейс на Avalon за паметта. Диапазонът на стойността е от 1 до 64 (максимален размер на страницата). |
| avl_mem_waitrequest | 1 | Изход | Контрол на заявка за чакане на интерфейса на Avalon от паметта. |
| avl_mem_read | 1 | Вход | Avalon картографиран в памет интерфейс контрол на четене в паметта |
| avl_mem_addr | N | Вход | Адресна шина на картографиран интерфейс на Avalon. Адресната шина е в адресиране с думи.
Ширината на адреса зависи от използваната плътност на флаш паметта. |
| avl_mem_writedata | 32 | Вход | Интерфейсът с карта на паметта на Avalon записва шина за данни в паметта |
| avl_mem_readddata | 32 | Изход | Интерфейсът с карта на паметта на Avalon чете шина за данни от паметта. |
| avl_mem_rddata_valid | 1 | Изход | Валидни данни за четене на картографиран в памет интерфейс на Avalon, което показва, че данните за четене на паметта са налични. |
| avl_mem_byteenble | 4 | Вход | Avalon картографиран в паметта интерфейс за запис на данни позволява шина към памет. По време на режим на разпръскване, шината с възможност за байтиране ще бъде логическа висока, 4'b1111. |
| Часовник и Нулиране | |||
| clk | 1 | Вход | Въведете часовник за часовник на IP. (1) |
| reset_n | 1 | Вход | Асинхронно нулиране за нулиране на IP.(2) |
| Проводен интерфейс(3) | |||
| fqspi_dataout | 4 | Двупосочен | Входен или изходен порт за подаване на данни от флаш устройството. |
| продължи… | |||
| Сигнал | ширина | Посока | Описание |
| qspi_dclk | 1 | Изход | Осигурява часовников сигнал към флаш устройството. |
| qspi_scein | 1 | Изход | Осигурява ncs сигнал към флаш устройството.
Поддържа Stratix® V, Arria® V, Cyclone® V и по-стари устройства. |
| 3 | Изход | Осигурява ncs сигнал към флаш устройството.
Поддържа устройства Intel Arria 10 и Intel Cyclone 10 GX. |
- Можете да настроите тактовата честота на по-ниска или равна на 50 MHz.
- Задръжте сигнала за поне един такт, за да нулирате IP.
- Налично, когато активирате параметъра за деактивиране на специален активен сериен интерфейс.
Свързана информация
- Лист с данни за устройства с четирисерийна конфигурация (EPCQ).
- Лист с данни за устройства за серийна конфигурация EPCQ-L
- Лист с данни за устройство за серийна конфигурация EPCQ-A
Параметри
Таблица 3. Настройки на параметрите
| Параметър | Правни ценности | Описания |
| Тип устройство за конфигурация | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A | Указва типа устройство EPCQ, EPCQ-L или EPCQ-A, който искате да използвате. |
| Изберете I/O режим | НОРМАЛЕН СТАНДАРТ DUAL QUAD | Избира разширена ширина на данните, когато активирате операцията за бързо четене. |
| Деактивирайте специалния активен сериен интерфейс | — | Насочва сигналите ASMIBLOCK към най-горното ниво на вашия дизайн. |
| Активирайте интерфейса на SPI пинове | — | Превежда сигналите ASMIBLOCK към SPI пин интерфейса. |
| Активиране на модел за флаш симулация | — | Използва симулационния модел EPCQ 1024 по подразбиране за симулация. Ако използвате флаш устройство на трета страна, вижте AN 720: Симулиране на ASMI блок във вашия дизайн за създаване на обвивка за свързване на флаш модела с ASMI блока. |
| Брой използвани чипове | 1
2(4) 3(4) |
Избира броя на избраните чипове, свързани към светкавицата. |
- Поддържа се само в устройства Intel Arria 10, устройства Intel Cyclone 10 GX и други устройства с активиран интерфейс Enable SPI pins.
Свързана информация
- Лист с данни за устройства с четирисерийна конфигурация (EPCQ).
- Лист с данни за устройства за серийна конфигурация EPCQ-L
- Лист с данни за устройство за серийна конфигурация EPCQ-A
- AN 720: Симулиране на ASMI блок във вашия дизайн
Регистрирайте карта
Таблица 4. Карта на регистъра
- Всяко адресно изместване в следващата таблица представлява 1 дума от адресното пространство на паметта.
- Всички регистри имат стойност по подразбиране 0x0.
| Офсет | Регистрирайте име | R/W | Име на полето | малко | ширина | Описание |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Напишете 1, за да разрешите запис. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Напишете 1, за да извършите забрана на записа. |
| 2 | WR_СТАТУС | W | WR_СТАТУС | 7:0 | 8 | Съдържа информацията за запис в регистъра на състоянието. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Съдържа информацията от операцията за регистър на състоянието на четене. |
| 4 | SECTOR_ERASE | W | Стойност на сектора | 23:0
или 31: 0 |
24 или
32 |
Съдържат адреса на сектора за изтриване в зависимост от плътността на устройството.(5) |
| 5 | SUBSECTOR_ERASE | W | Стойност на подсектор | 23:0
или 31: 0 |
24 или
32 |
Съдържа адреса на подсектора, който трябва да бъде изтрит в зависимост от плътността на устройството.(6) |
| 6 – 7 | Запазено | |||||
| 8 | КОНТРОЛ | W/R | ИЗБОР НА ЧИП | 7:4 | 4 | Избира флаш устройство. Стойността по подразбиране е 0, която е насочена към първото флаш устройство. За да изберете второ устройство, задайте стойност на 1, за да изберете третото устройство, задайте стойност на 2. |
| Запазено | ||||||
| W/R | ИЗКЛЮЧВАНЕ | 0 | 1 | Задайте това на 1, за да деактивирате SPI сигналите на IP чрез поставяне на всички изходни сигнали във високо Z състояние. | ||
| продължи… | ||||||
| Офсет | Регистрирайте име | R/W | Име на полето | малко | ширина | Описание |
| Това може да се използва за споделяне на шина с други устройства. | ||||||
| 9 – 12 | Запазено | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR стойност | 15:0 | 16 | Записва стойност в енергонезависимия конфигурационен регистър. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR стойност | 15:0 | 16 | Чете стойност от енергонезависим конфигурационен регистър |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Чете регистър на състоянието на флага |
| 16 | CLR_FLAG_ СТАТУС РЕГ | W | CLR_FLAG_ СТАТУС РЕГ | 8 | 8 | Изчиства регистъра на състоянието на флага |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Напишете 1, за да изтриете целия чип (за устройство с една матрица).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Напишете 1, за да изтриете цялата матрица (за устройство със стекова матрица).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Напишете 1, за да влезете в режим на адрес с 4 байта |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Напишете 1, за да излезете от режима на адрес с 4 байта |
| 21 | SECTOR_PROTECT | W | Стойност за защита на сектора | 7:0 | 8 | Стойност за запис в регистъра на състоянието за защита на сектор. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Стойност на капацитета на паметта | 7:0 | 8 | Съдържа информация за ID на капацитета на паметта. |
| 23 –
32 |
Запазено | |||||
Трябва само да посочите който и да е адрес в сектора и IP ще изтрие този конкретен сектор.
Трябва само да посочите произволен адрес в подсектора и IP ще изтрие този конкретен подсектор.
Свързана информация
- Лист с данни за устройства с четирисерийна конфигурация (EPCQ).
- Лист с данни за устройства за серийна конфигурация EPCQ-L
- Лист с данни за устройство за серийна конфигурация EPCQ-A
- Спецификации на интерфейса на Avalon
Операции
ASMI Parallel II Intel FPGA IP интерфейсите са съвместими с Avalon memory-mapped интерфейс. За повече подробности вижте спецификациите на Avalon.
- Трябва само да посочите който и да е адрес в матрицата и IP ще изтрие тази конкретна матрица.
- За устройства EPCQ и EPCQ-L битът за защита на блока е бит [2:4] и [6], а горният/долният (TB) бит е бит 5 от регистъра на състоянието. За EPCQ-A устройства. битът за защита на блока е бит [2:4], а битът TB е бит 5 от регистъра на състоянието.
Свързана информация
- Спецификации на интерфейса на Avalon
Операции в регистъра на контролния статус
Можете да извършите четене или запис на отместване на конкретен адрес, като използвате регистъра на контролния статус (CSR).
За да изпълните операцията за четене или запис за регистъра на контролния статус, изпълнете следните стъпки:
- Задайте сигнала avl_csr_write или avl_csr_read, докато
Сигналът avl_csr_waitrequest е нисък (ако сигналът за waitrequest е висок, сигналът avl_csr_write или avl_csr_read трябва да се поддържа висок, докато сигналът за waitrequest стане нисък). - В същото време задайте стойността на адреса в шината avl_csr_address. Ако това е операция за запис, задайте данните за стойността на шината avl_csr_writedata заедно с адреса.
- Ако това е транзакция за четене, изчакайте, докато сигналът avl_csr_readdatavalid стане висок, за да извлечете прочетените данни.
- За операции, които изискват стойност за запис, за да мига, първо трябва да изпълните операцията за разрешаване на запис.
- Трябва да четете регистъра на състоянието на флага всеки път, когато подадете команда за запис или изтриване.
- Ако се използват множество флаш устройства, трябва да запишете в регистъра за избор на чип, за да изберете правилния избор на чип, преди да извършите каквато и да е операция към конкретното флаш устройство.
Фигура 2. Форма на вълната на регистъра на капацитета на паметта за четене Прample
Фигура 3. Waveform на регистъра за активиране на запис Прample
Операции с памет
ASMI Parallel II Intel FPGA IP интерфейсът на паметта поддържа пакетен и директен достъп до флаш памет. По време на директен достъп до флаш памет, IP изпълнява следните стъпки, за да ви позволи да извършите всяка операция за директно четене или запис:
- Разрешение за писане за операцията за запис
- Проверете регистъра на състоянието на флага, за да се уверите, че операцията е завършена при флаш паметта
- Освободете сигнала за заявка за чакане, когато операцията приключи
Операциите с паметта са подобни на операциите на картирания с памет интерфейс на Avalon. Трябва да зададете правилната стойност в адресната шина, да запишете данни, ако това е транзакция за запис, да настроите стойността на броя на пакетите до 1 за единична транзакция или желаната от вас стойност на броя на пакетите и да задействате сигнала за запис или четене.
Фигура 4. 8-Word Write Burst Waveform Прample
Фигура 5. Форма на вълната за четене на 8 думи Прample
Фигура 6. 1-байтов запис byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP Използване Примерampлес
Случаят на употреба прampизползват ASMI Parallel II IP и JTAG-to-Avalon Master за извършване на операции за флаш достъп, като четене на силициев идентификатор, четене на памет, запис на памет, изтриване на сектори, защита на сектори, изчистване на регистъра на състоянието на флага и запис на nvcr.
Да управляваш бившияampфайлове, трябва да конфигурирате FPGA. Следвай тези стъпки:
- Конфигурирайте FPGA въз основа на системата Platform Designer, както е показано на следващата фигура.
Фигура 7. Система за дизайнер на платформа, показваща ASMI Parallel II IP и JTAG-към-Авалон майстор
- Запазете следния TCL скрипт в същата директория като вашия проект. Наименувайте скрипта като epcq128_access.tcl напрampле.
- Стартирайте системната конзола. В конзолата направете източник на скрипта, като използвате „source epcq128_access.tcl“.
Example 1: Прочетете Silicon ID на конфигурационните устройства
ExampLe 2: Прочетете и напишете една дума данни на адрес H'40000000
Example 3: Изтриване на сектор 64
Example 4: Изпълнение на защита на сектори в сектори (0 до 127)
Example 5: Прочетете и изчистете регистъра на състоянието на флага
Example 6: Четене и запис на nvcr
ASMI Parallel II Intel FPGA IP Ръководство за потребителя Архив
IP версиите са същите като версиите на софтуера Intel Quartus Prime Design Suite до v19.1. От версия на софтуера Intel Quartus Prime Design Suite 19.2 или по-нова, IP ядрата имат нова схема за IP версии.
Ако версия на IP ядро не е посочена, се прилага ръководството за потребителя за предишната версия на IP ядро.
| Intel Quartus Prime версия | Версия IP Core | Ръководство за потребителя |
| 17.0 | 17.0 | Ръководство за потребителя на Altera ASMI Parallel II IP Core |
История на ревизиите на документа за ръководството за потребителя на ASMI Parallel II Intel FPGA IP
| Версия на документа | Intel Quartus Prime версия | IP версия | Промени |
| 2020.07.29 | 18.0 | 18.0 | • Актуализира заглавието на документа на ASMI Parallel II Intel FPGA IP Ръководство за потребителя.
• Актуализиран Таблица 2: Настройки на параметри в раздел Параметри. |
| 2018.09.24 | 18.0 | 18.0 | • Добавена е информация за приложенията и поддръжката на ASMI Parallel II Intel FPGA IP ядро.
• Добавена е бележка за препратка към Generic Serial Flash Interface Intel FPGA IP Core Ръководство за потребителя. • Добавено е ASMI Parallel II Intel FPGA IP Core Случай на използване Прampлес раздел. |
| 2018.05.07 | 18.0 | 18.0 | • Преименуван на Altera ASMI Parallel II IP ядро на ASMI Parallel II Intel FPGA IP ядро според ребрандирането на Intel.
• Добавена е поддръжка за EPCQ-A устройства. • Добавена е бележка към сигнала clk в Описание на портовете маса. • Актуализирано е описанието за сигнала qspi_scein в Описание на портовете маса. • Добавена е бележка към регистъра SECTOR_PROTECT в Регистрирайте карта маса. • Актуализиран битът и ширината за регистрите SECTOR_ERASE и SUBSECTOR_ERASE в Регистрирайте карта маса. • Актуализиран битът и ширината за SECTOR_PROTECT регистрирайте се в Регистрирайте карта маса. |
| продължи… | |||
| Версия на документа | Intel Quartus Prime версия | IP версия | Промени |
| • Актуализирано е описанието за опцията CHIP SELECT на регистъра CONTROL в Регистрирайте карта маса.
• Актуализирани бележките под линия за регистрите SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE и DIE_ERASE в Регистрирайте карта маса. • Актуализирано е описанието за vl_mem_addr сигнал в Описание на портовете маса. • Незначителни редакционни редакции. |
| Дата | Версия | Промени |
| май 2017 г | 2017.05.08 | Първоначално издание. |
Корпорация Intel. Всички права запазени. Intel, логото на Intel и други марки на Intel са търговски марки на Intel Corporation или нейните филиали. Intel гарантира производителността на своите FPGA и полупроводникови продукти според настоящите спецификации в съответствие със стандартната гаранция на Intel, но си запазва правото да прави промени на продукти и услуги по всяко време без предизвестие. Intel не поема никаква отговорност или задължения, произтичащи от приложението или използването на каквато и да е информация, продукт или услуга, описани тук, освен в случаите, когато Intel е изрично договорено в писмен вид. Клиентите на Intel се съветват да получат най-новата версия на спецификациите на устройството, преди да разчитат на публикувана информация и преди да направят поръчки за продукти или услуги.
*Други имена и марки могат да бъдат заявени като собственост на други.
Документи / Ресурси
 |
intel ASMI Parallel II Intel FPGA IP [pdf] Ръководство за потребителя ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
