ASMI Parallel II Intel FPGA IP

Hāʻawi ka ASMI Parallel II Intel® FPGA IP i ke komo i nā polokalamu hoʻonohonoho Intel FPGA, ʻo ia ka quad-serial configuration (EPCQ), low-vol.tage quad-serial hoʻonohonoho (EPCQ-L), a me EPCQ-A hoʻonohonoho serial. Hiki iā ʻoe ke hoʻohana i kēia IP no ka heluhelu a kākau ʻana i ka ʻikepili i nā mea uila uila waho no nā noi, e like me ka hoʻoponopono ʻōnaehana mamao a me SEU Sensitivity Map Header. File (.smh) waihona.
Ma waho aʻe o nā hiʻohiʻona i kākoʻo ʻia e ka ASMI Parallel Intel FPGA IP, kākoʻo pū ka ASMI Parallel II Intel FPGA IP:

• Loaʻa i ka uila (kākau/heluhelu) ma o ka Avalon® memo-mapped interface.
• Hoʻopaʻa inoa hoʻomalu no nā hana ʻē aʻe ma o ka papa inoa o ke kūlana mana (CSR) ma ke kikowaena Avalon memory-map.
• Unuhi i nā kauoha maʻamau mai ka Avalon i hoʻopaʻa ʻia i ka palapala hoʻomanaʻo i loko o nā code kauoha.

Loaʻa ka ASMI Parallel II Intel FPGA IP no nā ʻohana hāmeʻa Intel FPGA āpau me nā polokalamu Intel MAX® 10 e hoʻohana ana i ke ʻano GPIO.
Kākoʻo ka ASMI Parallel II Intel FPGA IP i nā polokalamu EPCQ, EPCQ-L, a me EPCQ-A. Inā ʻoe e hoʻohana ana i nā mea uila uila ʻekolu, pono ʻoe e hoʻohana i ka Generic Serial Flash Interface Intel FPGA IP.
Kākoʻo ʻia ka ASMI Parallel II Intel FPGA IP ma ka mana polokalamu polokalamu Intel Quartus® Prime 17.0 a ma luna.
ʻIke pili

• Hoʻolauna i nā Intel FPGA IP Cores
  • Hāʻawi i ka ʻike maʻamau e pili ana i nā cores IP FPGA Intel āpau, me ka hoʻohālikelike ʻana, ka hana ʻana, ka hoʻonui ʻana, a me ka hoʻohālikelike ʻana i nā cores IP.
• Ke hana ʻana i nā Palapala Kūʻokoʻa IP a me Qsys Simulation Scripts
  • E hana i nā palapala simulation ʻaʻole koi i nā hoʻonui lima no ka polokalamu a i ʻole ka hoʻonui ʻana i ka mana IP.
• Nā hana maikaʻi loa o ka hoʻokele papahana
  • Nā alakaʻi no ka hoʻokele maikaʻi a me ka lawe ʻana o kāu papahana a me IP files.
• ASMI Parallel Intel FPGA IP Core alakaʻi hoʻohana
• Generic Serial Flash Interface Intel FPGA IP alakaʻi hoʻohana
  • Hāʻawi i ke kākoʻo no nā mea uila uila ʻekolu.
• AN 720: Hoʻohālikelike i ka poloka ASMI i kāu hoʻolālā

Hoʻokuʻu ʻIke

Ua like nā mana IP me nā polokalamu polokalamu Intel Quartus Prime Design Suite a hiki i ka v19.1. Mai ka polokalamu polokalamu Intel Quartus Prime Design Suite 19.2 a i ʻole ma hope, loaʻa i nā cores IP kahi hoʻolālā hoʻololi IP hou.
Hiki ke loli ka helu IP (XYZ) mai kahi polokalamu polokalamu Intel Quartus Prime i kekahi. He hoʻololi i:

• Hōʻike ʻo X i kahi hoʻoponopono nui o ka IP. Inā hōʻano hou ʻoe i kāu polokalamu Intel Quartus Prime, pono ʻoe e hana hou i ka IP.
• Hōʻike ʻo Y i ka IP me nā hiʻohiʻona hou. E hana hou i kāu IP e hoʻokomo i kēia mau hiʻohiʻona hou.
• Hōʻike ʻo Z i ka IP me nā loli liʻiliʻi. E hana hou i kāu IP e hoʻokomo i kēia mau hoʻololi.

Papa 1. ASMI Parallel II Intel FPGA IP Release Information

'ikamu	wehewehe
Manaʻo IP	18.0
ʻO Intel Quartus Prime Pro Edition Version	18.0
Lā Hoʻokuʻu	2018.05.07

Awa

Kiʻi 1. ʻO ke kiʻi ʻāwaʻa poloka

Papa 2. Wahi wehewehe

hōʻailona	Laulā	Kuhikuhi	wehewehe
ʻAno Kauā i hoʻopaʻa ʻia i ka hoʻomanaʻo ʻo Avalon no CSR (avl_csr)
avl_csr_addr	6	Hookomo	ʻO ka pahi helu wahi hoʻomanaʻo i hoʻopaʻa ʻia e Avalon. Aia ka pahi helu wahi ma ka ʻōlelo ʻōlelo.
avl_csr_read	1	Hookomo	ʻO Avalon memo-mapped interface heluhelu mana i ka CSR.
avl_csr_rddata	32	Hoʻopuka	Heluhelu i ke kaʻa kaʻa ʻikepili mai ka CSR ka mea hoʻomanaʻo hoʻomanaʻo Avalon.
avl_csr_write	1	Hookomo	E kākau i ka mana i ka CSR i hoʻopaʻa ʻia me ka hoʻomanaʻo ʻana o Avalon.
avl_csr_writedata	32	Hookomo	E kākau i ka pahi ʻikepili i CSR.
avl_csr_waitrequest	1	Hoʻopuka	ʻO Avalon memo-mapped interface waitrequest control mai ka CSR.
avl_csr_rddata_valid	1	Hoʻopuka	Loaʻa ka ʻikepili helu helu helu ʻo Avalon e hōʻike ana i ka ʻikepili heluhelu CSR.
ʻAno Kauā i hoʻopaʻa ʻia i ka hoʻomanaʻo ʻana o Avalon no ke komo ʻana i ka hoʻomanaʻo (avl_ mem)
avl_mem_write	1	Hookomo	ʻO Avalon memo-mapped interface e kākau i ka mana i ka hoʻomanaʻo
avl_mem_burstcount	7	Hookomo	ʻO ka helu ʻana o ka helu hoʻomanaʻo i hoʻopaʻa ʻia e Avalon no ka hoʻomanaʻo. Ka helu helu mai ka 1 a hiki i ka 64 (ka nui o ka ʻaoʻao).
avl_mem_waitrequest	1	Hoʻopuka	ʻO Avalon memo-mapped interface waitrequest control mai ka hoʻomanaʻo.
avl_mem_read	1	Hookomo	Heluhelu i ka mana i ka hoʻomanaʻo ʻo Avalon memo-mapped interface
avl_mem_addr	N	Hookomo	ʻO ka pahi helu wahi hoʻomanaʻo i hoʻopaʻa ʻia e Avalon. Aia ka pahi helu wahi ma ka ʻōlelo ʻōlelo. Aia ka laula o ka helu wahi i ka nui o ka hoʻomanaʻo flash i hoʻohana ʻia.
avl_mem_writedata	32	Hookomo	E kākau i ka pahi ʻikepili i ka hoʻomanaʻo ʻana o Avalon memory-map interface
avl_mem_readddata	32	Hoʻopuka	Heluhelu ʻia ka pahi ʻikepili mai ka hoʻomanaʻo ʻana o Avalon memory-map interface.
avl_mem_rddata_valid	1	Hoʻopuka	Loaʻa ka ʻikepili i heluhelu ʻia e ka hoʻomanaʻo hoʻomanaʻo ʻo Avalon.
avl_mem_byteenble	4	Hookomo	ʻO Avalon memory-mapped interface kākau ʻikepili e hiki ai i ka bus ke hoʻomanaʻo. I ka wā o ka poha ʻana, ʻoi aku ka nui o ke kaʻaahi byteenable, 4'b1111.
Uaki a Hoʻohou
clk	1	Hookomo	Hoʻokomo i ka uaki no ka uaki i ka IP. (1)
reset_n	1	Hookomo	Hoʻihoʻi Asynchronous e hoʻihoʻi hou i ka IP.(2)
Hoʻolāʻau Conduit(3)
fqspi_dataout	4	ʻAoʻao ʻelua	Hookomo a puka puka e hānai i ka ʻikepili mai ka mea uila.
hoʻomau…

hōʻailona	Laulā	Kuhikuhi	wehewehe
qspi_dclk	1	Hoʻopuka	Hāʻawi i ka hōʻailona uaki i ka mea uila.
qspi_scein	1	Hoʻopuka	Hāʻawi i ka hōʻailona ncs i ka mea uila. Kākoʻo iā Stratix® V, Arria® V, Cyclone® V, a me nā mea kahiko.
	3	Hoʻopuka	Hāʻawi i ka hōʻailona ncs i ka mea uila. Kākoʻo iā Intel Arria 10 a me Intel Cyclone 10 GX.

• Hiki iā ʻoe ke hoʻonohonoho i ke alapine o ka uaki i lalo a i ʻole like me 50 MHz.
• E paʻa i ka hōʻailona no ka liʻiliʻi o hoʻokahi pōʻai uaki e hoʻihoʻi hou i ka IP.
• Loaʻa inā hiki iā ʻoe ke hoʻohana i ka Disable dedicated Active Serial interface parameter.

ʻIke pili

• Pepa ʻikepili Mea Hana Quad-Serial Configuration (EPCQ).
• EPCQ-L Pepa ʻIkepili Mea Hoʻonohonoho Serial
• EPCQ-A Pepa ʻIkepili Mea Hoʻonohonoho Serial

Nā ʻāpana

Papa 3. Nā Koho Kūlana

ʻĀpana	Waiwai Kanawai	Nā wehewehe
ʻAno mea hana hoʻonohonoho	EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A	Hōʻike i ke ʻano mea hana EPCQ, EPCQ-L, a i ʻole EPCQ-A āu e makemake ai e hoʻohana.
E koho i ke ʻano I/O	KĀMĀWAI PAlua maʻamau maʻamau	Koho i ka laula ʻikepili i hoʻonui ʻia ke hiki iā ʻoe ke hana i ka heluhelu wikiwiki.
Hoʻopau i ka hoʻolaʻa hoʻolaʻa Serial Serial	—	Alanui i nā hōʻailona ASMIBLOCK i ka pae kiʻekiʻe o kāu hoʻolālā.
E ho'ā i ke kikowaena SPI pin	—	Unuhi i nā hōʻailona ASMIBLOCK i ka SPI pin interface.
E ho'ā i ke kumu hoʻohālike flash	—	Hoʻohana i ke kumu hoʻohālikelike EPCQ 1024 no ka hoʻohālikelike. Inā ʻoe e hoʻohana nei i kahi hāmeʻa flash ʻaoʻao ʻekolu, e nānā i AN 720: Hoʻohālikelike i ka poloka ASMI i kāu hoʻolālā e hana i kahi wīwī e hoʻohui i ke kumu hoʻohālike me ka ASMI Block.
Ka helu o ka Chip Select i hoʻohana ʻia	1 2(4) 3(4)	Koho i ka helu o ka chip i koho ʻia e pili ana i ka uila.

• Kākoʻo wale ʻia ma nā polokalamu Intel Arria 10, nā polokalamu Intel Cyclone 10 GX, a me nā mea hana ʻē aʻe me Enable SPI pins interface.

ʻIke pili

• Pepa ʻikepili Mea Hana Quad-Serial Configuration (EPCQ).
• EPCQ-L Pepa ʻIkepili Mea Hoʻonohonoho Serial
• EPCQ-A Pepa ʻIkepili Mea Hoʻonohonoho Serial
• AN 720: Hoʻohālikelike i ka poloka ASMI i kāu hoʻolālā

Palapala Palapala

Papa 4. Palapala Palapala

• Hōʻike ʻia kēlā me kēia helu wahi i ka papa ʻaina i 1 huaʻōlelo o ka wahi helu hoʻomanaʻo.
• Loaʻa i nā papa inoa a pau ka waiwai paʻamau o 0x0.

Offset	Kainoa inoa	R/W	Inoa kahua	Bit	Laulā	wehewehe
0	WR_ENABLE	W	WR_ENABLE	0	1	Kākau i ka 1 e hana i ka hiki ke kākau.
1	WR_DISABLE	W	WR_DISABLE	0	1	Kākau i ka 1 e hana i ka hoʻopau ʻana i ke kākau.
2	WR_STATUS	W	WR_STATUS	7:0	8	Loaʻa ka ʻike e kākau ai i ka papa inoa kūlana.
3	RD_STATUS	R	RD_STATUS	7:0	8	Loaʻa ka ʻike mai ka heluhelu ʻana i ka hana kākau inoa kūlana.
4	SECTOR_ERASE	W	Waiwai Mahele	23:0 a i ʻole 31:0	24 a i ʻole 32	Loaʻa ka helu wahi e holoi ʻia ma muli o ka nui o ka hāmeʻa.(5)
5	SUBSECTOR_ERASE	W	Waiwai Māhele	23:0 a i ʻole 31:0	24 a i ʻole 32	Loaʻa ka helu wahi ʻāpana e holoi ʻia ma muli o ka nui o ka hāmeʻa.(6)
6 – 7	Mālama ʻia
8	HOOLAHA	W/R	KOHO CHIP	7:4	4	Koho i ka mea uila uila. ʻO ka waiwai paʻamau ʻo 0, ka mea e kuhikuhi ana i ka mea uila uila mua. No ke koho ʻana i ka mea ʻelua, e hoʻonoho i ka waiwai i ka 1, e koho i ke kolu o ka hāmeʻa, e hoʻonoho i ka waiwai i 2.
		Mālama ʻia
		W/R	HOOLAHA	0	1	E hoʻonoho i kēia i ka 1 e hoʻopau i nā hōʻailona SPI o ka IP ma ke kau ʻana i nā hōʻailona puka a pau i ka mokuʻāina kiʻekiʻe-Z.
hoʻomau…

Offset	Kainoa inoa	R/W	Inoa kahua	Bit	Laulā	wehewehe
						Hiki ke hoʻohana ʻia kēia e kaʻana like i ke kaʻa me nā mea hana ʻē aʻe.
9 – 12	Mālama ʻia
13	WR_NON_VOLATILE_CONF_REG	W	Waiwai NVCR	15:0	16	Kākau i ka waiwai i ka papa inoa hoʻonohonoho hoʻololi ʻole.
14	RD_NON_VOLATILE_CONF_REG	R	Waiwai NVCR	15:0	16	Heluhelu i ka waiwai mai ka papa inoa hoʻonohonoho hoʻololi ʻole
15	RD_ FLAG_ STATUS_REG	R	RD_ FLAG_ STATUS_REG	8	8	Heluhelu i ka papa inoa o ke kūlana hae
16	CLR_FLAG_ STATUS REG	W	CLR_FLAG_ STATUS REG	8	8	Holoi i ka papa inoa o ke kūlana hae
17	BULK_ERASE	W	BULK_ERASE	0	1	Kākau i ka 1 e holoi i ka chip holoʻokoʻa (no ka mea make hoʻokahi).(7)
18	DIE_ERASE	W	DIE_ERASE	0	1	Kākau i ka 1 e holoi i ka make holoʻokoʻa (no ka mea hoʻopaʻa-make).(7)
19	4BYTES_ADDR_EN	W	4BYTES_ADDR_EN	0	1	Kākau i ka 1 e komo i ke ʻano helu helu 4 bytes
20	4BYTES_ADDR_EX	W	4BYTES_ADDR_EX	0	1	Kākau i ka 1 a puka i ke ʻano helu helu 4 bytes
21	SECTOR_PROTECT	W	ʻĀpana mālama waiwai	7:0	8	Waiwai e kākau i ka papa inoa kūlana no ka pale ʻana i kahi ʻāpana. (8)
22	RD_MEMORY_CAPACITY_ID	R	Waiwai hiki ke hoʻomanaʻo	7:0	8	Loaʻa ka ʻike o ka ID hiki ke hoʻomanaʻo.
23 – 32	Mālama ʻia

Pono ʻoe e kuhikuhi i kekahi helu i loko o ka māhele a na ka IP e holoi i kēlā ʻāpana.
Pono ʻoe e kuhikuhi i kekahi helu wahi i loko o ka subsector a na ka IP e holoi i kēlā subsector.

ʻIke pili

• Pepa ʻikepili Mea Hana Quad-Serial Configuration (EPCQ).
• EPCQ-L Pepa ʻIkepili Mea Hoʻonohonoho Serial
• EPCQ-A Pepa ʻIkepili Mea Hoʻonohonoho Serial
• ʻO Avalon Interface Specifications

Nā hana

ʻO ka ASMI Parallel II Intel FPGA IP interfaces he Avalon memory-map interface compliant. No nā kikoʻī hou aku, e nānā i nā kikoʻī Avalon.

• Pono ʻoe e kuhikuhi i kahi helu i loko o ka make a na ka IP e holoi i kēlā make.
• No nā polokalamu EPCQ a me EPCQ-L, ʻo ka bit protect block he bit [2:4] a me [6] a ʻo ka bit luna/lalo (TB) he bit 5 o ka papa inoa kūlana. No nā mea hana EPCQ-A. ʻo ka bit protect block he bit [2:4] a ʻo ka bit TB he bit 5 o ka papa inoa kūlana.

ʻIke pili

• ʻO Avalon Interface Specifications

Nā hana hoʻopaʻa inoa kūlana mana

Hiki iā ʻoe ke hana i kahi heluhelu a kākau paha i kahi helu kikoʻī offset me ka hoʻohana ʻana i ka Control Status Register (CSR).
No ka hoʻokō ʻana i ka hana heluhelu a kākau paha no ka papa inoa kūlana mana, e hahai i kēia mau ʻanuʻu:

1. E hōʻoia i ka hōʻailona avl_csr_write a i ʻole avl_csr_read ʻoiai ʻo ka
   He haʻahaʻa ka hōʻailona avl_csr_waitrequest (inā kiʻekiʻe ka hōʻailona waitrequest, pono e mālama ʻia ka hōʻailona avl_csr_write a i ʻole avl_csr_read a hiki i ka haʻahaʻa ʻana o ka hōʻailona waitrequest).
2. Ma ka manawa like, e hoʻonoho i ka waiwai helu ma ka avl_csr_address bus. Inā he hana kākau, e hoʻonoho i ka ʻikepili waiwai ma ka pahi avl_csr_writedata me ka helu wahi.
3. Inā he hana heluhelu ia, e kali a hiki i ka hōʻailona avl_csr_readdatavalid kiʻekiʻe e kiʻi i ka ʻikepili heluhelu.

• No nā hana e koi ana i ka waiwai kākau e uila, pono ʻoe e hana mua i ka hana hiki ke kākau.
• Pono ʻoe e heluhelu i ka papa inoa kūlana hae i kēlā me kēia manawa āu e hoʻopuka ai i kahi kauoha kākau a holoi paha.
• Inā hoʻohana ʻia nā hāmeʻa uila he nui, pono ʻoe e kākau i ka papa inoa koho chip e koho i ke koho chip pololei ma mua o ka hana ʻana i kekahi hana i ka mīkini uila kikoʻī.

Kiʻi 2. Heluhelu i ka mana hoʻomanaʻo hoʻopaʻa inoa Waveform Example

Kiʻi 3. Kākau Enable Register Waveform Example

Nā hana hoʻomanaʻo

Kākoʻo ka ASMI Parallel II Intel FPGA IP hoʻomanaʻo hoʻomanaʻo i ka ʻā ʻana a me ke komo ʻana i ka hoʻomanaʻo uila. I ka wā o ka loaʻa ʻana o ka hoʻomanaʻo flash pololei, hana ka IP i kēia mau ʻanuʻu e hiki ai iā ʻoe ke hana i kekahi hana heluhelu a kākau pololei:

• Hiki ke kākau no ka hana kākau
• E nānā i ka papa inoa o ke kūlana hae e hōʻoia i ka pau ʻana o ka hana ma ka uila
• E hoʻokuʻu i ka hōʻailona waitrequest ke pau ka hana

Ua like nā hana hoʻomanaʻo me ka Avalon memo-mapped interface hana. Pono ʻoe e hoʻonoho i ka waiwai kūpono ma ke kaʻa helu wahi, e kākau i ka ʻikepili inā he kālepa kākau, e hoʻokuʻu i ka helu helu pohā i ka 1 no ke kālepa hoʻokahi a i ʻole ka waiwai helu burst āu e makemake ai, a hoʻomaka i ka hōʻailona kākau a heluhelu paha.

Kiʻi 4. 8-Word Write Burst Waveform Example

Kiʻi 5. 8-Heluhelu Huaʻōlelo Burst Waveform Example

Kiʻi 6. 1-Byte Kākau byteenable = 4'b0001 Waveform Example

ASMI Parallel II Intel FPGA IP hoʻohana i ka hihia Examples

ʻO ka hihia hoʻohana exampE hoʻohana i ka ASMI Parallel II IP a me JTAG-to-Avalon Master e hana i nā hana e hiki ai i ka uila, e like me ka heluhelu ʻana i ka ID silicon, heluhelu i ka hoʻomanaʻo, kākau i ka hoʻomanaʻo, holoi ʻia ʻāpana, pale ʻāpana, hoʻopaʻa inoa kūlana hae, a kākau i ka nvcr.
E holo i ka examppono, pono ʻoe e hoʻonohonoho i ka FPGA. E hahai i kēia mau ʻanuʻu:

1. E hoʻonohonoho i ka FPGA e pili ana i ka ʻōnaehana Platform Designer e like me ka mea i hōʻike ʻia ma ke kiʻi aʻe.
   Kiʻi 7. Pūnaehana Hoʻolālā Platform e hōʻike ana i ka ASMI Parallel II IP a me JTAG-i-Avalon Master
2. E mālama i kēia palapala TCL ma ka papa kuhikuhi like me kāu papahana. E inoa i ka palapala epcq128_access.tcl no example.
3. E hoʻolele i ka ʻōnaehana ʻōnaehana. Ma ka console, e hoʻopuka i ka palapala ma ka hoʻohana ʻana i "source epcq128_access.tcl".

Exampka 1: Heluhelu i ka Silicon ID o nā mea hoʻonohonoho

Example 2: Heluhelu a kakau i hookahi huaolelo o ka ikepili ma ka helu H'40000000

Exampka 3: Holoi i ka Mahele 64

Exampka 4: Hana i ka Palekana ʻOihana ma nā ʻāpana (0 a 127)

Example 5: Heluhelu a hoʻomaʻemaʻe i ke kākau inoa kūlana hae

Example 6: Heluhelu a kakau nvcr

ASMI Parallel II Intel FPGA IP Mea Hoʻohana Alakaʻi Archives

Ua like nā mana IP me nā polokalamu polokalamu Intel Quartus Prime Design Suite a hiki i ka v19.1. Mai ka polokalamu polokalamu Intel Quartus Prime Design Suite 19.2 a i ʻole ma hope, loaʻa i nā cores IP kahi hoʻolālā hoʻololi IP hou.
Inā ʻaʻole i helu ʻia kahi mana IP core, pili ke alakaʻi mea hoʻohana no ka mana IP mua.

ʻO Intel Quartus Prime Version	Manaʻo IP Core	Ke alakaʻi hoʻohana
17.0	17.0	Altera ASMI Parallel II IP Core alakaʻi hoʻohana

Moʻolelo Hoʻoponopono Palapala no ka ASMI Parallel II Intel FPGA IP alakaʻi hoʻohana

Palapala Palapala	ʻO Intel Quartus Prime Version	Manaʻo IP	Nā hoʻololi
2020.07.29	18.0	18.0	• Hoʻohou i ka inoa palapala i ASMI Parallel II Intel FPGA IP alakaʻi hoʻohana. • Hoʻohou Pākuʻi 2: Nā ʻōkuhi Parameter ma ka pauku Nā ʻāpana.
2018.09.24	18.0	18.0	• Hoʻohui i ka ʻike e pili ana i nā noi a me ke kākoʻo no ka ASMI Parallel II Intel FPGA IP core. • Hoʻohui i kahi leka e nānā i ka Generic Serial Flash Interface Intel FPGA IP Core alakaʻi hoʻohana. • Hoʻohui i ka ASMI Parallel II Intel FPGA IP Core Hoʻohana i ka hihia Examples pauku.
2018.05.07	18.0	18.0	• Kapa hou ʻia ʻo Altera ASMI Parallel II IP core i ka ASMI Parallel II Intel FPGA IP core no ka hōʻailona hou ʻana o Intel. • Hoʻohui kākoʻo no nā polokalamu EPCQ-A. • Hoʻohui i kahi leka i ka hōʻailona clk ma ka Wehewehe awa papaʻaina. • Hoʻohou i ka wehewehe no ka hōʻailona qspi_scein i ka Wehewehe awa papaʻaina. • Hoʻohui i kahi leka i ka SECTOR_PROTECT kākau inoa ma ka Palapala Palapala papaʻaina. • Hoʻohou i ka bit a me ka laula no SECTOR_ERASE a me SUBSECTOR_ERASE kakau ma ka Palapala Palapala papaʻaina. • Hoʻohou i ka bit a me ka laula no SECTOR_PROTECT kakau ma ka Palapala Palapala papaʻaina.
hoʻomau…

Palapala Palapala	ʻO Intel Quartus Prime Version	Manaʻo IP	Nā hoʻololi
			• Hoʻohou i ka wehewehe no ke koho CHIP SELECT o ka papa inoa CONTROL ma ka Palapala Palapala papaʻaina. • Hoʻohou i nā footnote no nā papa inoa SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE, a me DIE_ERASE ma ka Palapala Palapala papaʻaina. • Hoʻohou i ka wehewehe no ka vl_mem_addr hōʻailona ma ka Wehewehe awa papaʻaina. • Nā hoʻoponopono hoʻoponopono liʻiliʻi.

 

Lā	Manao	Nā hoʻololi
Mei 2017	2017.05.08	Hoʻokuʻu mua.

Huina Intel. Ua mālama ʻia nā kuleana āpau. ʻO Intel, ka Intel logo, a me nā hōʻailona Intel ʻē aʻe he mau hōʻailona o Intel Corporation a i ʻole kāna mau lālā. Mālama ʻo Intel i ka hana o kāna mau huahana FPGA a me semiconductor i nā kikoʻī o kēia manawa e like me ka palapala hōʻoia maʻamau o Intel, akā aia ke kuleana e hoʻololi i nā huahana a me nā lawelawe i kēlā me kēia manawa me ka ʻole o ka hoʻolaha. ʻAʻole ʻo Intel i kuleana a i ʻole kuleana e puka mai ana mai ka noi a i ʻole ka hoʻohana ʻana i kekahi ʻike, huahana, a i ʻole lawelawe i wehewehe ʻia ma ʻaneʻi koe wale nō i ʻae ʻia ma ke kākau ʻana e Intel. Manaʻo ʻia nā mea kūʻai aku Intel e loaʻa i ka mana hou o nā kikoʻī o nā hāmeʻa ma mua o ka hilinaʻi ʻana i kekahi ʻike i paʻi ʻia a ma mua o ke kau ʻana i nā kauoha no nā huahana a i ʻole nā ​​​​lawelawe.
* Hiki ke koi ʻia nā inoa a me nā hōʻailona ʻē aʻe ma ke ʻano he waiwai o nā poʻe ʻē aʻe.

Palapala / Punawai

intel ASMI Parallel II Intel FPGA IP [pdf] Ke alakaʻi hoʻohana ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

Nā kuhikuhi

• Palapala Hoʻohana