ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP cung cấp quyền truy cập vào các thiết bị cấu hình Intel FPGA, bao gồm cấu hình quad-serial (EPCQ), low-voltage cấu hình bốn chuỗi (EPCQ-L) và cấu hình chuỗi EPCQ-A. Bạn có thể sử dụng IP này để đọc và ghi dữ liệu vào các thiết bị flash ngoài cho các ứng dụng, chẳng hạn như cập nhật hệ thống từ xa và SEU Sensitivity Map Header File (.smh) lưu trữ.
Ngoài các tính năng được hỗ trợ bởi ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP còn hỗ trợ thêm:
- Truy cập flash trực tiếp (ghi/đọc) thông qua giao diện ánh xạ bộ nhớ Avalon®.
- Kiểm soát thanh ghi cho các hoạt động khác thông qua giao diện thanh ghi trạng thái điều khiển (CSR) trong giao diện ánh xạ bộ nhớ Avalon.
- Biên dịch các lệnh chung từ giao diện ánh xạ bộ nhớ Avalon thành mã lệnh thiết bị.
ASMI Parallel II Intel FPGA IP có sẵn cho tất cả các dòng thiết bị Intel FPGA bao gồm các thiết bị Intel MAX® 10 đang sử dụng chế độ GPIO.
ASMI Parallel II Intel FPGA IP chỉ hỗ trợ các thiết bị EPCQ, EPCQ-L và EPCQ-A. Nếu bạn đang sử dụng thiết bị flash của bên thứ ba, bạn phải sử dụng Generic Serial Flash Interface Intel FPGA IP.
IP FPGA Intel ASMI Parallel II được hỗ trợ trong phần mềm Intel Quartus® Prime phiên bản 17.0 trở lên.
Thông tin liên quan
- Giới thiệu về Intel FPGA IP Cores
- Cung cấp thông tin chung về tất cả các lõi IP FPGA của Intel, bao gồm việc tham số hóa, tạo, nâng cấp và mô phỏng các lõi IP.
- Tạo tập lệnh mô phỏng Qsys và IP độc lập với phiên bản
- Tạo các tập lệnh mô phỏng không yêu cầu cập nhật thủ công để nâng cấp phần mềm hoặc phiên bản IP.
- Các phương pháp hay nhất về quản lý dự án
- Hướng dẫn quản lý hiệu quả và khả năng di chuyển của dự án và IP của bạn files.
- Hướng dẫn sử dụng ASMI Parallel Intel FPGA IP Core
- Giao diện Flash nối tiếp chung Hướng dẫn sử dụng Intel FPGA IP
- Cung cấp hỗ trợ cho các thiết bị flash của bên thứ ba.
- AN 720: Mô phỏng khối ASMI trong thiết kế của bạn
Thông tin phát hành
Phiên bản IP giống với phiên bản phần mềm Intel Quartus Prime Design Suite cho đến phiên bản 19.1. Từ phần mềm Intel Quartus Prime Design Suite phiên bản 19.2 trở lên, lõi IP có sơ đồ lập phiên bản IP mới.
Số phiên bản IP (XYZ) có thể thay đổi từ phiên bản phần mềm Intel Quartus Prime này sang phiên bản phần mềm khác. Một thay đổi trong:
- X cho biết bản sửa đổi chính của IP. Nếu bạn cập nhật phần mềm Intel Quartus Prime, bạn phải tạo lại IP.
- Y cho biết IP bao gồm các tính năng mới. Tạo lại IP của bạn để bao gồm các tính năng mới này.
- Z cho biết IP bao gồm những thay đổi nhỏ. Tạo lại IP của bạn để bao gồm những thay đổi này.
Bảng 1. Thông tin phát hành IP Intel FPGA ASMI Parallel II
| Mục | Sự miêu tả |
| Phiên bản IP | 18.0 |
| Phiên bản Intel Quartus Prime Pro Edition | 18.0 |
| Ngày phát hành | 2018.05.07 |
Cổng
Hình 1. Sơ đồ khối cổng
Bảng 2. Mô tả cổng
| Tín hiệu | Chiều rộng | Phương hướng | Sự miêu tả |
| Giao diện Slave ánh xạ bộ nhớ Avalon cho CSR (avl_csr) | |||
| avl_csr_addr | 6 | Đầu vào | Bus địa chỉ giao diện ánh xạ bộ nhớ Avalon. Bus địa chỉ ở dạng địa chỉ từ. |
| avl_csr_đọc | 1 | Đầu vào | Giao diện ánh xạ bộ nhớ Avalon đọc điều khiển tới CSR. |
| avl_csr_rddata | 32 | Đầu ra | Giao diện ánh xạ bộ nhớ Avalon đọc bus dữ liệu từ CSR. |
| avl_csr_ghi | 1 | Đầu vào | Giao diện ghi điều khiển ánh xạ bộ nhớ Avalon vào CSR. |
| avl_csr_writedata | 32 | Đầu vào | Giao diện ánh xạ bộ nhớ Avalon ghi dữ liệu vào bus dữ liệu CSR. |
| avl_csr_waitrequest | 1 | Đầu ra | Kiểm soát yêu cầu chờ giao diện ánh xạ bộ nhớ Avalon từ CSR. |
| avl_csr_rddata_hợp lệ | 1 | Đầu ra | Giao diện ánh xạ bộ nhớ Avalon đọc dữ liệu hợp lệ cho biết dữ liệu đọc CSR khả dụng. |
| Giao diện Slave được ánh xạ bộ nhớ Avalon để truy cập bộ nhớ (avl_mem) | |||
| avl_mem_write | 1 | Đầu vào | Giao diện ánh xạ bộ nhớ Avalon ghi điều khiển vào bộ nhớ |
| avl_mem_burstcount | 7 | Đầu vào | Số lượng burst giao diện ánh xạ bộ nhớ Avalon cho bộ nhớ. Giá trị nằm trong khoảng từ 1 đến 64 (kích thước trang tối đa). |
| avl_mem_waitrequest | 1 | Đầu ra | Giao diện ánh xạ bộ nhớ Avalon waitrequest điều khiển từ bộ nhớ. |
| avl_mem_đọc | 1 | Đầu vào | Giao diện ánh xạ bộ nhớ Avalon đọc điều khiển vào bộ nhớ |
| avl_mem_addr | N | Đầu vào | Bus địa chỉ giao diện ánh xạ bộ nhớ Avalon. Bus địa chỉ ở dạng địa chỉ từ.
Chiều rộng của địa chỉ phụ thuộc vào mật độ bộ nhớ flash được sử dụng. |
| avl_mem_writedata | 32 | Đầu vào | Giao diện ánh xạ bộ nhớ Avalon ghi dữ liệu vào bus bộ nhớ |
| avl_mem_readddata | 32 | Đầu ra | Giao diện ánh xạ bộ nhớ Avalon đọc bus dữ liệu từ bộ nhớ. |
| avl_mem_rddata_hợp lệ | 1 | Đầu ra | Giao diện ánh xạ bộ nhớ Avalon đọc dữ liệu hợp lệ cho biết dữ liệu đọc bộ nhớ khả dụng. |
| avl_mem_byteenble | 4 | Đầu vào | Giao diện ghi dữ liệu ánh xạ bộ nhớ Avalon cho phép bus ghi vào bộ nhớ. Trong chế độ bursting, bus byteenable sẽ ở mức logic cao, 4'b1111. |
| Đồng hồ và Đặt lại | |||
| tiếng kêu | 1 | Đầu vào | Nhập đồng hồ để đồng hồ IP. (1) |
| đặt lại_n | 1 | Đầu vào | Đặt lại không đồng bộ để đặt lại IP.(2) |
| Giao diện ống dẫn(3) | |||
| fqspi_dữ liệu đầu ra | 4 | Hai chiều | Cổng vào hoặc ra để đưa dữ liệu từ thiết bị flash. |
| tiếp tục… | |||
| Tín hiệu | Chiều rộng | Phương hướng | Sự miêu tả |
| qspi_dclk | 1 | Đầu ra | Cung cấp tín hiệu xung nhịp cho thiết bị flash. |
| qspi_scein | 1 | Đầu ra | Cung cấp tín hiệu ncs cho thiết bị flash.
Hỗ trợ Stratix® V, Arria® V, Cyclone® V và các thiết bị cũ hơn. |
| 3 | Đầu ra | Cung cấp tín hiệu ncs cho thiết bị flash.
Hỗ trợ các thiết bị Intel Arria 10 và Intel Cyclone 10 GX. |
- Bạn có thể đặt tần số xung nhịp thấp hơn hoặc bằng 50 MHz.
- Giữ tín hiệu trong ít nhất một chu kỳ xung nhịp để thiết lập lại IP.
- Có sẵn khi bạn bật tham số Tắt giao diện Active Serial chuyên dụng.
Thông tin liên quan
- Bảng dữ liệu thiết bị cấu hình Quad-Serial (EPCQ)
- Bảng dữ liệu thiết bị cấu hình nối tiếp EPCQ-L
- Bảng dữ liệu thiết bị cấu hình nối tiếp EPCQ-A
Các tham số
Bảng 3. Cài đặt tham số
| Tham số | Giá trị pháp lý | Mô tả |
| Loại thiết bị cấu hình | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A | Chỉ định loại thiết bị EPCQ, EPCQ-L hoặc EPCQ-A mà bạn muốn sử dụng. |
| Chọn chế độ I/O | TIÊU CHUẨN BÌNH THƯỜNG KÉP QUAD | Chọn chiều rộng dữ liệu mở rộng khi bạn bật thao tác Đọc nhanh. |
| Vô hiệu hóa giao diện Active Serial chuyên dụng | — | Định tuyến tín hiệu ASMIBLOCK đến cấp cao nhất trong thiết kế của bạn. |
| Cho phép giao diện chân SPI | — | Biên dịch tín hiệu ASMIBLOCK sang giao diện chân SPI. |
| Bật mô hình mô phỏng flash | — | Sử dụng mô hình mô phỏng EPCQ 1024 mặc định để mô phỏng. Nếu bạn đang sử dụng thiết bị flash của bên thứ ba, hãy tham khảo AN 720: Mô phỏng khối ASMI trong thiết kế của bạn để tạo một lớp bao bọc nhằm kết nối mô hình flash với Khối ASMI. |
| Số lượng Chip Select được sử dụng | 1
2(4) 3(4) |
Chọn số lượng chip được kết nối với đèn flash. |
- Chỉ được hỗ trợ trong các thiết bị Intel Arria 10, thiết bị Intel Cyclone 10 GX và các thiết bị khác có bật giao diện chân SPI.
Thông tin liên quan
- Bảng dữ liệu thiết bị cấu hình Quad-Serial (EPCQ)
- Bảng dữ liệu thiết bị cấu hình nối tiếp EPCQ-L
- Bảng dữ liệu thiết bị cấu hình nối tiếp EPCQ-A
- AN 720: Mô phỏng khối ASMI trong thiết kế của bạn
Đăng ký bản đồ
Bảng 4. Bản đồ đăng ký
- Mỗi độ lệch địa chỉ trong bảng sau biểu diễn 1 từ của không gian địa chỉ bộ nhớ.
- Tất cả các thanh ghi đều có giá trị mặc định là 0x0.
| Bù lại | Tên đăng ký | Đ/T | Tên trường | Chút | Chiều rộng | Sự miêu tả |
| 0 | WR_BẬT | W | WR_BẬT | 0 | 1 | Viết 1 để thực hiện lệnh cho phép ghi. |
| 1 | WR_VÔ HIỆU | W | WR_VÔ HIỆU | 0 | 1 | Ghi 1 để thực hiện vô hiệu hóa ghi. |
| 2 | TRẠNG THÁI WR | W | TRẠNG THÁI WR | 7:0 | 8 | Chứa thông tin để ghi vào thanh ghi trạng thái. |
| 3 | TRẠNG THÁI RD | R | TRẠNG THÁI RD | 7:0 | 8 | Chứa thông tin từ hoạt động đăng ký trạng thái đọc. |
| 4 | XÓA KHU VỰC | W | Giá trị ngành | 23:0
hoặc 31: 0 |
24 hoặc
32 |
Chứa địa chỉ sector cần xóa tùy thuộc vào mật độ thiết bị.(5) |
| 5 | XÓA_PHÂN_CÁC | W | Giá trị phân ngành | 23:0
hoặc 31: 0 |
24 hoặc
32 |
Chứa địa chỉ phân vùng cần xóa tùy thuộc vào mật độ thiết bị.(6) |
| 6 – 7 | Kín đáo | |||||
| 8 | ĐIỀU KHIỂN | W/R | CHỌN CHIP | 7:4 | 4 | Chọn thiết bị flash. Giá trị mặc định là 0, nhắm đến thiết bị flash đầu tiên. Để chọn thiết bị thứ hai, đặt giá trị thành 1, để chọn thiết bị thứ ba, đặt giá trị thành 2. |
| Kín đáo | ||||||
| W/R | VÔ HIỆU HÓA | 0 | 1 | Đặt thành 1 để vô hiệu hóa tín hiệu SPI của IP bằng cách đưa tất cả tín hiệu đầu ra về trạng thái Z cao. | ||
| tiếp tục… | ||||||
| Bù lại | Tên đăng ký | Đ/T | Tên trường | Chút | Chiều rộng | Sự miêu tả |
| Có thể sử dụng tính năng này để chia sẻ bus với các thiết bị khác. | ||||||
| 9 – 12 | Kín đáo | |||||
| 13 | WR_KHÔNG_BỊ_BỎ_PHẢI_ĐĂNG_KÝ_CONF | W | Giá trị NVCR | 15:0 | 16 | Ghi giá trị vào thanh ghi cấu hình không thay đổi. |
| 14 | RD_KHÔNG_BỊ_BỎ_PHẢI_ĐĂNG_KÝ_CONF | R | Giá trị NVCR | 15:0 | 16 | Đọc giá trị từ thanh ghi cấu hình không biến động |
| 15 | RD_ CỜ_ TRẠNG THÁI_ ĐĂNG KÝ | R | RD_ CỜ_ TRẠNG THÁI_ ĐĂNG KÝ | 8 | 8 | Đọc trạng thái cờ đăng ký |
| 16 | CLR_FLAG_ TRẠNG THÁI ĐĂNG KÝ | W | CLR_FLAG_ TRẠNG THÁI ĐĂNG KÝ | 8 | 8 | Xóa trạng thái cờ đăng ký |
| 17 | XÓA HÀNG LOẠT | W | XÓA HÀNG LOẠT | 0 | 1 | Ghi 1 để xóa toàn bộ chip (đối với thiết bị một khuôn).7) |
| 18 | XÓA_CHẾT | W | XÓA_CHẾT | 0 | 1 | Ghi 1 để xóa toàn bộ khối (đối với thiết bị khối xếp chồng).7) |
| 19 | 4BYTES_ĐỊA CHỈ_VI | W | 4BYTES_ĐỊA CHỈ_VI | 0 | 1 | Viết 1 để vào chế độ địa chỉ 4 byte |
| 20 | 4BYTES_ĐỊA CHỈ_EX | W | 4BYTES_ĐỊA CHỈ_EX | 0 | 1 | Viết 1 để thoát khỏi chế độ địa chỉ 4 byte |
| 21 | BẢO VỆ KHU VỰC | W | Giá trị bảo vệ ngành | 7:0 | 8 | Giá trị ghi vào thanh ghi trạng thái để bảo vệ một khu vực. (8) |
| 22 | RD_DUNG LƯỢNG BỘ NHỚ_ID | R | Giá trị dung lượng bộ nhớ | 7:0 | 8 | Chứa thông tin về ID dung lượng bộ nhớ. |
| 23 –
32 |
Kín đáo | |||||
Bạn chỉ cần chỉ định bất kỳ địa chỉ nào trong sector và IP sẽ xóa sector cụ thể đó.
Bạn chỉ cần chỉ định bất kỳ địa chỉ nào trong phân ngành và IP sẽ xóa phân ngành cụ thể đó.
Thông tin liên quan
- Bảng dữ liệu thiết bị cấu hình Quad-Serial (EPCQ)
- Bảng dữ liệu thiết bị cấu hình nối tiếp EPCQ-L
- Bảng dữ liệu thiết bị cấu hình nối tiếp EPCQ-A
- Thông số kỹ thuật giao diện Avalon
Hoạt động
Giao diện IP Intel FPGA ASMI Parallel II tuân thủ giao diện ánh xạ bộ nhớ Avalon. Để biết thêm chi tiết, hãy tham khảo thông số kỹ thuật Avalon.
- Bạn chỉ cần chỉ định bất kỳ địa chỉ nào trong khối và IP sẽ xóa khối đó.
- Đối với các thiết bị EPCQ và EPCQ-L, bit bảo vệ khối là bit [2:4] và [6] và bit trên cùng/dưới cùng (TB) là bit 5 của thanh ghi trạng thái. Đối với các thiết bị EPCQ-A, bit bảo vệ khối là bit [2:4] và bit TB là bit 5 của thanh ghi trạng thái.
Thông tin liên quan
- Thông số kỹ thuật giao diện Avalon
Kiểm soát trạng thái đăng ký hoạt động
Bạn có thể thực hiện đọc hoặc ghi vào một địa chỉ bù trừ cụ thể bằng cách sử dụng Thanh ghi trạng thái điều khiển (CSR).
Để thực hiện thao tác đọc hoặc ghi vào thanh ghi trạng thái điều khiển, hãy làm theo các bước sau:
- Xác nhận tín hiệu avl_csr_write hoặc avl_csr_read trong khi
Tín hiệu avl_csr_waitrequest ở mức thấp (nếu tín hiệu waitrequest ở mức cao, tín hiệu avl_csr_write hoặc avl_csr_read phải được giữ ở mức cao cho đến khi tín hiệu waitrequest chuyển sang mức thấp). - Đồng thời, đặt giá trị địa chỉ trên bus avl_csr_address. Nếu đó là thao tác ghi, hãy đặt giá trị dữ liệu trên bus avl_csr_writedata cùng với địa chỉ.
- Nếu đó là giao dịch đọc, hãy đợi cho đến khi tín hiệu avl_csr_readdatavalid được xác nhận ở mức cao để truy xuất dữ liệu đã đọc.
- Đối với các hoạt động yêu cầu ghi giá trị vào flash, trước tiên bạn phải thực hiện hoạt động cho phép ghi.
- Bạn phải đọc thanh ghi trạng thái cờ mỗi khi bạn đưa ra lệnh ghi hoặc xóa.
- Nếu sử dụng nhiều thiết bị flash, bạn phải ghi vào thanh ghi chọn chip để chọn chip chính xác trước khi thực hiện bất kỳ thao tác nào với thiết bị flash cụ thể.
Hình 2. Dạng sóng thanh ghi dung lượng bộ nhớ đọc Example
Hình 3. Dạng sóng thanh ghi cho phép ghi Example
Hoạt động bộ nhớ
Giao diện bộ nhớ IP Intel FPGA ASMI Parallel II hỗ trợ bursting và truy cập bộ nhớ flash trực tiếp. Trong quá trình truy cập bộ nhớ flash trực tiếp, IP thực hiện các bước sau để cho phép bạn thực hiện bất kỳ thao tác đọc hoặc ghi trực tiếp nào:
- Cho phép ghi cho hoạt động ghi
- Kiểm tra trạng thái đăng ký cờ để đảm bảo hoạt động đã được hoàn tất tại đèn flash
- Giải phóng tín hiệu waitrequest khi thao tác hoàn tất
Các hoạt động bộ nhớ tương tự như các hoạt động giao diện ánh xạ bộ nhớ Avalon. Bạn phải đặt giá trị chính xác tại bus địa chỉ, ghi dữ liệu nếu đó là giao dịch ghi, đưa giá trị đếm burst lên 1 cho một giao dịch hoặc giá trị đếm burst mong muốn của bạn và kích hoạt tín hiệu ghi hoặc đọc.
Hình 4. Dạng sóng ghi 8 từ Example
Hình 5. Dạng sóng bùng nổ đọc 8 từ Example
Hình 6. 1-Byte ghi byteenable = 4'b0001 Dạng sóng Example
ASMI Parallel II Intel FPGA IP Trường hợp sử dụng ví dụamptập
Trường hợp sử dụng exampsử dụng ASMI Parallel II IP và JTAG-to-Avalon Master để thực hiện các hoạt động truy cập flash, chẳng hạn như đọc ID silicon, đọc bộ nhớ, ghi bộ nhớ, xóa sector, bảo vệ sector, xóa thanh ghi trạng thái cờ và ghi nvcr.
Để chạy cái cũamples, bạn phải cấu hình FPGA. Thực hiện theo các bước sau:
- Cấu hình FPGA dựa trên hệ thống Platform Designer như thể hiện trong hình sau.
Hình 7. Hệ thống thiết kế nền tảng hiển thị ASMI Parallel II IP và JTAG-đến-Avalon Master
- Lưu tập lệnh TCL sau đây vào cùng thư mục với dự án của bạn. Đặt tên tập lệnh là epcq128_access.tcl ví dụ:amplà.
- Khởi chạy bảng điều khiển hệ thống. Trong bảng điều khiển, lấy nguồn tập lệnh bằng cách sử dụng “source epcq128_access.tcl”.
Example 1: Đọc ID Silicon của Thiết bị Cấu hình
ExampBài 2: Đọc và ghi một từ dữ liệu tại địa chỉ H'40000000
ExampBài 3: Xóa Sector 64
Example 4: Thực hiện bảo vệ Sector tại Sector (0 đến 127)
Exampbài 5: Đọc và xóa trạng thái cờ đăng ký
Exampbài 6: Đọc và ghi nvcr
Lưu trữ Hướng dẫn sử dụng ASMI Parallel II Intel FPGA IP
Phiên bản IP giống với phiên bản phần mềm Intel Quartus Prime Design Suite cho đến phiên bản 19.1. Từ phần mềm Intel Quartus Prime Design Suite phiên bản 19.2 trở lên, lõi IP có sơ đồ lập phiên bản IP mới.
Nếu phiên bản lõi IP không được liệt kê, hướng dẫn sử dụng cho phiên bản lõi IP trước đó sẽ được áp dụng.
| Phiên bản Intel Quartus Prime | Phiên bản IP Core | Hướng dẫn sử dụng |
| 17.0 | 17.0 | Hướng dẫn sử dụng Altera ASMI Parallel II IP Core |
Lịch sử sửa đổi tài liệu cho Hướng dẫn sử dụng ASMI Parallel II Intel FPGA IP
| Phiên bản tài liệu | Phiên bản Intel Quartus Prime | Phiên bản IP | Thay đổi |
| 2020.07.29 | 18.0 | 18.0 | • Cập nhật tiêu đề tài liệu thành Hướng dẫn sử dụng ASMI Parallel II Intel FPGA IP.
• Đã cập nhật Bảng 2: Cài đặt thông số trong phần Các tham số. |
| 2018.09.24 | 18.0 | 18.0 | • Thêm thông tin về các ứng dụng và hỗ trợ cho lõi IP Intel FPGA ASMI Parallel II.
• Thêm một ghi chú để tham khảo Giao diện Flash nối tiếp chung Hướng dẫn sử dụng Intel FPGA IP Core. • Đã thêm Trường hợp sử dụng lõi IP Intel FPGA ASMI Parallel IIamptập phần. |
| 2018.05.07 | 18.0 | 18.0 | • Đổi tên lõi IP Altera ASMI Parallel II thành lõi IP Intel FPGA ASMI Parallel II theo tên thương hiệu mới của Intel.
• Đã thêm hỗ trợ cho các thiết bị EPCQ-A. • Thêm một ghi chú vào tín hiệu clk trong Mô tả cổng bàn. • Đã cập nhật mô tả cho tín hiệu qspi_scein trong Mô tả cổng bàn. • Đã thêm một ghi chú vào sổ đăng ký SECTOR_PROTECT trong Đăng ký bản đồ bàn. • Cập nhật bit và chiều rộng cho các thanh ghi SECTOR_ERASE và SUBSECTOR_ERASE trong Đăng ký bản đồ bàn. • Cập nhật bit và chiều rộng cho SECTOR_PROTECT đăng ký trong Đăng ký bản đồ bàn. |
| tiếp tục… | |||
| Phiên bản tài liệu | Phiên bản Intel Quartus Prime | Phiên bản IP | Thay đổi |
| • Đã cập nhật mô tả cho tùy chọn CHIP SELECT của thanh ghi CONTROL trong Đăng ký bản đồ bàn.
• Đã cập nhật các chú thích cho các sổ đăng ký SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE và DIE_ERASE trong Đăng ký bản đồ bàn. • Đã cập nhật mô tả cho vl_mem_addr tín hiệu trong Mô tả cổng bàn. • Chỉnh sửa biên tập nhỏ. |
| Ngày | Phiên bản | Thay đổi |
| Tháng 2017 năm XNUMX | 2017.05.08 | Phiên bản phát hành đầu tiên. |
Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel và các nhãn hiệu khác của Intel là thương hiệu của Tập đoàn Intel hoặc các công ty con của Tập đoàn. Intel đảm bảo hiệu suất của các sản phẩm FPGA và chất bán dẫn của mình theo các thông số kỹ thuật hiện hành theo bảo hành tiêu chuẩn của Intel, nhưng bảo lưu quyền thay đổi bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hoặc trách nhiệm pháp lý phát sinh từ ứng dụng hoặc việc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản mới nhất của thông số kỹ thuật thiết bị trước khi dựa vào bất kỳ thông tin được công bố nào và trước khi đặt hàng sản phẩm hoặc dịch vụ.
*Các tên và thương hiệu khác có thể được coi là tài sản của người khác.
Tài liệu / Tài nguyên
 |
intel ASMI Parallel II Intel FPGA IP [tập tin pdf] Hướng dẫn sử dụng ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
