ASMI Parallel II Intel FPGA IP
Ang ASMI Parallel II Intel® FPGA IP naghatag og access sa Intel FPGA configuration devices, nga mao ang quad-serial configuration (EPCQ), low-voltage quad-serial configuration (EPCQ-L), ug EPCQ-A serial configuration. Mahimo nimong gamiton kini nga IP sa pagbasa ug pagsulat sa datos ngadto sa external flash device para sa mga aplikasyon, sama sa remote system update ug SEU Sensitivity Map Header. File (.smh) pagtipig.
Gawas sa mga bahin nga gisuportahan sa ASMI Parallel Intel FPGA IP, ang ASMI Parallel II Intel FPGA IP dugang nga nagsuporta:
- Direkta nga flash access (isulat/basaha) pinaagi sa Avalon® memory-mapped interface.
- Pagkontrol sa rehistro alang sa ubang mga operasyon pinaagi sa control status register (CSR) interface sa Avalon memory-mapped interface.
- Hubara ang generic nga mga sugo gikan sa Avalon memory-mapped interface ngadto sa device command code.
Ang ASMI Parallel II Intel FPGA IP anaa alang sa tanang Intel FPGA device nga mga pamilya lakip ang Intel MAX® 10 device nga naggamit sa GPIO mode.
Ang ASMI Parallel II Intel FPGA IP nagsuporta lamang sa EPCQ, EPCQ-L, ug EPCQ-A nga mga himan. Kung naggamit ka sa mga third-party nga flash device, kinahanglan nimong gamiton ang Generic Serial Flash Interface Intel FPGA IP.
Ang ASMI Parallel II Intel FPGA IP gisuportahan sa Intel Quartus® Prime software version 17.0 ug pataas.
May Kalabutan nga Impormasyon
- Pasiuna sa Intel FPGA IP Cores
- Naghatag og kinatibuk-ang impormasyon mahitungod sa tanang Intel FPGA IP cores, lakip ang parameterizing, generating, upgrade, ug simulating IP cores.
- Paghimo sa Bersyon-Independent nga IP ug Qsys Simulation Scripts
- Paghimo og mga simulation script nga wala magkinahanglan og manwal nga mga update para sa software o IP nga bersyon sa pag-upgrade.
- Mga Kinamaayohang Praktis sa Pagdumala sa Proyekto
- Mga giya alang sa episyente nga pagdumala ug kadali sa imong proyekto ug IP files.
- ASMI Parallel Intel FPGA IP Core User Guide
- Generic Serial Flash Interface Intel FPGA IP User Guide
- Naghatag suporta alang sa mga third-party nga flash device.
- AN 720: Pagsundog sa ASMI Block sa Imong Disenyo
Pagpagawas sa Impormasyon
Ang mga bersyon sa IP parehas sa mga bersyon sa software sa Intel Quartus Prime Design Suite hangtod sa v19.1. Gikan sa Intel Quartus Prime Design Suite software nga bersyon 19.2 o sa ulahi, ang mga IP core adunay bag-ong IP versioning scheme.
Ang IP nga bersyon (XYZ) nga numero mahimong mausab gikan sa usa ka Intel Quartus Prime software nga bersyon ngadto sa lain. Usa ka pagbag-o sa:
- Ang X nagpakita sa usa ka mayor nga rebisyon sa IP. Kung imong gi-update ang imong Intel Quartus Prime software, kinahanglan nimo nga i-regenerate ang IP.
- Gipakita sa Y nga ang IP naglakip sa bag-ong mga bahin. I-regenerate ang imong IP aron maapil kining mga bag-ong feature.
- Gipakita sa Z nga ang IP naglakip sa gagmay nga mga pagbag-o. I-regenerate ang imong IP aron maapil kini nga mga pagbag-o.
Talaan 1. ASMI Parallel II Intel FPGA IP Release Information
| butang | Deskripsyon |
| Bersyon sa IP | 18.0 |
| Bersyon sa Intel Quartus Prime Pro Edition | 18.0 |
| Petsa sa Pagpagawas | 2018.05.07 |
Mga pantalan
Hulagway 1. Ports Block Diagram
Talaan 2. Deskripsyon sa mga Port
| Signal | Lapad | Direksyon | Deskripsyon |
| Avalon Memory-Mapped Slave Interface para sa CSR (avl_csr) | |||
| avl_csr_addr | 6 | Input | Avalon memory-mapped interface address bus. Ang address bus anaa sa pulong addressing. |
| avl_csr_read | 1 | Input | Avalon memory-mapped interface read control ngadto sa CSR. |
| avl_csr_rddata | 32 | Output | Ang Avalon memory-mapped interface nagbasa sa data bus gikan sa CSR. |
| avl_csr_write | 1 | Input | Avalon memory-mapped interface write control ngadto sa CSR. |
| avl_csr_writedata | 32 | Input | Avalon memory-mapped interface pagsulat data bus ngadto sa CSR. |
| avl_csr_waitrequest | 1 | Output | Avalon memory-mapped interface waitrequest control gikan sa CSR. |
| avl_csr_rddata_valid | 1 | Output | Avalon memory-mapped interface read data balido nga nagpakita sa CSR read data anaa. |
| Avalon Memory-Mapped Slave Interface para sa Memory Access (avl_ mem) | |||
| avl_mem_write | 1 | Input | Avalon memory-mapped interface write control sa memorya |
| avl_mem_burstcount | 7 | Input | Avalon memory-mapped interface burst count para sa memorya. Ang kantidad gikan sa 1 hangtod 64 (pinakataas nga gidak-on sa panid). |
| avl_mem_waitrequest | 1 | Output | Avalon memory-mapped interface waitrequest control gikan sa memorya. |
| avl_mem_read | 1 | Input | Avalon memory-mapped interface read control sa memorya |
| avl_mem_addr | N | Input | Avalon memory-mapped interface address bus. Ang address bus anaa sa pulong addressing.
Ang gilapdon sa adres nagdepende sa densidad sa flash memory nga gigamit. |
| avl_mem_writedata | 32 | Input | Avalon memory-mapped interface isulat ang data bus ngadto sa memorya |
| avl_mem_readddata | 32 | Output | Ang Avalon memory-mapped interface nagbasa sa data bus gikan sa memorya. |
| avl_mem_rddata_valid | 1 | Output | Avalon memory-mapped interface read data balido nga nagpakita sa memory read data anaa. |
| avl_mem_byteenble | 4 | Input | Avalon memory-mapped interface write data makapahimo sa bus sa memorya. Atol sa bursting mode, ang byteenable bus mahimong taas nga logic, 4'b1111. |
| Orasan ug Reset | |||
| clk | 1 | Input | Pag-input sa orasan sa orasan sa IP. (1) |
| reset_n | 1 | Input | Asynchronous reset aron i-reset ang IP.(2) |
| Interface sa Conduit(3) | |||
| fqspi_dataout | 4 | Duha nga Kapilian | Input o output port aron pakan-on ang datos gikan sa flash device. |
| nagpadayon… | |||
| Signal | Lapad | Direksyon | Deskripsyon |
| qspi_dclk | 1 | Output | Naghatag ug signal sa orasan sa flash device. |
| qspi_scein | 1 | Output | Naghatag sa ncs signal sa flash device.
Nagsuporta sa Stratix® V, Arria® V, Cyclone® V, ug mas karaan nga mga aparato. |
| 3 | Output | Naghatag sa ncs signal sa flash device.
Nagsuporta sa Intel Arria 10 ug Intel Cyclone 10 GX device. |
- Mahimo nimong itakda ang frequency sa orasan sa mubu o katumbas sa 50 MHz.
- Hupti ang signal sa labing menos usa ka siklo sa orasan aron ma-reset ang IP.
- Anaa kung imong ma-enable ang Disable dedicated Active Serial interface parameter.
May Kalabutan nga Impormasyon
- Quad-Serial Configuration (EPCQ) Devices Datasheet
- EPCQ-L Serial Configuration Devices Datasheet
- EPCQ-A Serial Configuration Device Datasheet
Parameter
Talaan 3. Mga Setting sa Parameter
| Parameter | Legal nga mga Bili | Mga paghulagway |
| Ang tipo sa aparato sa pag-configure | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A | Gipiho ang EPCQ, EPCQ-L, o EPCQ-A nga tipo sa aparato nga gusto nimong gamiton. |
| Pilia ang I/O mode | NORMAL NGA STANDARD DUAL QUAD | Gipili ang gipalapdan nga gilapdon sa datos kung mahimo nimo ang operasyon sa Fast Read. |
| I-disable ang gipahinungod nga Active Serial interface | — | Giruta ang mga signal sa ASMIBLOCK ngadto sa pinakataas nga lebel sa imong disenyo. |
| I-enable ang interface sa SPI pins | — | Naghubad sa ASMIBLOCK signal ngadto sa SPI pin interface. |
| I-enable ang flash simulation model | — | Gigamit ang default EPCQ 1024 simulation model para sa simulation. Kung naggamit ka ug third-party nga flash device, tan-awa ang AN 720: Pagsundog sa ASMI Block sa Imong Disenyo sa paghimo sa usa ka wrapper sa pagkonektar sa flash model uban sa ASMI Block. |
| Gidaghanon sa Chip Select nga gigamit | 1
2(4) 3(4) |
Gipili ang gidaghanon sa chip nga gipili nga konektado sa flash. |
- Gisuportahan lamang sa Intel Arria 10 device, Intel Cyclone 10 GX device, ug uban pang device nga adunay Enable SPI pins interface nga naka-enable.
May Kalabutan nga Impormasyon
- Quad-Serial Configuration (EPCQ) Devices Datasheet
- EPCQ-L Serial Configuration Devices Datasheet
- EPCQ-A Serial Configuration Device Datasheet
- AN 720: Pagsundog sa ASMI Block sa Imong Disenyo
Register Mapa
Talaan 4. Register Mapa
- Ang matag address offset sa mosunod nga lamesa nagrepresentar sa 1 ka pulong sa memory address space.
- Ang tanan nga mga rehistro adunay default nga kantidad nga 0x0.
| Offset | Register Ngalan | R/W | Ngalan sa Field | gamay | Lapad | Deskripsyon |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Isulat ang 1 aron mahimo ang write enable. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Isulat ang 1 aron ipahigayon ang write disable. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Naglangkob sa impormasyon nga isulat sa status register. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Naglangkob sa impormasyon gikan sa read status register operation. |
| 4 | SECTOR_ERASE | W | Bili sa Sektor | 23:0
o 31:0 |
24 o
32 |
Naglangkob sa adres sa sektor nga papason depende sa density sa aparato.(5) |
| 5 | SUBSECTOR_ERASE | W | Bili sa subsektor | 23:0
o 31:0 |
24 o
32 |
Naglangkob sa adres sa subsector nga papason depende sa density sa aparato.(6) |
| 6 – 7 | Gireserba | |||||
| 8 | KONTROL | W/R | CHIP PILI | 7:4 | 4 | Gipili ang flash device. Ang default nga kantidad mao ang 0, nga nagpunting sa una nga flash device. Aron mapili ang ikaduha nga aparato, itakda ang kantidad sa 1, aron mapili ang ikatulo nga aparato, itakda ang kantidad sa 2. |
| Gireserba | ||||||
| W/R | disable | 0 | 1 | Ibutang kini sa 1 aron ma-disable ang mga signal sa SPI sa IP pinaagi sa pagbutang sa tanan nga output signal sa high-Z nga estado. | ||
| nagpadayon… | ||||||
| Offset | Register Ngalan | R/W | Ngalan sa Field | gamay | Lapad | Deskripsyon |
| Mahimo kining gamiton sa pagpaambit sa bus sa ubang mga device. | ||||||
| 9 – 12 | Gireserba | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | bili sa NVCR | 15:0 | 16 | Nagsulat og bili sa non-volatile configuration register. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | bili sa NVCR | 15:0 | 16 | Nagbasa og bili gikan sa non-volatile configuration register |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Gibasa ang rehistro sa status sa bandila |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Pagtangtang sa rehistro sa status sa bandila |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Isulat ang 1 aron mapapas ang tibuok chip (para sa single-die device).(7) |
| 18 | MAMATAY_PABASA | W | MAMATAY_PABASA | 0 | 1 | Isulat ang 1 aron mapapas ang tibuok die (para sa stack-die device).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Isulat ang 1 aron makasulod sa 4 bytes address mode |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Isulat ang 1 aron mogawas sa 4 bytes nga address mode |
| 21 | SECTOR_PROTECT | W | Ang bili sa pagpanalipod sa sektor | 7:0 | 8 | Bili sa pagsulat sa status register aron mapanalipdan ang usa ka sektor. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Ang kantidad sa kapasidad sa memorya | 7:0 | 8 | Naglangkob sa impormasyon sa memory capacity ID. |
| 23 –
32 |
Gireserba | |||||
Kinahanglan ra nimo nga ipiho ang bisan unsang adres sa sulod sa sektor ug papason sa IP kana nga sektor.
Kinahanglan ra nimo nga ipiho ang bisan unsang adres sa sulod sa subsector ug papason sa IP kana nga partikular nga subsektor.
May Kalabutan nga Impormasyon
- Quad-Serial Configuration (EPCQ) Devices Datasheet
- EPCQ-L Serial Configuration Devices Datasheet
- EPCQ-A Serial Configuration Device Datasheet
- Mga Detalye sa Avalon Interface
Mga operasyon
Ang ASMI Parallel II Intel FPGA IP interface kay Avalon memory-mapped interface compliant. Alang sa dugang nga mga detalye, tan-awa ang mga detalye sa Avalon.
- Kinahanglan ra nimo nga ipiho ang bisan unsang adres sa sulod sa die ug papason sa IP kana nga partikular nga mamatay.
- Para sa EPCQ ug EPCQ-L nga mga himan, ang block protect bit gamay [2:4] ug [6] ug ang top/bottom (TB) bit kay bit 5 sa status register. Para sa mga kagamitan sa EPCQ-A. ang block protect bit gamay [2:4] ug ang TB bit kay bit 5 sa status register.
May Kalabutan nga Impormasyon
- Mga Detalye sa Avalon Interface
Pagkontrol sa Status Register Operations
Mahimo nimong buhaton ang usa ka pagbasa o pagsulat sa usa ka piho nga address offset gamit ang Control Status Register (CSR).
Aron ipatuman ang pagbasa o pagsulat nga operasyon alang sa rehistro sa status sa pagkontrol, sunda kini nga mga lakang:
- Iduso ang avl_csr_write o avl_csr_read signal samtang ang
Ang signal sa avl_csr_waitrequest ubos (kon taas ang signal sa waitrequest, ang signal sa avl_csr_write o avl_csr_read kinahanglang huptan nga taas hangtod nga muubos ang signal sa waitrequest). - Sa samang higayon, ibutang ang bili sa adres sa avl_csr_address bus. Kung kini usa ka operasyon sa pagsulat, ibutang ang datos sa kantidad sa avl_csr_writedata bus kauban ang adres.
- Kung kini usa ka nabasa nga transaksyon, paghulat hangtod nga ang avl_csr_readdatavalid signal ipahayag nga taas aron makuha ang nabasa nga datos.
- Alang sa mga operasyon nga nanginahanglan ug kantidad sa pagsulat aron ma-flash, kinahanglan nimo nga buhaton una ang operasyon sa pagsulat enable.
- Kinahanglan nimo nga basahon ang rehistro sa status sa bandila matag higayon nga mag-isyu ka og usa ka sulat o papason nga sugo.
- Kung daghang mga flash device ang gigamit, kinahanglan ka nga magsulat sa chip select register aron mapili ang husto nga chip nga pilion sa dili pa ipahigayon ang bisan unsang operasyon sa piho nga flash device.
Figure 2. Basaha ang Memory Capacity Register Waveform Example
Figure 3. Isulat Enable Register Waveform Example
Mga Operasyon sa Memorya
Ang ASMI Parallel II Intel FPGA IP memory interface nagsuporta sa pagbuto ug direkta nga flash memory access. Atol sa direktang pag-access sa flash memory, ang IP naghimo sa mosunod nga mga lakang aron tugotan ka sa pagbuhat sa bisan unsang direktang pagbasa o pagsulat nga operasyon:
- Ipahimo ang pagsulat alang sa operasyon sa pagsulat
- Susiha ang rehistro sa status sa bandila aron masiguro nga ang operasyon nahuman sa flash
- Ipagawas ang waitrequest signal kung mahuman na ang operasyon
Ang mga operasyon sa memorya susama sa Avalon memory-mapped interface operations. Kinahanglan nimo nga itakda ang husto nga kantidad sa address bus, isulat ang data kung kini usa ka transaksyon sa pagsulat, iduso ang kantidad sa pagbuto sa 1 alang sa usa ka transaksyon o ang imong gusto nga kantidad sa pagbuto, ug i-trigger ang signal sa pagsulat o pagbasa.
Figure 4. 8-Pulong Isulat ang Burst Waveform Example
Hulagway 5. 8-Word Reading Burst Waveform Example
Figure 6. 1-Byte Isulat byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP Use Case Examples
Ang kaso sa paggamit exampGigamit nila ang ASMI Parallel II IP ug JTAG-to-Avalon Master aron mahimo ang mga operasyon sa pag-access sa flash, sama sa pagbasa sa silicon ID, pagbasa sa memorya, pagsulat sa memorya, pagwagtang sa sektor, pagpanalipod sa sektor, pag-clear sa rehistro sa status sa bandila, ug pagsulat sa nvcr.
Sa pagdagan sa examples, kinahanglan nimong i-configure ang FPGA. Sunda kini nga mga lakang:
- I-configure ang FPGA base sa Platform Designer nga sistema sama sa gipakita sa mosunod nga numero.
Figure 7. Platform Designer System nga Nagpakita sa ASMI Parallel II IP ug JTAG-sa-Avalon Master
- I-save ang mosunod nga TCL script sa parehas nga direktoryo sa imong proyekto. Ngalan ang script nga epcq128_access.tcl alang sa example.
- Ilunsad ang system console. Sa console, i-source ang script gamit ang "source epcq128_access.tcl".
Examp1: Basaha ang Silicon ID sa Configuration Devices
Example 2: Basaha ug Pagsulat Usa ka Pulong sa Data sa Address H'40000000
Examp3: Papara ang Sektor 64
Example 4: Ipahigayon ang Sector Protect sa mga Sektor (0 hangtod 127)
Example 5: Basaha ug Hawan ang Flag Status Register
Example 6: Basaha ug Pagsulat nvcr
ASMI Parallel II Intel FPGA IP User Guide Archives
Ang mga bersyon sa IP parehas sa mga bersyon sa software sa Intel Quartus Prime Design Suite hangtod sa v19.1. Gikan sa Intel Quartus Prime Design Suite software nga bersyon 19.2 o sa ulahi, ang mga IP core adunay bag-ong IP versioning scheme.
Kung ang usa ka IP core nga bersyon wala gilista, ang giya sa gumagamit alang sa miaging IP core nga bersyon magamit.
| Intel Quartus Prime nga Bersyon | IP Core nga Bersyon | Giya sa Gumagamit |
| 17.0 | 17.0 | Altera ASMI Parallel II IP Core User Guide |
Kasaysayan sa Pagbag-o sa Dokumento para sa ASMI Parallel II Intel FPGA IP User Guide
| Bersyon sa Dokumento | Intel Quartus Prime nga Bersyon | Bersyon sa IP | Mga kausaban |
| 2020.07.29 | 18.0 | 18.0 | • Gi-update ang titulo sa dokumento sa ASMI Parallel II Intel FPGA IP User Guide.
• Gi-update Talaan 2: Mga Setting sa Parameter sa seksyon Parameter. |
| 2018.09.24 | 18.0 | 18.0 | • Gidugang nga impormasyon sa mga aplikasyon ug suporta alang sa ASMI Parallel II Intel FPGA IP core.
• Gidugang ang usa ka mubo nga sulat nga nagtumong sa Generic Serial Flash Interface Intel FPGA IP Core User Guide. • Gidugang ang ASMI Parallel II Intel FPGA IP Core Use Case Examples seksyon. |
| 2018.05.07 | 18.0 | 18.0 | • Giilisan ang ngalan sa Altera ASMI Parallel II IP core ngadto sa ASMI Parallel II Intel FPGA IP core kada Intel rebranding.
• Gidugang nga suporta alang sa EPCQ-A nga mga himan. • Gidugang ang usa ka nota sa clk signal sa Paglaraw sa mga Port lamesa. • Gi-update ang paghulagway alang sa qspi_scein signal sa Paglaraw sa mga Port lamesa. • Nagdugang og nota sa SECTOR_PROTECT nga rehistro sa Register Mapa lamesa. • Gi-update ang gamay ug gilapdon para sa SECTOR_ERASE ug SUBSECTOR_ERASE nga mga rehistro sa Register Mapa lamesa. • Gi-update ang gamay ug gilapdon para sa SECTOR_PROTECT magparehistro sa Register Mapa lamesa. |
| nagpadayon… | |||
| Bersyon sa Dokumento | Intel Quartus Prime nga Bersyon | Bersyon sa IP | Mga kausaban |
| • Gi-update ang paghulagway alang sa CHIP SELECT option sa CONTROL register sa Register Mapa lamesa.
• Gi-update ang mga footnote para sa SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE, ug DIE_ERASE nga mga rehistro sa Register Mapa lamesa. • Gi-update ang paghulagway alang sa vl_mem_addr signal sa Paglaraw sa mga Port lamesa. • Menor nga mga pag-edit sa editoryal. |
| Petsa | Bersyon | Mga kausaban |
| Mayo 2017 | 2017.05.08 | Inisyal nga pagpagawas. |
Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mao ang mga marka sa pamatigayon sa Intel Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo.
*Ang ubang mga ngalan ug mga tatak mahimong maangkon nga gipanag-iya sa uban.
Mga Dokumento / Mga Kapanguhaan
 |
intel ASMI Parallel II Intel FPGA IP [pdf] Giya sa Gumagamit ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
