ASMI Parallel II Intel FPGA IP
Die ASMI Parallel II Intel® FPGA IP bied toegang tot die Intel FPGA-konfigurasietoestelle, wat die quad-serial-konfigurasie (EPCQ), lae-vol.tage quad-seriële konfigurasie (EPCQ-L), en EPCQ-A seriële konfigurasie. Jy kan hierdie IP gebruik om data na die eksterne flitstoestelle te lees en te skryf vir toepassings, soos afgeleë stelselopdatering en SEU Sensitivity Map Header File (.smh) stoor.
Anders as die kenmerke wat deur die ASMI Parallel Intel FPGA IP ondersteun word, ondersteun die ASMI Parallel II Intel FPGA IP ook:
- Direkte flitstoegang (skryf/lees) deur die Avalon®-geheue-gekarteer-koppelvlak.
- Beheerregister vir ander bedrywighede deur die beheerstatusregister (CSR)-koppelvlak in die Avalon-geheue-gekarteer-koppelvlak.
- Vertaal die generiese opdragte van die Avalon-geheue-gekarteer-koppelvlak in toestelopdragkodes.
Die ASMI Parallel II Intel FPGA IP is beskikbaar vir alle Intel FPGA-toestelfamilies insluitend die Intel MAX® 10-toestelle wat die GPIO-modus gebruik.
Die ASMI Parallel II Intel FPGA IP ondersteun slegs die EPCQ-, EPCQ-L- en EPCQ-A-toestelle. As jy derdeparty-flitstoestelle gebruik, moet jy die Generiese Serial Flash Interface Intel FPGA IP gebruik.
Die ASMI Parallel II Intel FPGA IP word ondersteun in die Intel Quartus® Prime sagteware weergawe 17.0 en verder.
Verwante inligting
- Inleiding tot Intel FPGA IP Cores
- Verskaf algemene inligting oor alle Intel FPGA IP-kerns, insluitend parameterisering, generering, opgradering en simulering van IP-kerne.
- Skep weergawe-onafhanklike IP- en Qsys-simulasieskrifte
- Skep simulasieskrifte wat nie handmatige opdaterings vir sagteware- of IP-weergawe-opgraderings benodig nie.
- Beste praktyke vir projekbestuur
- Riglyne vir doeltreffende bestuur en oordraagbaarheid van jou projek en IP files.
- ASMI Parallel Intel FPGA IP Core Gebruikersgids
- Generiese Serial Flash Interface Intel FPGA IP Gebruikersgids
- Bied ondersteuning vir derdeparty-flitstoestelle.
- AN 720: Simuleer die ASMI-blok in jou ontwerp
Vrystelling inligting
IP-weergawes is dieselfde as die Intel Quartus Prime Design Suite-sagtewareweergawes tot v19.1. Vanaf Intel Quartus Prime Design Suite-sagteware weergawe 19.2 of later het IP-kerne 'n nuwe IP-weergaweskema.
Die IP-weergawe (XYZ)-nommer kan van een Intel Quartus Prime-sagtewareweergawe na 'n ander verander. 'n Verandering in:
- X dui 'n groot hersiening van die IP aan. As jy jou Intel Quartus Prime-sagteware opdateer, moet jy die IP herskep.
- Y dui aan dat die IP nuwe kenmerke insluit. Hergenereer jou IP om hierdie nuwe kenmerke in te sluit.
- Z dui aan dat die IP klein veranderinge insluit. Hergenereer jou IP om hierdie veranderinge in te sluit.
Tabel 1. ASMI Parallel II Intel FPGA IP-vrystellingsinligting
| Item | Beskrywing |
| IP weergawe | 18.0 |
| Intel Quartus Prime Pro Edition weergawe | 18.0 |
| Vrystellingsdatum | 2018.05.07 |
Hawens
Figuur 1. Poorte Blokdiagram
Tabel 2. Poorte Beskrywing
| Sein | Breedte | Rigting | Beskrywing |
| Avalon Memory-Mapped Slave Interface vir CSR (avl_csr) | |||
| avl_csr_addr | 6 | Invoer | Avalon geheue-gekarteer koppelvlak adres bus. Die adresbus is in woordadressering. |
| avl_csr_read | 1 | Invoer | Avalon geheue-gekarteer koppelvlak lees beheer na die CSR. |
| avl_csr_rddata | 32 | Uitset | Avalon geheue-gekarteer koppelvlak lees data bus van die CSR. |
| avl_csr_skryf | 1 | Invoer | Avalon-geheue-gekarteer koppelvlak skryfbeheer na die CSR. |
| avl_csr_writedata | 32 | Invoer | Avalon geheue-gekarteer koppelvlak skryf data bus na CSR. |
| avl_csr_waitrequest | 1 | Uitset | Avalon geheue-gekarteer koppelvlak kelnerversoek beheer van die CSR. |
| avl_csr_rddata_valid | 1 | Uitset | Avalon geheue-gekarte koppelvlak lees data geldig wat aandui dat die CSR lees data beskikbaar is. |
| Avalon-geheue-gekarteerde slaaf-koppelvlak vir geheuetoegang (avl_ mem) | |||
| avl_mem_skryf | 1 | Invoer | Avalon geheue-gekarteer koppelvlak skryf beheer na die geheue |
| avl_mem_burstcount | 7 | Invoer | Avalon geheue-gekarteer koppelvlak burst telling vir die geheue. Die waarde wissel van 1 tot 64 (maksimum bladsygrootte). |
| avl_mem_waitrequest | 1 | Uitset | Avalon geheue-gekarte koppelvlak kelnerversoek beheer vanaf die geheue. |
| avl_mem_read | 1 | Invoer | Avalon geheue-gekarteer koppelvlak lees beheer na die geheue |
| avl_mem_addr | N | Invoer | Avalon geheue-gekarteer koppelvlak adres bus. Die adresbus is in woordadressering.
Die breedte van die adres hang af van die flitsgeheue-digtheid wat gebruik word. |
| avl_mem_writedata | 32 | Invoer | Avalon geheue-gekarteer koppelvlak skryf data bus na die geheue |
| avl_mem_readddata | 32 | Uitset | Avalon geheue-gekarteer koppelvlak lees data bus vanaf die geheue. |
| avl_mem_rddata_valid | 1 | Uitset | Avalon geheue-gekarte koppelvlak lees data geldig wat aandui dat die geheue lees data beskikbaar is. |
| avl_mem_byteenble | 4 | Invoer | Avalon geheue-gekarteer koppelvlak skryf data stel bus na geheue. Tydens barsmodus sal byteenable bus logies hoog wees, 4'b1111. |
| Klok en stel terug | |||
| klk | 1 | Invoer | Voer klok in om die IP te klok. (1) |
| terugstel_n | 1 | Invoer | Asinchroniese terugstelling om die IP terug te stel.(2) |
| Leiding-koppelvlak(3) | |||
| fqspi_dataout | 4 | Tweerigting | Invoer- of uitvoerpoort om data vanaf die flitstoestel te voer. |
| voortgesit … | |||
| Sein | Breedte | Rigting | Beskrywing |
| qspi_dclk | 1 | Uitset | Verskaf kloksein aan die flitstoestel. |
| qspi_scein | 1 | Uitset | Verskaf die ncs-sein aan die flitstoestel.
Ondersteun Stratix® V, Arria® V, Cyclone® V en ouer toestelle. |
| 3 | Uitset | Verskaf die ncs-sein aan die flitstoestel.
Ondersteun Intel Arria 10 en Intel Cyclone 10 GX toestelle. |
- Jy kan die klokfrekwensie op laer of gelyk aan 50 MHz stel.
- Hou die sein vir ten minste een kloksiklus om die IP terug te stel.
- Beskikbaar wanneer jy die Deaktiveer toegewyde aktiewe reekskoppelvlakparameter aktiveer.
Verwante inligting
- Quad-Serial Configuration (EPCQ) Toestelle Datablad
- EPCQ-L Serial Configuration Devices Datablad
- EPCQ-A Serial Configuration Device Datablad
Parameters
Tabel 3. Parameterinstellings
| Parameter | Regswaardes | Beskrywings |
| Konfigurasie toestel tipe | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ | Spesifiseer die EPCQ-, EPCQ-L- of EPCQ-A-toesteltipe wat jy wil gebruik. |
| Kies I/O-modus | NORMALE STANDAARD DUBBELE VIERKANT | Kies uitgebreide datawydte wanneer jy die Fast Read-bewerking aktiveer. |
| Deaktiveer toegewyde Active Serial koppelvlak | — | Lei die ASMIBLOCK-seine na die boonste vlak van jou ontwerp. |
| Aktiveer SPI-penne-koppelvlak | — | Vertaal die ASMIBLOCK seine na die SPI pen koppelvlak. |
| Aktiveer flitssimulasiemodel | — | Gebruik die verstek EPCQ 1024 simulasiemodel vir simulasie. As jy 'n derdeparty-flitstoestel gebruik, verwys na AN 720: Simuleer die ASMI-blok in jou ontwerp om 'n omhulsel te skep om die flitsmodel met die ASMI-blok te verbind. |
| Aantal Chip Select gebruik | 1
2(4) 3(4) |
Kies die aantal skyfiekies wat aan die flits gekoppel is. |
- Word slegs ondersteun in Intel Arria 10-toestelle, Intel Cyclone 10 GX-toestelle en ander toestelle met Aktiveer SPI-penne-koppelvlak geaktiveer.
Verwante inligting
- Quad-Serial Configuration (EPCQ) Toestelle Datablad
- EPCQ-L Serial Configuration Devices Datablad
- EPCQ-A Serial Configuration Device Datablad
- AN 720: Simuleer die ASMI-blok in jou ontwerp
Registreer Kaart
Tabel 4. Registerkaart
- Elke adresverskuiwing in die volgende tabel verteenwoordig 1 woord geheue adresspasie.
- Alle registers het 'n verstekwaarde van 0x0.
| Offset | Registreer Naam | R/W | Veldnaam | Bietjie | Breedte | Beskrywing |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Skryf 1 om skryfaktivering uit te voer. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Skryf 1 om skryfuitskakeling uit te voer. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Bevat die inligting om na die statusregister te skryf. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Bevat die inligting van leesstatusregisteroperasie. |
| 4 | SECTOR_ERASE | W | Sektorwaarde | 23:0
of 31: 0 |
24 of
32 |
Bevat die sektoradres wat uitgevee moet word, afhangende van toesteldigtheid.(5) |
| 5 | SUBSECTOR_ERASE | W | Subsektorwaarde | 23:0
of 31: 0 |
24 of
32 |
Bevat die subsektoradres wat uitgevee moet word, afhangende van toesteldigtheid.(6) |
| 6 – 7 | Voorbehou | |||||
| 8 | BEHEER | W/R | CHIP KIES | 7:4 | 4 | Kies flitstoestel. Die verstekwaarde is 0, wat die eerste flitstoestel teiken. Om tweede toestel te kies, stel die waarde op 1, om die derde toestel te kies, stel die waarde na 2. |
| Voorbehou | ||||||
| W/R | DEAKTIVEER | 0 | 1 | Stel dit op 1 om die SPI-seine van die IP te deaktiveer deur alle uitsetseine na 'n hoë-Z-toestand te plaas. | ||
| voortgesit … | ||||||
| Offset | Registreer Naam | R/W | Veldnaam | Bietjie | Breedte | Beskrywing |
| Dit kan gebruik word om bus met ander toestelle te deel. | ||||||
| 9 – 12 | Voorbehou | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR waarde | 15:0 | 16 | Skryf waarde na nie-vlugtige konfigurasieregister. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR waarde | 15:0 | 16 | Lees waarde uit nie-vlugtige konfigurasieregister |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Lees vlagstatusregister |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Maak vlagstatusregister skoon |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Skryf 1 om die hele skyfie uit te vee (vir enkel-die toestel).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Skryf 1 om die hele dobbelsteen uit te vee (vir stapel-matrys toestel).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Skryf 1 om die adresmodus van 4 grepe in te voer |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Skryf 1 om 4 grepe-adresmodus te verlaat |
| 21 | SECTOR_PROTECT | W | Sektor beskerm waarde | 7:0 | 8 | Waarde om na statusregister te skryf om 'n sektor te beskerm. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Geheue kapasiteit waarde | 7:0 | 8 | Bevat die inligting van geheue kapasiteit ID. |
| 23 –
32 |
Voorbehou | |||||
U hoef slegs enige adres binne die sektor te spesifiseer en die IP sal daardie spesifieke sektor uitvee.
Jy hoef net enige adres binne die subsektor te spesifiseer en die IP sal daardie spesifieke subsektor uitvee.
Verwante inligting
- Quad-Serial Configuration (EPCQ) Toestelle Datablad
- EPCQ-L Serial Configuration Devices Datablad
- EPCQ-A Serial Configuration Device Datablad
- Avalon-koppelvlakspesifikasies
Bedrywighede
Die ASMI Parallel II Intel FPGA IP-koppelvlakke voldoen aan Avalon-geheue-gekarteer-koppelvlak. Vir meer besonderhede, verwys na die Avalon-spesifikasies.
- Jy hoef net enige adres binne die dobbelsteen te spesifiseer en die IP sal daardie spesifieke dobbelsteen uitvee.
- Vir EPCQ- en EPCQ-L-toestelle is die blokbeskermingsbis bis [2:4] en [6] en die boonste/onderste (TB) bis is bietjie 5 van die statusregister. Vir EPCQ-A toestelle. die blok beskerm bis is bis [2:4] en die TB bis is bis 5 van die status register.
Verwante inligting
- Avalon-koppelvlakspesifikasies
Beheer Status Register Bedrywighede
U kan 'n lees of skryf na 'n spesifieke adresverskuiwing uitvoer deur die beheerstatusregister (CSR) te gebruik.
Om die lees- of skryfbewerking vir die beheerstatusregister uit te voer, volg hierdie stappe:
- Bevestig die avl_csr_write of avl_csr_read sein terwyl die
avl_csr_waitrequest sein is laag (as die waitrequest sein hoog is, moet die avl_csr_write of avl_csr_read sein hoog gehou word totdat die waitrequest sein laag word). - Stel terselfdertyd die adreswaarde op die avl_csr_address-bus in. As dit 'n skryfbewerking is, stel die waardedata op die avl_csr_writedatabus saam met die adres.
- As dit 'n leestransaksie is, wag totdat die avl_csr_readdatavalid sein hoog beweer word om die gelees data te herwin.
- Vir bewerkings wat vereis dat skryfwaarde moet flits, moet jy eers die skryf-aktiveerbewerking uitvoer.
- Jy moet die vlagstatusregister lees elke keer as jy 'n skryf- of vee-opdrag uitreik.
- Indien veelvuldige flitstoestelle gebruik word, moet jy na die skyfiekiesregister skryf om die korrekte skyfiekeuse te kies voordat enige bewerking na die spesifieke flitstoestel uitgevoer word.
Figuur 2. Lees Memory Kapasiteit Register Golfvorm Bvample
Figuur 3. Skryf Aktiveer Register Golfvorm Bvample
Geheue bewerkings
Die ASMI Parallel II Intel FPGA IP geheue koppelvlak ondersteun bars en direkte flits geheue toegang. Tydens die direkte flitsgeheuetoegang voer die IP die volgende stappe uit om jou toe te laat om enige direkte lees- of skryfbewerking uit te voer:
- Skryf aktiveer vir die skryfbewerking
- Gaan vlagstatusregister na om seker te maak dat die bewerking met die flits voltooi is
- Laat die kelnerversoeksein los wanneer die operasie voltooi is
Geheue-bewerkings is soortgelyk aan die Avalon-geheue-gekarteer-koppelvlakbewerkings. Jy moet die korrekte waarde by die adresbus stel, data skryf as dit 'n skryftransaksie is, die sarsietellingwaarde na 1 dryf vir enkele transaksie of jou gewenste sarsietellingwaarde, en die skryf- of leessein aktiveer.
Figuur 4. 8-Woord Skryf Burst Golfvorm Bvample
Figuur 5. 8-Woordlees Burst Golfvorm Bvample
Figuur 6. 1-greep Skryf byteenable = 4'b0001 Golfvorm Example
ASMI Parallel II Intel FPGA IP Gebruiksgeval Examples
Die gebruiksgeval bvamples gebruik die ASMI Parallel II IP en JTAG-to-Avalon Master om flitstoegangsbewerkings uit te voer, soos lees silikon-ID, leesgeheue, skryfgeheue, sektoruitvee, sektorbeskerming, vee vlagstatusregister uit en skryf nvcr.
Om die ex te bestuuramples, moet jy die FPGA konfigureer. Volg hierdie stappe:
- Konfigureer die FPGA gebaseer op Platform Designer-stelsel soos in die volgende figuur getoon.
Figuur 7. Platformontwerperstelsel wat die ASMI Parallel II IP en JTAG-aan-Avalon Meester
- Stoor die volgende TCL-skrip in dieselfde gids as jou projek. Noem die skrif as epcq128_access.tcl, bvample.
- Begin stelselkonsole. In die konsole, verkry die skrip deur "source epcq128_access.tcl" te gebruik.
Examplees 1: Lees die silikon-ID van die konfigurasietoestelle
Examples 2: Lees en skryf een woord met data by adres H'40000000
Example 3: Vee Sektor 64 uit
Example 4: Voer Sektorbeskerming by Sektore uit (0 tot 127)
Example 5: Lees en Vee Vlagstatusregister uit
Example 6: Lees en Skryf nvcr
ASMI Parallel II Intel FPGA IP Gebruikersgids Argiewe
IP-weergawes is dieselfde as die Intel Quartus Prime Design Suite-sagtewareweergawes tot v19.1. Vanaf Intel Quartus Prime Design Suite-sagteware weergawe 19.2 of later het IP-kerne 'n nuwe IP-weergaweskema.
As 'n IP-kernweergawe nie gelys word nie, is die gebruikersgids vir die vorige IP-kernweergawe van toepassing.
| Intel Quartus Prime weergawe | IP-kernweergawe | Gebruikersgids |
| 17.0 | 17.0 | Altera ASMI Parallel II IP Core Gebruikersgids |
Dokumenthersieningsgeskiedenis vir die ASMI Parallel II Intel FPGA IP-gebruikersgids
| Dokument weergawe | Intel Quartus Prime weergawe | IP weergawe | Veranderinge |
| 2020.07.29 | 18.0 | 18.0 | • Het die dokumenttitel opgedateer na ASMI Parallel II Intel FPGA IP Gebruikersgids.
• Opgedateer Tabel 2: Parameterinstellings in afdeling Parameters. |
| 2018.09.24 | 18.0 | 18.0 | • Bygevoeg inligting oor die toepassings en ondersteuning vir die ASMI Parallel II Intel FPGA IP-kern.
• Het 'n nota bygevoeg om te verwys na die Generiese Serial Flash Interface Intel FPGA IP Core Gebruikersgids. • Bygevoeg die ASMI Parallel II Intel FPGA IP Core Gebruiksgeval Examples afdeling. |
| 2018.05.07 | 18.0 | 18.0 | • Herdoop Altera ASMI Parallel II IP-kern na ASMI Parallel II Intel FPGA IP-kern per Intel-herhandelsnaam.
• Bygevoeg ondersteuning vir EPCQ-A toestelle. • Het 'n nota by die clk sein in die Hawens Beskrywing tafel. • Opgedateer die beskrywing vir die qspi_scein sein in die Hawens Beskrywing tafel. • Het 'n nota by die SECTOR_PROTECT-register in die Registreer Kaart tafel. • Het die bis en breedte vir SECTOR_ERASE- en SUBSECTOR_ERASE-registers in die Registreer Kaart tafel. • Het die bis en breedte vir SECTOR_PROTECT opgedateer registreer in die Registreer Kaart tafel. |
| voortgesit … | |||
| Dokument weergawe | Intel Quartus Prime weergawe | IP weergawe | Veranderinge |
| • Opgedateer die beskrywing vir die CHIP SELECT opsie van die CONTROL register in die Registreer Kaart tafel.
• Het die voetnotas vir die SECTOR_ERASE-, SUBSECTOR_ERASE-, BULK_ERASE- en DIE_ERASE-registers in die Registreer Kaart tafel. • Het die beskrywing vir die vl_mem_addr opgedateer sein in die Hawens Beskrywing tafel. • Geringe redaksionele wysigings. |
| Datum | Weergawe | Veranderinge |
| Mei 2017 | 2017.05.08 | Aanvanklike vrystelling. |
Intel Corporation. Alle regte voorbehou. Intel, die Intel-logo en ander Intel-merke is handelsmerke van Intel Corporation of sy filiale. Intel waarborg prestasie van sy FPGA- en halfgeleierprodukte volgens huidige spesifikasies in ooreenstemming met Intel se standaardwaarborg, maar behou die reg voor om enige tyd sonder kennisgewing veranderinge aan enige produkte en dienste aan te bring. Intel aanvaar geen verantwoordelikheid of aanspreeklikheid wat voortspruit uit die toepassing of gebruik van enige inligting, produk of diens wat hierin beskryf word nie, behalwe soos uitdruklik skriftelik deur Intel ooreengekom. Intel-kliënte word aangeraai om die nuutste weergawe van toestelspesifikasies te bekom voordat hulle op enige gepubliseerde inligting staatmaak en voordat bestellings vir produkte of dienste geplaas word.
*Ander name en handelsmerke kan as die eiendom van ander geëis word.
Dokumente / Hulpbronne
 |
intel ASMI Parallel II Intel FPGA IP [pdf] Gebruikersgids ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
