ASMI Parallel II Intel FPGA IP
די ASMI Parallel II Intel® FPGA IP גיט אַקסעס צו די Intel FPGA קאַנפיגיעריישאַן דעוויסעס, וואָס זענען די קוואַד-סיריאַל קאַנפיגיעריישאַן (EPCQ), נידעריק-וואָל.tagE קוואַד-סיריאַל קאַנפיגיעריישאַן (EPCQ-L), און EPCQ-A סיריאַל קאַנפיגיעריישאַן. איר קענען נוצן דעם IP צו לייענען און שרייַבן דאַטן צו די פונדרויסנדיק בליץ דעוויסעס פֿאַר אַפּלאַקיישאַנז, אַזאַ ווי ווייַט סיסטעם דערהייַנטיקן און SEU סענסיטיוויטי מאַפּע כעדער File (.סמה) סטאָרידזש.
אנדערע ווי די פֿעיִקייטן געשטיצט דורך די ASMI Parallel Intel FPGA IP, די ASMI Parallel II Intel FPGA IP אויך שטיצט:
- דירעקט בליץ אַקסעס (שרייבן / לייענען) דורך די Avalon® זכּרון-מאַפּט צובינד.
- קאָנטראָל רעגיסטרירן פֿאַר אנדערע אַפּעריישאַנז דורך די קאָנטראָל סטאַטוס רעגיסטרירן (CSR) צובינד אין די Avalon זכּרון-מאַפּט צובינד.
- איבערזעצן די דזשאַנעריק קאַמאַנדז פון די Avalon זכּרון-מאַפּט צובינד אין מיטל באַפֿעל קאָודז.
די ASMI Parallel II Intel FPGA IP איז בארעכטיגט פֿאַר אַלע Intel FPGA מיטל פאַמיליעס אַרייַנגערעכנט די Intel MAX® 10 דעוויסעס וואָס נוצן די GPIO מאָדע.
די ASMI Parallel II Intel FPGA IP שטיצט בלויז די EPCQ, EPCQ-L און EPCQ-A דעוויסעס. אויב איר נוצן דריט-פּאַרטיי בליץ דעוויסעס, איר מוזן נוצן די גענעריק סיריאַל פלאַש צובינד Intel FPGA IP.
די ASMI Parallel II Intel FPGA IP איז געשטיצט אין די Intel Quartus® Prime ווייכווארג ווערסיע 17.0 און העכער.
פֿאַרבונדענע אינפֿאָרמאַציע
- הקדמה צו Intel FPGA IP קאָרעס
- גיט אַלגעמיינע אינפֿאָרמאַציע וועגן אַלע Intel FPGA IP קאָרעס, אַרייַנגערעכנט פּאַראַמעטערייזינג, דזשענערייטינג, אַפּגריידינג און סימיאַלייטינג IP קאָרעס.
- קריייטינג ווערסיע ינדעפּענדענט IP און Qsys סימיאַליישאַן סקריפּס
- שאַפֿן סימיאַליישאַן סקריפּס וואָס טאָן ניט דאַרפן מאַנואַל דערהייַנטיקונגען פֿאַר ווייכווארג אָדער IP ווערסיע אַפּגריידז.
- בעסטער פּראַקטיסיז פֿאַר פּראָיעקט מאַנאַגעמענט
- גיידליינז פֿאַר עפעקטיוו פאַרוואַלטונג און פּאָרטאַביליטי פון דיין פּרויעקט און IP files.
- ASMI פּאַראַלעל Intel FPGA IP קאָר באַניצער גייד
- גענעריק סיריאַל פלאַש צובינד ינטעל FPGA IP באַניצער גייד
- גיט שטיצן פֿאַר דריט-פּאַרטיי בליץ דעוויסעס.
- AN 720: סימולאַטינג די ASMI בלאָק אין דיין פּלאַן
מעלדונג אינפֿאָרמאַציע
IP ווערסיעס זענען די זעלבע ווי די Intel Quartus Prime Design Suite ווייכווארג ווערסיעס אַרויף צו וו19.1. פֿון Intel Quartus Prime Design Suite ווייכווארג ווערסיע 19.2 אָדער שפּעטער, IP קאָרעס האָבן אַ נייַע IP ווערסיע סכעמע.
די IP ווערסיע (XYZ) נומער קען טוישן פון איין Intel Quartus Prime ווייכווארג ווערסיע צו אנדערן. א ענדערונג אין:
- X ינדיקייץ אַ הויפּט רעוויזיע פון די IP. אויב איר דערהייַנטיקן דיין Intel Quartus Prime ווייכווארג, איר מוזן רידזשענערייט די IP.
- י ינדיקייץ די IP ינקלודז נייַ פֿעיִקייטן. רידזשענערייט דיין IP צו אַרייַננעמען די נייַע פֿעיִקייטן.
- ז ינדיקייץ אַז די IP ינקלודז מינערווערטיק ענדערונגען. רידזשענערייט דיין IP צו אַרייַננעמען די ענדערונגען.
טיש 1. ASMI Parallel II Intel FPGA IP מעלדונג אינפֿאָרמאַציע
| נומער | באַשרייַבונג |
| IP ווערסיע | 18.0 |
| Intel Quartus Prime Pro Edition ווערסיע | 18.0 |
| מעלדונג טאָג | 2018.05.07 |
פּאָרץ
פיגורע 1. פּאָרץ בלאַק דיאַגראַמע
טיש 2. פּאָרץ באַשרייַבונג
| סיגנאַל | ברייט | ריכטונג | באַשרייַבונג |
| Avalon זכּרון-מאַפּט שקלאַף צובינד פֿאַר קסר (avl_csr) | |||
| avl_csr_addr | 6 | אַרייַנשרייַב | Avalon זכּרון-מאַפּט צובינד אַדרעס ויטאָבוס. די אַדרעס ויטאָבוס איז אין וואָרט אַדרעסינג. |
| avl_csr_read | 1 | אַרייַנשרייַב | Avalon זכּרון-מאַפּט צובינד לייענען קאָנטראָל צו די קסר. |
| avl_csr_rddata | 32 | רעזולטאַט | Avalon זכּרון-מאַפּט צובינד לייענען דאַטן ויטאָבוס פֿון די קסר. |
| avl_csr_write | 1 | אַרייַנשרייַב | Avalon זיקאָרן-מאַפּט צובינד שרייַבן קאָנטראָל צו די קסר. |
| avl_csr_writedata | 32 | אַרייַנשרייַב | אַוואַלאָן זיקאָרן-מאַפּט צובינד שרייַבן דאַטן ויטאָבוס צו קסר. |
| avl_csr_waitrequest | 1 | רעזולטאַט | Avalon זיקאָרן-מאַפּט צובינד וואַיטרעקוועסט קאָנטראָל פון די קסר. |
| avl_csr_rddata_valid | 1 | רעזולטאַט | Avalon זיקאָרן-מאַפּט צובינד לייענען דאַטן גילטיק וואָס ינדיקייץ די CSR לייענען דאַטן איז בנימצא. |
| Avalon זכּרון-מאַפּט שקלאַף צובינד פֿאַר זכּרון אַקסעס (avl_ mem) | |||
| avl_mem_write | 1 | אַרייַנשרייַב | Avalon זיקאָרן-מאַפּט צובינד שרייַבן קאָנטראָל צו די זכּרון |
| avl_mem_burstcount | 7 | אַרייַנשרייַב | Avalon זיקאָרן-מאַפּט צובינד פּלאַצן ציילן פֿאַר די זכּרון. די ווערט קייט פון 1 צו 64 (מאַקסימום בלאַט גרייס). |
| avl_mem_waitrequest | 1 | רעזולטאַט | Avalon זיקאָרן-מאַפּט צובינד וואַיטרעקוועסט קאָנטראָל פֿון דער זכּרון. |
| avl_mem_read | 1 | אַרייַנשרייַב | Avalon זכּרון-מאַפּט צובינד לייענען קאָנטראָל צו די זכּרון |
| avl_mem_addr | N | אַרייַנשרייַב | Avalon זכּרון-מאַפּט צובינד אַדרעס ויטאָבוס. די אַדרעס ויטאָבוס איז אין וואָרט אַדרעסינג.
די ברייט פון די אַדרעס דעפּענדס אויף די געוויינט בליץ זכּרון געדיכטקייַט. |
| avl_mem_writedata | 32 | אַרייַנשרייַב | אַוואַלאָן זיקאָרן-מאַפּט צובינד שרייַבן דאַטן ויטאָבוס צו די זכּרון |
| avl_mem_readddata | 32 | רעזולטאַט | Avalon זיקאָרן-מאַפּט צובינד לייענען דאַטן ויטאָבוס פון די זכּרון. |
| avl_mem_rddata_valid | 1 | רעזולטאַט | Avalon זיקאָרן-מאַפּט צובינד לייענען דאַטן גילטיק וואָס ינדיקייץ די זיקאָרן לייענען דאַטן איז בנימצא. |
| avl_mem_byteenble | 4 | אַרייַנשרייַב | Avalon זיקאָרן-מאַפּט צובינד שרייַבן דאַטן געבן ויטאָבוס צו זכּרון. בעשאַס בערסטינג מאָדע, די ביטעענאַבלע ויטאָבוס וועט זיין הויך, 4'b1111. |
| זייגער און באַשטעטיק | |||
| קלק | 1 | אַרייַנשרייַב | אַרייַנשרייַב זייגער צו זייגער די IP. (1) |
| reset_n | 1 | אַרייַנשרייַב | אַסינטשראָנאָוס באַשטעטיק צו באַשטעטיק די IP. (2) |
| קאַנדוויט צובינד(3) | |||
| fqspi_dataout | 4 | בידירעקטיאָנאַל | אַרייַנשרייַב אָדער רעזולטאַט פּאָרט צו קאָרמען דאַטן פון די בליץ מיטל. |
| פארבליבן... | |||
| סיגנאַל | ברייט | ריכטונג | באַשרייַבונג |
| qspi_dclk | 1 | רעזולטאַט | גיט זייגער סיגנאַל צו די בליץ מיטל. |
| qspi_scein | 1 | רעזולטאַט | גיט די ncs סיגנאַל צו די בליץ מיטל.
שטיצט Stratix® V, Arria® V, Cyclone® V און עלטערע דעוויסעס. |
| 3 | רעזולטאַט | גיט די ncs סיגנאַל צו די בליץ מיטל.
שטיצט Intel Arria 10 און Intel Cyclone 10 GX דעוויסעס. |
- איר קענען שטעלן די זייגער אָפטקייַט צו נידעריקער אָדער גלייַך צו 50 מהז.
- האַלטן די סיגנאַל פֿאַר בייַ מינדסטער איין זייגער ציקל צו באַשטעטיק די IP.
- בנימצא ווען איר געבן די דיסאַבלע דעדאַקייטאַד אַקטיוו סיריאַל צובינד פּאַראַמעטער.
פֿאַרבונדענע אינפֿאָרמאַציע
- קוואַד-סיריאַל קאַנפיגיעריישאַן (EPCQ) דעוויסעס דאַטאַשעעט
- EPCQ-L סיריאַל קאַנפיגיעריישאַן דעוויסעס דאַטאַשעעט
- EPCQ-A סיריאַל קאַנפיגיעריישאַן מיטל דאַטאַשעעט
פּאַראַמעטערס
טיש 3. פּאַראַמעטער סעטטינגס
| פּאַראַמעטער | לעגאַל וואַלועס | דיסקריפּשאַנז |
| קאַנפיגיעריישאַן מיטל טיפּ | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, APCQ | ספּעציפיצירט די EPCQ, EPCQ-L אָדער EPCQ-A מיטל טיפּ איר ווילן צו נוצן. |
| קלייַבן י / אָ מאָדע | נאָרמאַל נאָרמאַל צווייענדיק קוואַד | סאַלעקץ עקסטענדעד דאַטן ברייט ווען איר געבן די שנעל לייענען אָפּעראַציע. |
| דיסייבאַל דעדאַקייטאַד אַקטיוו סיריאַל צובינד | — | רוץ די ASMIBLOCK סיגנאַלז צו די שפּיץ מדרגה פון דיין פּלאַן. |
| געבן SPI פּינס צובינד | — | טראַנסלייץ די ASMIBLOCK סיגנאַלז צו די SPI שפּילקע צובינד. |
| געבן בליץ סימיאַליישאַן מאָדעל | — | ניצט די פעליקייַט EPCQ 1024 סימיאַליישאַן מאָדעל פֿאַר סימיאַליישאַן. אויב איר נוצן אַ דריט-פּאַרטיי בליץ מיטל, אָפּשיקן צו AN 720: סימולאַטינג די ASMI בלאָק אין דיין פּלאַן צו שאַפֿן אַ ראַפּער צו פאַרבינדן די בליץ מאָדעל מיט די ASMI Block. |
| נומער פון טשיפּ סעלעקט געניצט | 1
2(4) 3(4) |
סאַלעקץ די נומער פון שפּאָן סעלעקט קאָננעקטעד צו די בליץ. |
- בלויז געשטיצט אין Intel Arria 10 דעוויסעס, Intel Cyclone 10 GX דעוויסעס און אנדערע דעוויסעס מיט ענייבאַלינג ספּיי פּינס צובינד.
פֿאַרבונדענע אינפֿאָרמאַציע
- קוואַד-סיריאַל קאַנפיגיעריישאַן (EPCQ) דעוויסעס דאַטאַשעעט
- EPCQ-L סיריאַל קאַנפיגיעריישאַן דעוויסעס דאַטאַשעעט
- EPCQ-A סיריאַל קאַנפיגיעריישאַן מיטל דאַטאַשעעט
- AN 720: סימולאַטינג די ASMI בלאָק אין דיין פּלאַן
רעגיסטרירן מאַפּע
טיש 4. רעגיסטרירן מאַפּע
- יעדער אַדרעס פאָטאָ אין די פאלגענדע טיש רעפּראַזענץ 1 וואָרט פון זכּרון אַדרעס פּלאַץ.
- אַלע רעדזשיסטערס האָבן אַ פעליקייַט ווערט פון 0x0.
| אָפסעט | רעגיסטרירן נאָמען | ר/וו | פעלד נאָמען | ביסל | ברייט | באַשרייַבונג |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | שרייב 1 צו דורכפירן שרייבן געבן. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | שרייב 1 צו דורכפירן שרייבן דיסייבאַל. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | כּולל די אינפֿאָרמאַציע צו שרייַבן צו די סטאַטוס רעגיסטרירן. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | כּולל די אינפֿאָרמאַציע פֿון לייענען סטאַטוס רעגיסטרירן אָפּעראַציע. |
| 4 | SECTOR_ERASE | W | סעקטאָר ווערט | 23:0
אָדער 31:0 |
24 אָדער
32 |
אַנטהאַלטן די סעקטאָר אַדרעס צו זיין ירייסט דיפּענדינג אויף מיטל געדיכטקייַט. (5) |
| 5 | SUBSECTOR_ERASE | W | סובסעקטאָר ווערט | 23:0
אָדער 31:0 |
24 אָדער
32 |
כּולל די סובסעקטאָר אַדרעס צו זיין ירייסט דיפּענדינג אויף מיטל געדיכטקייַט. (6) |
| 6 - 7 | רעזערווירט | |||||
| 8 | קאָנטראָל | וו/ר | שפּאָן אויסקלייַבן | 7:4 | 4 | סאַלעקץ בליץ מיטל. די פעליקייַט ווערט איז 0, וואָס טאַרגאַץ ערשטער בליץ מיטל. צו אויסקלייַבן די רגע מיטל, שטעלן די ווערט צו 1, צו אויסקלייַבן די דריט מיטל, שטעלן די ווערט צו 2. |
| רעזערווירט | ||||||
| וו/ר | דיסייבאַל | 0 | 1 | שטעלן דעם צו 1 צו דיסייבאַל די SPI סיגנאַלז פון די IP דורך שטעלן אַלע רעזולטאַט סיגנאַלז צו הויך-ז שטאַט. | ||
| פארבליבן... | ||||||
| אָפסעט | רעגיסטרירן נאָמען | ר/וו | פעלד נאָמען | ביסל | ברייט | באַשרייַבונג |
| דעם קענען זיין געוויינט צו טיילן ויטאָבוס מיט אנדערע דעוויסעס. | ||||||
| 9 - 12 | רעזערווירט | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | די ווערט פון NVCR | 15:0 | 16 | שרייבט ווערט צו ניט-וואַלאַטאַל קאַנפיגיעריישאַן רעגיסטרירן. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | די ווערט פון NVCR | 15:0 | 16 | לייענט ווערט פון ניט-וואַלאַטאַל קאַנפיגיעריישאַן רעגיסטרירן |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | לייענט פאָן סטאַטוס רעגיסטרירן |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | קלירז פאָן סטאַטוס רעגיסטרירן |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | שרייב 1 צו מעקן די גאנצע שפּאָן (פֿאַר איין-שטאַרבן מיטל).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | שרייב 1 צו מעקן גאַנץ שטאַרבן (פֿאַר אָנלייגן-שטאַרבן מיטל).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | שרייב 1 צו אַרייַן 4 ביטעס אַדרעס מאָדע |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | שרייב 1 צו אַרויסגאַנג 4 ביטעס אַדרעס מאָדע |
| 21 | SECTOR_PROTECT | W | סעקטאָר באַשיצן ווערט | 7:0 | 8 | ווערט צו שרייַבן צו סטאַטוס רעגיסטרירן צו באַשיצן אַ סעקטאָר. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | זכּרון קאַפּאַציטעט ווערט | 7:0 | 8 | כּולל די אינפֿאָרמאַציע פון זכּרון קאַפּאַציטעט ID. |
| 23 -
32 |
רעזערווירט | |||||
איר נאָר דאַרפֿן צו ספּעציפיצירן קיין אַדרעס אין דעם סעקטאָר און די IP וועט מעקן דעם באַזונדער סעקטאָר.
איר נאָר דאַרפֿן צו ספּעציפיצירן קיין אַדרעס אין די סאַבסעקטאָר און די IP וועט מעקן דעם באַזונדער סאַבסעקטאָר.
פֿאַרבונדענע אינפֿאָרמאַציע
- קוואַד-סיריאַל קאַנפיגיעריישאַן (EPCQ) דעוויסעס דאַטאַשעעט
- EPCQ-L סיריאַל קאַנפיגיעריישאַן דעוויסעס דאַטאַשעעט
- EPCQ-A סיריאַל קאַנפיגיעריישאַן מיטל דאַטאַשעעט
- אַוואַלאָן צובינד ספּעסאַפאַקיישאַנז
אָפּעראַטיאָנס
די ASMI Parallel II Intel FPGA IP ינטערפייסיז זענען די Avalon זכּרון-מאַפּט צובינד געהאָרכיק. פֿאַר מער דעטאַילס, אָפּשיקן צו די Avalon ספּעסאַפאַקיישאַנז.
- איר נאָר דאַרפֿן צו ספּעציפיצירן קיין אַדרעס אין די שטאַרבן און די IP וועט מעקן דעם באַזונדער שטאַרבן.
- פֿאַר EPCQ און EPCQ-L דעוויסעס, די בלאָק באַשיצן ביסל זענען ביסל [2:4] און [6] און די שפּיץ / דנאָ (טב) ביסל איז ביסל 5 פון די סטאַטוס רעגיסטרירן. פֿאַר EPCQ-A דעוויסעס. די בלאָק באַשיצן ביסל זענען ביסל [2:4] און די טב ביסל איז ביסל 5 פון די סטאַטוס רעגיסטרירן.
פֿאַרבונדענע אינפֿאָרמאַציע
- אַוואַלאָן צובינד ספּעסאַפאַקיישאַנז
קאָנטראָל סטאַטוס רעגיסטרירן אָפּעראַטיאָנס
איר קענען לייענען אָדער שרייַבן צו אַ ספּעציפיש אַדרעס פאָטאָ מיט די קאָנטראָל סטאַטוס רעגיסטרירן (CSR).
צו ויספירן די לייענען אָדער שרייַבן אָפּעראַציע פֿאַר די קאָנטראָל סטאַטוס רעגיסטרירן, נאָכגיין די סטעפּס:
- באַשטעטיקן דעם avl_csr_write אָדער avl_csr_read סיגנאַל בשעת די
avl_csr_waitrequest סיגנאַל איז נידעריק (אויב די וואַיטרעקוועסט סיגנאַל איז הויך, די avl_csr_write אָדער avl_csr_read סיגנאַל מוזן זיין געהאלטן הויך ביז די וואַיטרעקוועסט סיגנאַל איז נידעריק). - אין דער זעלביקער צייט, שטעלן די אַדרעס ווערט אויף די avl_csr_address ויטאָבוס. אויב עס איז אַ שרייַבן אָפּעראַציע, שטעלן די ווערט דאַטן אויף די avl_csr_writedata ויטאָבוס צוזאַמען מיט די אַדרעס.
- אויב עס איז אַ לייענען טראַנסאַקטיאָן, וואַרטן ביז די avl_csr_readdatavalid סיגנאַל איז אַססיסטעד הויך צו צוריקקריגן די לייענען דאַטן.
- פֿאַר אַפּעריישאַנז וואָס דאַרפן שרייבן ווערט צו בליץ, איר מוזן ערשטער דורכפירן די שרייבן געבן אָפּעראַציע.
- איר מוזן לייענען די פאָן סטאַטוס רעגיסטרירן יעדער מאָל איר אַרויסגעבן אַ שרייַבן אָדער מעקן באַפֿעל.
- אויב קייפל בליץ דעוויסעס זענען געניצט, איר מוזן שרייַבן צו די שפּאָן אויסקלייַבן רעגיסטרירן צו אויסקלייַבן די ריכטיק שפּאָן סעלעקט איידער איר דורכפירן קיין אָפּעראַציע צו די ספּעציפיש בליץ מיטל.
פיגורע 2. לייענען זכּרון קאַפּאַסיטי רעגיסטרירן וואַוועפאָרם עקסample
פיגורע 3. שרייב געבן רעגיסטרירן וואַוועפאָרם עקסample
זכּרון אָפּעראַטיאָנס
די ASMI Parallel II Intel FPGA IP זכּרון צובינד שטיצט בערסטינג און דירעקט בליץ זכּרון אַקסעס. בעשאַס די דירעקט בליץ זכּרון אַקסעס, די IP פּערפאָרמז די פאלגענדע סטעפּס צו לאָזן איר דורכפירן קיין דירעקט לייענען אָדער שרייַבן אָפּעראַציע:
- שרייב געבן פֿאַר די שרייַבן אָפּעראַציע
- קוק די פאָן סטאַטוס רעגיסטרירן צו מאַכן זיכער אַז די אָפּעראַציע איז געענדיקט אין די בליץ
- מעלדונג די וואַיטרעקוועסט סיגנאַל ווען די אָפּעראַציע איז געענדיקט
זכּרון אַפּעריישאַנז זענען ענלעך צו די Avalon זכּרון-מאַפּט צובינד אַפּעריישאַנז. איר מוזן שטעלן די ריכטיק ווערט אין די אַדרעס ויטאָבוס, שרייַבן דאַטן אויב עס איז אַ שרייַבן טראַנסאַקטיאָן, פאָר די פּלאַצן ציילן ווערט צו 1 פֿאַר איין טראַנסאַקטיאָן אָדער דיין געוואלט פּלאַצן ציילן ווערט, און צינגל די שרייַבן אָדער לייענען סיגנאַל.
פיגורע 4. 8-וואָרט שרייב בורסט וואַוועפאָרם עקסample
פיגורע 5. 8-וואָרט לייענען בורסט וואַוועפאָרם עקסample
פיגורע 6. 1-בייט שרייב בייטעענאַבלע = 4'b0001 וואַוועפאָרם עקסample
ASMI Parallel II Intel FPGA IP נוצן קאַסע עקסamples
די נוצן פאַל עקסampנוצן די ASMI Parallel II IP און JTAG-צו-Avalon Master צו דורכפירן בליץ אַקסעס אַפּעריישאַנז, אַזאַ ווי לייענען סיליציום שייַן, לייענען זכּרון, שרייַבן זכּרון, סעקטאָר מעקן, סעקטאָר באַשיצן, קלאָר פאָן סטאַטוס רעגיסטרירן און שרייַבן nvcr.
צו לויפן די עקסampליי, איר מוזן קאַנפיגיער די FPGA. גיי די סטעפּס:
- קאַנפיגיער די FPGA באזירט אויף פּלאַטפאָרמע דיזיינער סיסטעם ווי געוויזן אין די פאלגענדע פיגור.
פיגורע 7. פּלאַטפאָרמע דיזיינער סיסטעם ווייזונג די ASMI Parallel II IP און JTAGצו אַוואַלאָן האר
- היט די פאלגענדע TCL שריפט אין דער זעלביקער וועגווייַזער ווי דיין פּרויעקט. נאָמען די שריפט ווי epcq128_access.tcl פֿאַר עקסample.
- קאַטער סיסטעם קאַנסאָול. אין די קאַנסאָול, מקור די שריפט דורך ניצן "מקור epcq128_access.tcl".
Exampצו 1: לייענען די סיליקאָן שייַן פון די קאַנפיגיעריישאַן דעוויסעס
Exampצו 2: לייענען און שרייַבן איין וואָרט פון דאַטן אין אַדרעס H'40000000
Exampלע 3: מעקן סעקטאָר 64
Exampלע 4: דורכפירן סעקטאָר פּראָטעקט אין סעקטאָרס (0 צו 127)
Exampצו 5: לייענען און ויסמעקן פלאַג סטאַטוס רעגיסטרירן
Exampצו 6: לייענען און שרייב נווקר
ASMI Parallel II Intel FPGA IP User Guide Archives
IP ווערסיעס זענען די זעלבע ווי די Intel Quartus Prime Design Suite ווייכווארג ווערסיעס אַרויף צו וו19.1. פֿון Intel Quartus Prime Design Suite ווייכווארג ווערסיע 19.2 אָדער שפּעטער, IP קאָרעס האָבן אַ נייַע IP ווערסיע סכעמע.
אויב אַן IP האַרץ ווערסיע איז נישט ליסטעד, דער באַניצער פירער פֿאַר די פריערדיקע IP האַרץ ווערסיע אַפּלייז.
| Intel Quartus Prime ווערסיע | IP קאָר ווערסיע | באַניצער גייד |
| 17.0 | 17.0 | אַלטעראַ אַסמי פּאַראַלעל וו יפּ קאָר באַניצער גייד |
דאָקומענט רעוויזיע געשיכטע פֿאַר די ASMI Parallel II Intel FPGA IP באַניצער גייד
| דאָקומענט ווערסיע | Intel Quartus Prime ווערסיע | IP ווערסיע | ענדערונגען |
| 2020.07.29 | 18.0 | 18.0 | • דערהייַנטיקט די דאָקומענט טיטל צו ASMI Parallel II Intel FPGA IP באַניצער גייד.
• דערהייַנטיקט טיש 2: פּאַראַמעטער סעטטינגס אין אָפּטיילונג פּאַראַמעטערס. |
| 2018.09.24 | 18.0 | 18.0 | • צוגעגעבן אינפֿאָרמאַציע אויף די אַפּלאַקיישאַנז און שטיצן פֿאַר די ASMI Parallel II Intel FPGA IP האַרץ.
• צוגעגעבן אַ טאָן צו אָפּשיקן צו די גענעריק סיריאַל פלאַש צובינד ינטעל פפּגאַ יפּ קאָר באַניצער גייד. • צוגעגעבן די ASMI Parallel II Intel FPGA IP Core Use Case Examples אָפּטיילונג. |
| 2018.05.07 | 18.0 | 18.0 | • ריניימד אַלטעראַ אַסמי פּאַראַלעל וו יפּ האַרץ צו אַסמי פּאַראַלעל וו ינטעל פפּגאַ יפּ האַרץ פּער ינטעל ריבראַנדינג.
• אַדדעד שטיצן פֿאַר EPCQ-A דעוויסעס. • צוגעגעבן אַ טאָן צו די קלק סיגנאַל אין די פּאָרץ באַשרייַבונג טיש. • דערהייַנטיקט די באַשרייַבונג פֿאַר די qspi_scein סיגנאַל אין די פּאָרץ באַשרייַבונג טיש. • צוגעגעבן אַ טאָן צו די SECTOR_PROTECT רעגיסטרירן אין די רעגיסטרירן מאַפּע טיש. • דערהייַנטיקט די ביסל און ברייט פֿאַר SECTOR_ERASE און SUBSECTOR_ERASE רעדזשיסטערז אין די רעגיסטרירן מאַפּע טיש. • דערהייַנטיקט די ביסל און ברייט פֿאַר SECTOR_PROTECT רעגיסטרירן אין די רעגיסטרירן מאַפּע טיש. |
| פארבליבן... | |||
| דאָקומענט ווערסיע | Intel Quartus Prime ווערסיע | IP ווערסיע | ענדערונגען |
| • דערהייַנטיקט די באַשרייַבונג פֿאַר די CHIP SELECT אָפּציע פון די קאָנטראָל רעגיסטרירן אין די רעגיסטרירן מאַפּע טיש.
• דערהייַנטיקט די פאָאָטנאָטעס פֿאַר די SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE און DIE_ERASE רעדזשיסטערז אין די רעגיסטרירן מאַפּע טיש. • דערהייַנטיקט די באַשרייַבונג פֿאַר די vl_mem_addr סיגנאַל אין די פּאָרץ באַשרייַבונג טיש. • מינערווערטיק רעדאקציע רעדאקציע. |
| טאָג | ווערסיע | ענדערונגען |
| מאי 2017 | 2017.05.08 | ערשט מעלדונג. |
Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די ינטעל לאָגאָ און אנדערע ינטעל מאַרקס זענען טריידמאַרקס פון ינטעל קאָרפּאָראַטיאָן אָדער זייַן סאַבסידיעריז. ינטעל וואָראַנטיז פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי, אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס.
* אנדערע נעמען און בראַנדז קען זיין קליימד ווי די פאַרמאָג פון אנדערע.
דאָקומענטן / רעסאָורסעס
 |
ינטעל אַסמי פּאַראַלעל וו ינטעל פפּגאַ יפּ [pdfבאַניצער גייד ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
