ASMI Parallel II Intel FPGA IP

ASMI Parallel II Intel® FPGA IP suteikia prieigą prie Intel FPGA konfigūracijos įrenginių, kurie yra keturių serijų konfigūracija (EPCQ), mažos apimtiestage keturių serijų konfigūracija (EPCQ-L) ir EPCQ-A serijinė konfigūracija. Galite naudoti šį IP duomenims nuskaityti ir įrašyti į išorinius „flash“ įrenginius tokioms programoms kaip nuotolinis sistemos naujinimas ir SEU jautrumo žemėlapio antraštė. File (.smh) saugykla.
Išskyrus funkcijas, kurias palaiko ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP papildomai palaiko:

• Tiesioginė „flash“ prieiga (rašymas / skaitymas) per „Avalon®“ atminties sąsają.
• Kitų operacijų valdymo registras per valdymo būsenos registro (CSR) sąsają „Avalon“ atmintimi susietoje sąsajoje.
• Išverskite bendrąsias komandas iš „Avalon“ atminties susietos sąsajos į įrenginio komandų kodus.

ASMI Parallel II Intel FPGA IP galima naudoti visoms Intel FPGA įrenginių šeimoms, įskaitant Intel MAX® 10 įrenginius, kurie naudoja GPIO režimą.
ASMI Parallel II Intel FPGA IP palaiko tik EPCQ, EPCQ-L ir EPCQ-A įrenginius. Jei naudojate trečiųjų šalių „flash“ įrenginius, turite naudoti bendrąją nuosekliąją „Flash“ sąsają „Intel FPGA IP“.
ASMI Parallel II Intel FPGA IP palaiko 17.0 ir naujesnės versijos Intel Quartus® Prime programinė įranga.
Susijusi informacija

• Įvadas į Intel FPGA IP branduolius
  • Pateikiama bendra informacija apie visus Intel FPGA IP branduolius, įskaitant parametrų nustatymą, generavimą, atnaujinimą ir IP branduolių modeliavimą.
• Nuo versijos nepriklausomų IP ir Qsys modeliavimo scenarijų kūrimas
  • Kurkite modeliavimo scenarijus, kuriems nereikia rankiniu būdu atnaujinti programinės įrangos ar IP versijos atnaujinimų.
• Projektų valdymo geriausia praktika
  • Efektyvaus projekto ir IP valdymo ir perkeliamumo gairės files.
• ASMI Parallel Intel FPGA IP Core vartotojo vadovas
• Bendroji nuoseklioji „Flash“ sąsaja „Intel FPGA IP“ vartotojo vadovas
  • Teikia trečiųjų šalių „flash“ įrenginių palaikymą.
• AN 720: ASMI bloko modeliavimas jūsų projekte

Išleidimo informacija

IP versijos yra tokios pačios kaip „Intel Quartus Prime Design Suite“ programinės įrangos versijos iki v19.1. Iš Intel Quartus Prime Design Suite programinės įrangos 19.2 ar naujesnės versijos IP branduoliai turi naują IP versijų kūrimo schemą.
IP versijos (XYZ) numeris gali keistis nuo vienos Intel Quartus Prime programinės įrangos versijos į kitą. Pakeitimas:

• X reiškia esminį TL pataisymą. Jei atnaujinate „Intel Quartus Prime“ programinę įrangą, turite atkurti IP.
• Y reiškia, kad IP yra naujų funkcijų. Iš naujo sugeneruokite savo IP, kad įtrauktumėte šias naujas funkcijas.
• Z rodo, kad IP yra nedidelių pakeitimų. Iš naujo sugeneruokite savo IP, kad įtrauktumėte šiuos pakeitimus.

1 lentelė. ASMI Parallel II Intel FPGA IP išleidimo informacija

Prekė	Aprašymas
IP versija	18.0
„Intel Quartus Prime Pro Edition“ versija	18.0
Išleidimo data	2018.05.07

Uostai

1 pav. Prievadų bloko schema

2 lentelė. Prievadų aprašymas

Signalas	Plotis	Kryptis	Aprašymas
„Avalon“ su atmintimi susietas vergo sąsaja, skirta CSR (avl_csr)
avl_csr_addr	6	Įvestis	Avalon atminties susietos sąsajos adresų magistralė. Adresų magistralė yra adresuojama žodžiu.
avl_csr_read	1	Įvestis	„Avalon“ atminties susietos sąsajos skaitymo valdymas CSR.
avl_csr_rddata	32	Išvestis	„Avalon“ atminties sąsaja nuskaito duomenų magistralę iš CSR.
avl_csr_write	1	Įvestis	Avalon atminties susietos sąsajos rašymo valdymas į CSR.
avl_csr_writedata	32	Įvestis	„Avalon“ atminties susiejimo sąsaja įrašo duomenų magistralę į CSR.
avl_csr_waitrequest	1	Išvestis	„Avalon“ su atmintimi susietos sąsajos lauktuvių užklausų valdymas iš CSR.
avl_csr_rddata_valid	1	Išvestis	„Avalon“ atminties susietos sąsajos nuskaitymo duomenys galioja, nurodantys, kad CSR skaitymo duomenys yra prieinami.
„Avalon“ su atmintimi susietas vergas sąsaja, skirta prieigai prie atminties (avl_ mem)
avl_mem_write	1	Įvestis	Avalon atminties susietos sąsajos įrašymo į atmintį valdymas
avl_mem_burstcount	7	Įvestis	„Avalon“ su atmintimi susietos sąsajos atminties serijų skaičius. Vertės diapazonas nuo 1 iki 64 (maksimalus puslapio dydis).
avl_mem_waitrequest	1	Išvestis	Avalon atminties susietos sąsajos laukimo užklausos valdymas iš atminties.
avl_mem_read	1	Įvestis	Avalon atminties susietos sąsajos nuskaitymo į atmintį valdymas
avl_mem_addr	N	Įvestis	Avalon atminties susietos sąsajos adresų magistralė. Adresų magistralė yra adresuojama žodžiu. Adreso plotis priklauso nuo naudojamos „flash“ atminties tankio.
avl_mem_writedata	32	Įvestis	„Avalon“ atminties susiejimo sąsaja įrašo duomenų magistralę į atmintį
avl_mem_readddata	32	Išvestis	„Avalon“ atminties sąsaja nuskaito duomenų magistralę iš atminties.
avl_mem_rddata_valid	1	Išvestis	„Avalon“ su atmintimi susietos sąsajos skaitymo duomenys galioja, nurodantys, kad atminties nuskaitymo duomenys yra prieinami.
avl_mem_byteenble	4	Įvestis	„Avalon“ atminties susiejimo sąsaja įgalina duomenų įrašymo magistralę į atmintį. Perjungimo režimu „byteenable“ magistralė bus logiškai aukšta, 4'b1111.
Laikrodis ir nustatymas iš naujo
clk	1	Įvestis	Įveskite laikrodį, kad nustatytumėte IP. (1)
atstatyti_n	1	Įvestis	Asinchroninis nustatymas iš naujo, norint iš naujo nustatyti IP.(2)
Vamzdžio sąsaja(3)
fqspi_dataout	4	Dvikryptis	Įvesties arba išvesties prievadas duomenims iš „flash“ įrenginio tiekti.
tęsėsi…

Signalas	Plotis	Kryptis	Aprašymas
qspi_dclk	1	Išvestis	Suteikia laikrodžio signalą blykstės įrenginiui.
qspi_scein	1	Išvestis	Teikia ncs signalą blykstės įrenginiui. Palaiko Stratix® V, Arria® V, Cyclone® V ir senesnius įrenginius.
	3	Išvestis	Teikia ncs signalą blykstės įrenginiui. Palaiko Intel Arria 10 ir Intel Cyclone 10 GX įrenginius.

• Galite nustatyti, kad laikrodžio dažnis būtų mažesnis arba lygus 50 MHz.
• Palaikykite signalą bent vieną laikrodžio ciklą, kad iš naujo nustatytumėte IP.
• Pasiekiama, kai įjungiate parametrą Išjungti skirtą aktyviosios serijos sąsają.

Susijusi informacija

• Keturių serijų konfigūracijos (EPCQ) įrenginių duomenų lapas
• EPCQ-L serijinės konfigūracijos įrenginių duomenų lapas
• EPCQ-A serijos konfigūracijos įrenginio duomenų lapas

Parametrai

3 lentelė. Parametrų nustatymai

Parametras	Teisinės vertybės	Aprašymai
Konfigūravimo įrenginio tipas	EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A	Nurodo norimo naudoti EPCQ, EPCQ-L arba EPCQ-A įrenginio tipą.
Pasirinkite I/O režimą	NORMALUS STANDARTAS DUAL QUAD	Parenkamas išplėstinis duomenų plotis, kai įjungiate greito skaitymo operaciją.
Išjungti skirtąją aktyviąją serijinę sąsają	—	Nukreipia ASMIBLOCK signalus į aukščiausią jūsų dizaino lygį.
Įgalinti SPI kontaktų sąsają	—	Paverčia ASMIBLOCK signalus į SPI kaiščio sąsają.
Įgalinti blykstės modeliavimo modelį	—	Modeliavimui naudojamas numatytasis EPCQ 1024 modeliavimo modelis. Jei naudojate trečiosios šalies „flash“ įrenginį, žr AN 720: ASMI bloko modeliavimas jūsų projekte sukurti apvalkalą, skirtą sujungti blykstės modelį su ASMI bloku.
Naudojamo lusto pasirinkimo skaičius	1 2(4) 3(4)	Parenkamas lustų, prijungtų prie blykstės, skaičius.

• Palaikoma tik Intel Arria 10 įrenginiuose, Intel Cyclone 10 GX įrenginiuose ir kituose įrenginiuose, kuriuose įgalinta SPI kontaktų sąsaja.

Susijusi informacija

• Keturių serijų konfigūracijos (EPCQ) įrenginių duomenų lapas
• EPCQ-L serijinės konfigūracijos įrenginių duomenų lapas
• EPCQ-A serijos konfigūracijos įrenginio duomenų lapas
• AN 720: ASMI bloko modeliavimas jūsų projekte

Registruotis Žemėlapis

4 lentelė. Registracijos žemėlapis

• Kiekvienas adreso poslinkis šioje lentelėje reiškia 1 atminties adreso erdvės žodį.
• Visų registrų numatytoji reikšmė yra 0x0.

Užskaita	Registruotis Vardas	R/W	Lauko pavadinimas	Bit	Plotis	Aprašymas
0	WR_ENABLE	W	WR_ENABLE	0	1	Rašykite 1, kad įjungtumėte rašymo įgalinimą.
1	WR_DISABLE	W	WR_DISABLE	0	1	Rašykite 1, kad išjungtumėte rašymą.
2	WR_STATUSAS	W	WR_STATUSAS	7:0	8	Yra informacija, kurią reikia įrašyti į būsenos registrą.
3	RD_STATUSAS	R	RD_STATUSAS	7:0	8	Yra informacija iš skaitymo būsenos registro operacijos.
4	SECTOR_ERASE	W	Sektoriaus vertė	23:0 arba 31:0	24 arba 32	Įtraukite sektoriaus adresą, kurį reikia ištrinti, atsižvelgiant į įrenginio tankį.(5)
5	SUBSECTOR_ERASE	W	Subsektoriaus vertė	23:0 arba 31:0	24 arba 32	Jame yra subsektoriaus adresas, kurį reikia ištrinti, atsižvelgiant į įrenginio tankį.(6)
6-7	Rezervuota
8	KONTROLĖ	W/R	CHIP SELECT	7:4	4	Pasirenkamas blykstės įrenginys. Numatytoji reikšmė yra 0, kuri taikoma pirmam „flash“ įrenginiui. Norėdami pasirinkti antrą įrenginį, nustatykite reikšmę į 1, norėdami pasirinkti trečią įrenginį, nustatykite reikšmę į 2.
		Rezervuota
		W/R	IŠJUNGTI	0	1	Nustatykite 1, kad išjungtumėte IP SPI signalus, perkeldami visą išvesties signalą į aukšto Z būseną.
tęsėsi…

Užskaita	Registruotis Vardas	R/W	Lauko pavadinimas	Bit	Plotis	Aprašymas
						Tai gali būti naudojama norint bendrinti magistralę su kitais įrenginiais.
9-12	Rezervuota
13	WR_NON_VOLATILE_CONF_REG	W	NVCR vertė	15:0	16	Įrašo reikšmę į nepastovią konfigūracijos registrą.
14	RD_NON_VOLATILE_CONF_REG	R	NVCR vertė	15:0	16	Nuskaito vertę iš nepastovios konfigūracijos registro
15	RD_ FLAG_ STATUS_REG	R	RD_ FLAG_ STATUS_REG	8	8	Nuskaito vėliavos būsenos registrą
16	CLR_FLAG_ STATUS REG	W	CLR_FLAG_ STATUS REG	8	8	Išvalo vėliavos būsenos registrą
17	BULK_TRINTI	W	BULK_TRINTI	0	1	Parašykite 1, kad ištrintumėte visą lustą (vieno matricos įrenginiui).(7)
18	DIE_TRINTI	W	DIE_TRINTI	0	1	Parašykite 1, kad ištrintumėte visą kauliuką (dėl stack-stal įrenginio).(7)
19	4BYTES_ADDR_EN	W	4BYTES_ADDR_EN	0	1	Parašykite 1, kad įjungtumėte 4 baitų adreso režimą
20	4 BYTES_ADDR_EX	W	4 BYTES_ADDR_EX	0	1	Parašykite 1, kad išeitumėte iš 4 baitų adreso režimo
21	SECTOR_PROTECT	W	Sektoriaus apsaugos vertė	7:0	8	Reikšmė, kurią reikia įrašyti į būsenos registrą, siekiant apsaugoti sektorių. (8)
22	RD_MEMORY_CAPACITY_ID	R	Atminties talpos vertė	7:0	8	Yra atminties talpos ID informacija.
23 – 32	Rezervuota

Jums tereikia nurodyti bet kokį adresą sektoriuje ir IP ištrins tą konkretų sektorių.
Jums tereikia nurodyti bet kokį adresą subsektoriuje ir IP ištrins tą konkretų subsektorių.

Susijusi informacija

• Keturių serijų konfigūracijos (EPCQ) įrenginių duomenų lapas
• EPCQ-L serijinės konfigūracijos įrenginių duomenų lapas
• EPCQ-A serijos konfigūracijos įrenginio duomenų lapas
• Avalon sąsajos specifikacijos

Operacijos

ASMI Parallel II Intel FPGA IP sąsajos yra suderinamos su Avalon atminties sąsaja. Daugiau informacijos rasite „Avalon“ specifikacijose.

• Jums tereikia nurodyti bet kurį kauliuko adresą ir IP ištrins tą konkretų kauliuką.
• EPCQ ir EPCQ-L įrenginių bloko apsaugos bitai yra [2:4] ir [6] bitai, o viršutinis / apatinis (TB) bitas yra 5 būsenos registro bitas. EPCQ-A įrenginiams. bloko apsaugos bitas yra [2:4] bitas, o TB bitas yra 5 būsenos registro bitas.

Susijusi informacija

• Avalon sąsajos specifikacijos

Kontrolės būsenos registro operacijos

Naudodami valdymo būsenos registrą (CSR) galite nuskaityti arba įrašyti konkretų adreso poslinkį.
Norėdami atlikti valdymo būsenos registro skaitymo arba rašymo operaciją, atlikite šiuos veiksmus:

1. Patvirtinkite avl_csr_write arba avl_csr_read signalą, o
   avl_csr_waitrequest signalas yra žemas (jei laukimo užklausos signalas yra aukštas, avl_csr_write arba avl_csr_read signalas turi būti aukštas, kol palaukimo užklausos signalas sumažės).
2. Tuo pačiu metu nustatykite adreso reikšmę magistralėje avl_csr_address. Jei tai yra rašymo operacija, nustatykite reikšmės duomenis avl_csr_writedata magistrale kartu su adresu.
3. Jei tai yra skaitymo operacija, palaukite, kol avl_csr_readdatavalid signalas bus patvirtintas aukštai, kad gautumėte nuskaitytus duomenis.

• Atliekant operacijas, kurioms reikalinga rašymo reikšmė, kad mirksi, pirmiausia turite atlikti rašymo įjungimo operaciją.
• Kiekvieną kartą išduodami rašymo arba trynimo komandą turite perskaityti vėliavėlės būsenos registrą.
• Jei naudojami keli „flash“ įrenginiai, prieš atlikdami bet kokią operaciją su konkrečiu „flash“ įrenginiu, turite įrašyti į lusto pasirinkimo registrą, kad pasirinktumėte tinkamą lusto pasirinkimą.

2 pav. Skaityti atminties talpos registro bangos formą Pvzample

3 pav. Rašymo įgalinimo registro bangos forma Pvzample

Atminties operacijos

ASMI Parallel II Intel FPGA IP atminties sąsaja palaiko tiesioginę prieigą prie „flash“ atminties. Tiesioginės prieigos prie „flash“ atminties metu IP atlieka šiuos veiksmus, kad galėtumėte atlikti bet kokią tiesioginio skaitymo arba rašymo operaciją:

• Rašymo įgalinimas rašymo operacijai
• Patikrinkite vėliavėlės būsenos registrą, kad įsitikintumėte, jog operacija buvo baigta naudojant blykstę
• Kai operacija bus baigta, atleiskite laukimo užklausos signalą

Atminties operacijos yra panašios į Avalon atminties susietos sąsajos operacijas. Turite nustatyti teisingą reikšmę adresų magistralėje, įrašyti duomenis, jei tai yra įrašymo operacija, nustatyti serijos skaičių iki 1, kai atliekate vieną operaciją, arba norimą serijų skaičiaus reikšmę ir suaktyvinti rašymo arba skaitymo signalą.

4 pav. 8 žodžių rašymo bangos formos, pvzample

5 pav. 8 žodžių skaitymo pliūpsnio bangos forma Pvzample

6 pav. 1 baito rašymo baitas = 4'b0001 bangos forma Example

ASMI Parallel II Intel FPGA IP naudojimo atvejis, pvzamples

Naudojimo atvejis pvzamples naudoti ASMI Parallel II IP ir JTAG-to-Avalon Master, kad galėtumėte atlikti „flash“ prieigos operacijas, tokias kaip silicio ID skaitymas, atminties skaitymas, įrašymo atmintis, sektoriaus ištrynimas, sektoriaus apsauga, vėliavos būsenos registro išvalymas ir nvcr rašymas.
Norėdami paleisti buvamples, turite sukonfigūruoti FPGA. Atlikite šiuos veiksmus:

1. Sukonfigūruokite FPGA pagal platformos dizainerio sistemą, kaip parodyta toliau pateiktame paveikslėlyje.
   7 pav. Platformos projektavimo sistema, rodanti ASMI Parallel II IP ir JTAG-Avalono meistrui
2. Išsaugokite šį TCL scenarijų tame pačiame kataloge kaip ir jūsų projektas. Pavadinkite scenarijų kaip epcq128_access.tcl, pvzample.
3. Paleiskite sistemos konsolę. Konsolėje įveskite scenarijų naudodami „source epcq128_access.tcl“.

Examp1 dalis: perskaitykite konfigūravimo įrenginių silicio ID

Examp2 dalis: perskaitykite ir parašykite vieną duomenų žodį adresu H'40000000

Examp3 dalis: Ištrinkite 64 sektorių

Examp4 dalis: vykdykite sektoriaus apsaugą sektoriuose (nuo 0 iki 127)

Examp5 skyrius: skaitykite ir išvalykite vėliavėlės būsenos registrą

Examp6 skyrius: skaitykite ir rašykite nvcr

ASMI Parallel II Intel FPGA IP vartotojo vadovo archyvai

IP versijos yra tokios pačios kaip „Intel Quartus Prime Design Suite“ programinės įrangos versijos iki v19.1. Iš Intel Quartus Prime Design Suite programinės įrangos 19.2 ar naujesnės versijos IP branduoliai turi naują IP versijų kūrimo schemą.
Jei IP pagrindinės versijos sąraše nėra, taikomas ankstesnės IP pagrindinės versijos vartotojo vadovas.

Intel Quartus Prime versija	IP pagrindinė versija	Vartotojo vadovas
17.0	17.0	Altera ASMI Parallel II IP Core vartotojo vadovas

ASMI Parallel II Intel FPGA IP vartotojo vadovo dokumento peržiūrų istorija

Dokumento versija	Intel Quartus Prime versija	IP versija	Pakeitimai
2020.07.29	18.0	18.0	• Atnaujintas dokumento pavadinimas į ASMI Parallel II Intel FPGA IP vartotojo vadovas. • Atnaujinta 2 lentelė: Parametrų nustatymai skyriuje Parametrai.
2018.09.24	18.0	18.0	• Pridėta informacija apie ASMI Parallel II Intel FPGA IP branduolio programas ir palaikymą. • Pridėta pastaba, kad būtų nurodyta Bendroji nuoseklioji „Flash“ sąsaja „Intel FPGA IP Core“ vartotojo vadovas. • Pridėta ASMI Parallel II Intel FPGA IP pagrindinio naudojimo atvejis, pvzamples skyrių.
2018.05.07	18.0	18.0	• „Altera ASMI Parallel II“ IP branduolys pervadintas į ASMI Parallel II Intel FPGA IP branduolį, keičiant „Intel“ prekės ženklą. • Pridėtas EPCQ-A įrenginių palaikymas. • Pridėta pastaba prie clk signalo Uostų aprašymas stalo. • Atnaujintas qspi_scein signalo aprašas Uostų aprašymas stalo. • Pridėta pastaba į SECTOR_PROTECT registrą Registruotis Žemėlapis stalo. • Atnaujintas SECTOR_ERASE ir SUBSECTOR_ERASE registrų bitas ir plotis Registruotis Žemėlapis stalo. • Atnaujintas SECTOR_PROTECT bitas ir plotis užsiregistruoti Registruotis Žemėlapis stalo.
tęsėsi…

Dokumento versija	Intel Quartus Prime versija	IP versija	Pakeitimai
			• Atnaujintas KONTROLĖS registro parinkties CHIP SELECT aprašymas Registruotis Žemėlapis stalo. • Atnaujintos SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE ir DIE_ERASE registrų išnašos Registruotis Žemėlapis stalo. • Atnaujintas vl_mem_addr aprašas signalas Uostų aprašymas stalo. • Smulkūs redakciniai pakeitimai.

 

Data	Versija	Pakeitimai
2017 m. gegužės mėn	2017.05.08	Pradinis išleidimas.

Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas.
*Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.

Dokumentai / Ištekliai

Intel ASMI Parallel II Intel FPGA IP [pdfVartotojo vadovas ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

Nuorodos

• Vartotojo vadovas