ASMI Paralèl II Intel FPGA IP
ASMI Paralèl II Intel® FPGA IP bay aksè nan aparèy konfigirasyon Intel FPGA yo, ki se konfigirasyon kwadwilatè seri (EPCQ), ba-vol.tage konfigirasyon kwadwilatè-seri (EPCQ-L), ak konfigirasyon seri EPCQ-A. Ou ka sèvi ak IP sa a pou li epi ekri done sou aparèy flash ekstèn yo pou aplikasyon, tankou aktyalizasyon sistèm aleka ak Header Map Sensibilite SEU. File (.smh) depo.
Anplis de karakteristik ki sipòte pa ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP sipòte anplis:
- Aksè dirèk flash (ekri/li) atravè koòdone memwa-map Avalon® la.
- Enskri kontwòl pou lòt operasyon atravè koòdone rejis estati kontwòl (CSR) nan koòdone memwa-map Avalon.
- Tradui kòmandman jenerik ki soti nan koòdone memwa-map Avalon an nan kòd lòd aparèy.
ASMI Parallel II Intel FPGA IP disponib pou tout fanmi aparèy Intel FPGA ki gen ladan aparèy Intel MAX® 10 ki sèvi ak mòd GPIO.
ASMI Paralèl II Intel FPGA IP sèlman sipòte aparèy EPCQ, EPCQ-L, ak EPCQ-A. Si w ap itilize aparèy flash twazyèm pati, ou dwe itilize Jenerik Serial Flash Interface Intel FPGA IP la.
ASMI Parallel II Intel FPGA IP sipòte nan vèsyon lojisyèl Intel Quartus® Prime 17.0 ak pi lwen.
Enfòmasyon ki gen rapò
- Entwodiksyon Intel FPGA IP Cores
- Bay enfòmasyon jeneral sou tout nwayo IP Intel FPGA, ki gen ladan paramèt, génération, amelyore, ak similye nwayo IP.
- Kreye Vèsyon-Endepandan IP ak Qsys Simulation Scripts
- Kreye scripts simulation ki pa mande mizajou manyèl pou lojisyèl oswa IP vèsyon amelyorasyon.
- Pi bon Pratik Jesyon Pwojè
- Gid pou jesyon efikas ak portabilite pwojè ou ak IP files.
- ASMI Paralèl Intel FPGA IP Nwayo Itilizatè Gid
- Jenerik Serial Flash Entèfas Intel FPGA IP Gid Itilizatè
- Bay sipò pou aparèy flash twazyèm pati.
- AN 720: Simulation blòk ASMI nan konsepsyon ou
Divilge Enfòmasyon
Vèsyon IP yo se menm jan ak vèsyon lojisyèl Intel Quartus Prime Design Suite jiska v19.1. Soti nan vèsyon lojisyèl Intel Quartus Prime Design Suite 19.2 oswa pita, nwayo IP gen yon nouvo konplo vèsyon IP.
Nimewo IP vèsyon an (XYZ) ka chanje soti nan yon vèsyon lojisyèl Intel Quartus Prime nan yon lòt. Yon chanjman nan:
- X endike yon gwo revizyon nan IP la. Si ou mete ajou lojisyèl Intel Quartus Prime ou a, ou dwe rejenere IP la.
- Y endike IP a gen ladan nouvo karakteristik. Rejenere IP ou pou mete nouvo karakteristik sa yo.
- Z endike IP a gen ladann ti chanjman. Rejenere IP ou pou mete chanjman sa yo.
Tablo 1. ASMI Paralèl II Intel FPGA IP Release Enfòmasyon
| Atik | Deskripsyon |
| IP Version | 18.0 |
| Intel Quartus Prime Pro edisyon vèsyon | 18.0 |
| Dat lage | 2018.05.07 |
Pò
Figi 1. Dyagram blòk pò yo
Tablo 2. Deskripsyon pò yo
| Siyal | Lajè | Direksyon | Deskripsyon |
| Avalon Memory-Mapped Slave Interface pou CSR (avl_csr) | |||
| avl_csr_addr | 6 | Antre | Avalon memwa-map koòdone adrès bis. Otobis adrès la se nan mo adrès. |
| avl_csr_read | 1 | Antre | Avalon memwa-map koòdone li kontwòl nan CSR la. |
| avl_csr_rddata | 32 | Sòti | Avalon memwa-map koòdone li done otobis soti nan CSR la. |
| avl_csr_write | 1 | Antre | Avalon memwa-map koòdone ekri kontwòl nan CSR la. |
| avl_csr_writedata | 32 | Antre | Avalon memwa-map koòdone ekri done otobis nan CSR. |
| avl_csr_waitrequest | 1 | Sòti | Avalon memwa-map koòdone waitrequest kontwòl soti nan CSR la. |
| avl_csr_rddata_valid | 1 | Sòti | Done lekti koòdone memwa-map Avalon ki valab ki endike done lekti CSR yo disponib. |
| Avalon Memory-Mapped Slave Interface pou Aksè memwa (avl_ mem) | |||
| avl_mem_write | 1 | Antre | Avalon memwa-map koòdone ekri kontwòl nan memwa a |
| avl_mem_burstcount | 7 | Antre | Avalon memwa-map koòdone pete konte pou memwa a. Ranje valè a soti nan 1 a 64 (gwosè maksimòm paj). |
| avl_mem_waitrequest | 1 | Sòti | Avalon memwa-map koòdone waitrequest kontwòl soti nan memwa a. |
| avl_mem_read | 1 | Antre | Avalon memwa-map koòdone li kontwòl nan memwa a |
| avl_mem_addr | N | Antre | Avalon memwa-map koòdone adrès bis. Otobis adrès la se nan mo adrès.
Lajè adrès la depann de dansite memwa flash yo itilize. |
| avl_mem_writedata | 32 | Antre | Avalon memwa-map koòdone ekri done otobis nan memwa a |
| avl_mem_readddata | 32 | Sòti | Avalon memwa-map koòdone li done otobis soti nan memwa a. |
| avl_mem_rddata_valid | 1 | Sòti | Avalon memwa-map koòdone lekti done ki valab ki endike memwa li done ki disponib. |
| avl_mem_byteenble | 4 | Antre | Avalon memwa-map koòdone ekri done pèmèt otobis nan memwa. Pandan mòd pete, otobis byteenable pral lojik segondè, 4'b1111. |
| Revèy ak Reyajiste | |||
| clk | 1 | Antre | Antre revèy pou revèy IP la. (1) |
| reset_n | 1 | Antre | Reyajiste asynchrone pou reset IP la.(2) |
| Entèfas konduit(3) | |||
| fqspi_dataout | 4 | Bidirèksyonèl | Antre oswa pwodiksyon pò bay manje done ki soti nan aparèy la flash. |
| kontinye… | |||
| Siyal | Lajè | Direksyon | Deskripsyon |
| qspi_dclk | 1 | Sòti | Bay siyal revèy nan aparèy flash la. |
| qspi_scein | 1 | Sòti | Bay siyal ncs nan aparèy flash la.
Sipòte Stratix® V, Arria® V, Cyclone® V, ak aparèy ki pi gran yo. |
| 3 | Sòti | Bay siyal ncs nan aparèy flash la.
Sipòte Intel Arria 10 ak Intel Cyclone 10 GX aparèy. |
- Ou ka mete frekans revèy la pi ba oswa egal a 50 MHz.
- Kenbe siyal la pou omwen yon sik revèy pou reset IP la.
- Disponib lè ou pèmèt Enfim dedye paramèt koòdone seri aktif la.
Enfòmasyon ki gen rapò
- Fichye done aparèy kwadwilatè konfigirasyon seri (EPCQ).
- EPCQ-L Serial Konfigirasyon Aparèy Datasheet
- EPCQ-A Serial Konfigirasyon Aparèy Datasheet
Paramèt
Tablo 3. Paramèt Paramèt
| Paramèt | Valè legal yo | Deskripsyon |
| Kalite aparèy konfigirasyon | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128 | Espesifye kalite aparèy EPCQ, EPCQ-L, oswa EPCQ-A ou vle itilize. |
| Chwazi I/O mòd | NORMAL ESTANDA DOUBLE QUAD | Chwazi lajè done pwolonje lè ou pèmèt operasyon Fast Read la. |
| Enfim dedye koòdone seri aktif | — | Wout siyal ASMIBLOCK yo nan nivo siperyè konsepsyon ou a. |
| Pèmèt SPI broch koòdone | — | Tradwi siyal ASMIBLOCK yo nan koòdone PIN SPI la. |
| Pèmèt modèl simulation flash | — | Itilize modèl simulation EPCQ 1024 defo pou simulation. Si w ap itilize yon aparèy flash twazyèm pati, al gade nan AN 720: Simulation blòk ASMI nan konsepsyon ou pou kreye yon wrapper pou konekte modèl flash la ak blòk ASMI. |
| Kantite Chip Select itilize | 1
2(4) 3(4) |
Chwazi kantite chip chwazi ki konekte ak flash la. |
- Sèlman sipòte nan aparèy Intel Arria 10, Intel Cyclone 10 GX aparèy, ak lòt aparèy ak Enable SPI pins koòdone pèmèt.
Enfòmasyon ki gen rapò
- Fichye done aparèy kwadwilatè konfigirasyon seri (EPCQ).
- EPCQ-L Serial Konfigirasyon Aparèy Datasheet
- EPCQ-A Serial Konfigirasyon Aparèy Datasheet
- AN 720: Simulation blòk ASMI nan konsepsyon ou
Anrejistre Map
Tablo 4. Kat Enskri
- Chak adrès konpanse nan tablo sa a reprezante 1 mo espas adrès memwa.
- Tout rejis gen yon valè default 0x0.
| Desantre | Anrejistre Non | R/W | Non jaden | ti jan | Lajè | Deskripsyon |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Ekri 1 pou fè ekri pèmèt. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Ekri 1 pou fè ekri enfim. |
| 2 | WR_ETATI | W | WR_ETATI | 7:0 | 8 | Gen enfòmasyon pou ekri nan rejis estati a. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Gen enfòmasyon ki soti nan operasyon enskri estati lekti. |
| 4 | SECTOR_ERASE | W | Valè Sektè | 23:0
oswa 31:0 |
24 oswa
32 |
Gen adrès sektè a pou efase selon dansite aparèy la.(5) |
| 5 | SUBSECTOR_ERASE | W | Valè Sousektè | 23:0
oswa 31:0 |
24 oswa
32 |
Gen adrès sousektè a pou efase selon dansite aparèy la.(6) |
| 6 – 7 | Rezève | |||||
| 8 | KONTWÒL | W/R | CHIP CHWAZI | 7:4 | 4 | Chwazi aparèy flash. Valè default la se 0, ki vize premye aparèy flash. Pou chwazi dezyèm aparèy, mete valè a 1, pou chwazi twazyèm aparèy la, mete valè a 2. |
| Rezève | ||||||
| W/R | ENFIK | 0 | 1 | Mete sa a 1 pou enfim siyal SPI IP la lè w mete tout siyal pwodiksyon nan eta segondè-Z. | ||
| kontinye… | ||||||
| Desantre | Anrejistre Non | R/W | Non jaden | ti jan | Lajè | Deskripsyon |
| Sa a ka itilize yo pataje otobis ak lòt aparèy. | ||||||
| 9 – 12 | Rezève | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | Valè NVCR | 15:0 | 16 | Ekri valè nan rejis konfigirasyon ki pa temèt. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | Valè NVCR | 15:0 | 16 | Li valè nan rejis konfigirasyon ki pa temèt |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Li enskri estati drapo |
| 16 | CLR_FLAG_ ETAI REG | W | CLR_FLAG_ ETAI REG | 8 | 8 | Efase enskri estati drapo a |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Ekri 1 pou efase tout chip (pou aparèy sèl-mouri).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Ekri 1 pou efase tout mouri (pou aparèy pile-mouri).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Ekri 1 pou antre nan mòd adrès 4 bytes |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Ekri 1 pou sòti nan mòd adrès 4 bytes |
| 21 | SECTOR_PROTECT | W | Sektè pwoteje valè | 7:0 | 8 | Valè pou ekri nan enskri estati pou pwoteje yon sektè. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Valè kapasite memwa | 7:0 | 8 | Gen enfòmasyon sou ID kapasite memwa. |
| 23 -
32 |
Rezève | |||||
Ou bezwen sèlman presize nenpòt adrès ki nan sektè a epi IP a pral efase sektè patikilye sa a.
Ou bezwen sèlman presize nenpòt adrès ki nan sous-sektè a epi IP a pral efase sou-sektè patikilye sa a.
Enfòmasyon ki gen rapò
- Fichye done aparèy kwadwilatè konfigirasyon seri (EPCQ).
- EPCQ-L Serial Konfigirasyon Aparèy Datasheet
- EPCQ-A Serial Konfigirasyon Aparèy Datasheet
- Espesifikasyon entèfas Avalon
Operasyon yo
Entèfas IP ASMI Paralèl II Intel FPGA yo se koòdone Avalon ki konfòm ak memwa. Pou plis detay, al gade nan espesifikasyon Avalon yo.
- Ou sèlman bezwen presize nenpòt adrès ki nan mouri a ak IP a pral efase ki mouri an patikilye.
- Pou aparèy EPCQ ak EPCQ-L, ti jan pwoteje blòk yo se ti jan [2:4] ak [6] ak ti jan anlè/anba (TB) ti jan 5 nan rejis estati a. Pou aparèy EPCQ-A. ti jan pwoteje blòk yo se ti jan [2:4] ak ti jan TB a se ti jan 5 nan rejis estati a.
Enfòmasyon ki gen rapò
- Espesifikasyon entèfas Avalon
Kontwòl Estati Rejis Operasyon yo
Ou ka fè yon lekti oswa ekri nan yon konpanse adrès espesifik lè l sèvi avèk Rejis Estati Kontwòl (CSR).
Pou egzekite operasyon lekti oswa ekri pou rejis estati kontwòl la, swiv etap sa yo:
- Afime siyal avl_csr_write oswa avl_csr_read pandan y ap
Siyal avl_csr_waitrequest ba (si siyal waitrequest la wo, siyal avl_csr_write oswa avl_csr_read dwe kenbe wo jiskaske siyal waitrequest la ba). - An menm tan an, mete valè adrès la sou bis avl_csr_address la. Si se yon operasyon ekri, mete done valè sou avl_csr_writedata bis la ansanm ak adrès la.
- Si se yon tranzaksyon li, rete tann jiskaske siyal avl_csr_readdatavalid afime wo pou rekipere done li yo.
- Pou operasyon ki mande valè ekri nan flash, ou dwe fè operasyon pèmèt ekri an premye.
- Ou dwe li enskri estati drapo a chak fwa ou bay yon lòd ekri oswa efase.
- Si yo itilize plizyè aparèy flash, ou dwe ekri nan rejis seleksyon chip la pou chwazi chwazi chip kòrèk la anvan ou fè nenpòt operasyon sou aparèy flash espesifik la.
Figi 2. Li Kapasite Memwa Enskri Waveform Egzample
Figi 3. Write Enable Register Waveform Egzample
Operasyon memwa
ASMI Parallel II Intel FPGA IP memwa koòdone sipòte eklate ak aksè dirèk memwa flash. Pandan aksè dirèk memwa flash, IP a fè etap sa yo pou pèmèt ou fè nenpòt operasyon lekti oswa ekri dirèk:
- Ekri pèmèt pou operasyon an ekri
- Tcheke estati drapo enskri pou asire w ke operasyon an te konplete nan flash la
- Lage siyal waitrequest la lè operasyon an fini
Operasyon memwa yo sanble ak operasyon koòdone memwa-map Avalon yo. Ou dwe mete valè kòrèk la nan otobis adrès la, ekri done si se yon tranzaksyon ekri, kondui valè pete konte a 1 pou yon sèl tranzaksyon oswa valè pete ou vle konte, epi deklanche siyal ekri oswa li.
Figi 4. 8-Word Write Burst Waveform Egzample
Figi 5. 8-Word Reading Burst Waveform Egzample
Figi 6. 1-Byte Ekri byteenable = 4'b0001 Waveform Example
ASMI Paralèl II Intel FPGA IP Itilizasyon Ka Egzamples
Ka a itilize egzanpamples itilize ASMI Parallel II IP ak JTAG-to-Avalon Master pou fè operasyon aksè flash, tankou li ID Silisyòm, li memwa, ekri memwa, efase sektè, pwoteje sektè, klè enskri estati drapo, ak ekri nvcr.
Pou kouri ansyen anamples, ou dwe configured FPGA la. Swiv etap sa yo:
- Konfigure FPGA ki baze sou sistèm Platform Designer jan yo montre nan figi sa a.
Figi 7. Sistèm Designer Platfòm ki montre ASMI Paralèl II IP ak JTAG-a-Avalon Mèt
- Sove script TCL sa a nan menm anyè ak pwojè w la. Non script la kòm epcq128_access.tcl pou egzanpample.
- Lanse konsole sistèm lan. Nan konsole a, sous script la lè l sèvi avèk "source epcq128_access.tcl".
Example 1: Li ID Silisyòm nan Aparèy Konfigirasyon yo
Example 2: Li epi ekri yon mo done nan adrès H'40000000
Example 3: Efase Sektè 64
Example 4: Fè Pwoteksyon Sektè nan Sektè (0 a 127)
Example 5: Li epi efase Enskripsyon Estati Drapo a
Example 6: Li ak ekri nvcr
ASMI Paralèl II Intel FPGA IP Gid Itilizatè Achiv yo
Vèsyon IP yo se menm jan ak vèsyon lojisyèl Intel Quartus Prime Design Suite jiska v19.1. Soti nan vèsyon lojisyèl Intel Quartus Prime Design Suite 19.2 oswa pita, nwayo IP gen yon nouvo konplo vèsyon IP.
Si yon vèsyon debaz IP pa nan lis la, gid itilizatè a pou vèsyon debaz IP anvan an aplike.
| Intel Quartus Prime Version | IP Core Version | Gid itilizatè |
| 17.0 | 17.0 | Altera ASMI Parallel II IP Core User Guide |
Istwa Revizyon Dokiman pou Gid Itilizatè Intel FPGA IP ASMI Paralèl II
| Vèsyon dokiman an | Intel Quartus Prime Version | IP Version | Chanjman |
| 2020.07.29 | 18.0 | 18.0 | • Mizajou tit dokiman an ASMI Paralèl II Intel FPGA IP Itilizatè Gid.
• Mizajou Tablo 2: Paramèt Paramèt nan seksyon Paramèt. |
| 2018.09.24 | 18.0 | 18.0 | • Te ajoute enfòmasyon sou aplikasyon yo ak sipò pou ASMI Paralèl II Intel FPGA IP nwayo a.
• Te ajoute yon nòt pou refere a Jenerik Serial Flash Entèfas Intel FPGA IP Nwayo Gid Itilizatè. • Te ajoute a ASMI Paralèl II Intel FPGA IP Nwayo Sèvi ak Ka Egzamples seksyon. |
| 2018.05.07 | 18.0 | 18.0 | • Chanje non Altera ASMI Parallel II IP core nan ASMI Parallel II Intel FPGA IP core pou chak rebranding Intel.
• Te ajoute sipò pou aparèy EPCQ-A. • Te ajoute yon nòt nan siyal clk la nan Pò Deskripsyon tab. • Mete ajou deskripsyon an pou siyal qspi_scein nan Pò Deskripsyon tab. • Te ajoute yon nòt nan rejis SECTOR_PROTECT nan Anrejistre Map tab. • Mete ajou ti jan ak lajè pou rejis SECTOR_ERASE ak SUBSECTOR_ERASE nan Anrejistre Map tab. • Mete ajou ti jan ak lajè pou SECTOR_PROTECT enskri nan Anrejistre Map tab. |
| kontinye… | |||
| Vèsyon dokiman an | Intel Quartus Prime Version | IP Version | Chanjman |
| • Mete ajou deskripsyon opsyon CHIP SELECT nan rejis CONTROL nan la Anrejistre Map tab.
• Mete ajou nòt anba a pou rejis SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE, ak DIE_ERASE nan Anrejistre Map tab. • Mete ajou deskripsyon vl_mem_addr la siyal nan la Pò Deskripsyon tab. • Minè modifye editoryal. |
| Dat | Version | Chanjman |
| Me 2017 | 2017.05.08 | Premye lage. |
Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semi-conducteurs li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo.
*Yo ka reklame lòt non ak mak kòm pwopriyete lòt moun.
Dokiman / Resous
 |
intel ASMI Paralèl II Intel FPGA IP [pdfGid Itilizatè ASMI Paralèl II Intel FPGA IP, ASMI, Paralèl II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
