ASMI Parallel II Intel FPGA IP

ASMI Parallel II Intel® FPGA IP poskytuje přístup ke konfiguračním zařízením Intel FPGA, což jsou quad-serial configuration (EPCQ), low-voltage quad-sériová konfigurace (EPCQ-L) a sériová konfigurace EPCQ-A. Tuto IP adresu můžete použít ke čtení a zápisu dat na externí flash zařízení pro aplikace, jako je vzdálená aktualizace systému a hlavička SEU Sensitivity Map Header File (.smh) úložiště.
Kromě funkcí podporovaných ASMI Parallel Intel FPGA IP ASMI Parallel II Intel FPGA IP navíc podporuje:

• Přímý flash přístup (zápis/čtení) přes rozhraní Avalon® s mapováním paměti.
• Řídicí registr pro další operace prostřednictvím rozhraní řídicího stavového registru (CSR) v paměťově mapovaném rozhraní Avalon.
• Přeložte obecné příkazy z rozhraní Avalon s mapováním paměti do kódů příkazů zařízení.

ASMI Parallel II Intel FPGA IP je k dispozici pro všechny rodiny zařízení Intel FPGA včetně zařízení Intel MAX® 10, která používají režim GPIO.
ASMI Parallel II Intel FPGA IP podporuje pouze zařízení EPCQ, EPCQ-L a EPCQ-A. Pokud používáte flash zařízení třetích stran, musíte použít Generic Serial Flash Interface Intel FPGA IP.
ASMI Parallel II Intel FPGA IP je podporován v softwaru Intel Quartus® Prime verze 17.0 a novější.
Související informace

• Úvod do Intel FPGA IP Cores
  • Poskytuje obecné informace o všech IP jádrech Intel FPGA, včetně parametrizace, generování, upgradu a simulace IP jader.
• Vytváření verze-nezávislých IP a Qsys simulačních skriptů
  • Vytvářejte simulační skripty, které nevyžadují ruční aktualizace pro upgrade softwaru nebo verze IP.
• Nejlepší postupy projektového řízení
  • Pokyny pro efektivní správu a přenositelnost vašeho projektu a IP files.
• ASMI Parallel Intel FPGA IP Core Uživatelská příručka
• Obecné sériové rozhraní Flash Uživatelská příručka Intel FPGA IP
  • Poskytuje podporu pro flash zařízení třetích stran.
• AN 720: Simulace bloku ASMI ve vašem návrhu

Informace o vydání

Verze IP jsou stejné jako verze softwaru Intel Quartus Prime Design Suite až do v19.1. Od verze softwaru Intel Quartus Prime Design Suite 19.2 nebo novější mají jádra IP nové schéma verzování IP.
Číslo verze IP (XYZ) se může z jedné verze softwaru Intel Quartus Prime změnit na jinou. Změna v:

• X označuje zásadní revizi IP. Pokud aktualizujete software Intel Quartus Prime, musíte obnovit IP.
• Y znamená, že IP obsahuje nové funkce. Obnovte svou IP adresu tak, aby zahrnovala tyto nové funkce.
• Z znamená, že IP obsahuje drobné změny. Obnovte svou IP adresu tak, aby zahrnovala tyto změny.

Tabulka 1. Informace o vydání ASMI Parallel II Intel FPGA IP

Položka	Popis
IP verze	18.0
Verze Intel Quartus Prime Pro Edition	18.0
Datum vydání	2018.05.07

Porty

Obrázek 1. Blokové schéma portů

Tabulka 2. Popis portů

Signál	Šířka	Směr	Popis
Avalon Memory-Mapped Slave Interface pro CSR (avl_csr)
avl_csr_addr	6	Vstup	Avalon paměťově mapovaná adresová sběrnice rozhraní. Adresová sběrnice je ve slovním adresování.
avl_csr_read	1	Vstup	Avalon paměťově mapované rozhraní řízení čtení do CSR.
avl_csr_rddata	32	Výstup	Paměťově mapované rozhraní Avalon čte datovou sběrnici z CSR.
avl_csr_write	1	Vstup	Řízení zápisu rozhraní Avalon do paměti CSR.
avl_csr_writedata	32	Vstup	Paměťově mapované rozhraní Avalon zapisuje datovou sběrnici do CSR.
avl_csr_waitrequest	1	Výstup	Řízení požadavku čekání na rozhraní Avalon z paměti CSR.
avl_csr_rddata_valid	1	Výstup	Platná čtená data z paměťově mapovaného rozhraní Avalon, která indikuje, že jsou k dispozici čtená data CSR.
Avalon Memory-Mapped Slave Interface pro přístup do paměti (avl_ mem)
avl_mem_write	1	Vstup	Řízení zápisu rozhraní Avalon mapovaného do paměti do paměti
avl_mem_burstcount	7	Vstup	Počet shluků paměti mapovaného rozhraní Avalon pro paměť. Rozsah hodnot od 1 do 64 (maximální velikost stránky).
avl_mem_waitrequest	1	Výstup	Avalon memory-maped interface waitrequest control z paměti.
avl_mem_read	1	Vstup	Avalon paměťově mapované rozhraní řízení čtení do paměti
avl_mem_addr	N	Vstup	Avalon paměťově mapovaná adresová sběrnice rozhraní. Adresová sběrnice je ve slovním adresování. Šířka adresy závisí na hustotě použité flash paměti.
avl_mem_writedata	32	Vstup	Paměťově mapované rozhraní Avalon zapisuje datovou sběrnici do paměti
avl_mem_readddata	32	Výstup	Paměťově mapované rozhraní Avalon čte datovou sběrnici z paměti.
avl_mem_rddata_valid	1	Výstup	Avalon memory-mapped interface čtená data jsou platná, což znamená, že data čtená z paměti jsou dostupná.
avl_mem_byteenble	4	Vstup	Paměťově mapované rozhraní Avalon umožňuje zápis dat ze sběrnice do paměti. Během bursting módu bude byteenable bus logická vysoká, 4'b1111.
Hodiny a reset
clk	1	Vstup	Vstupní hodiny pro taktování IP. (1)
reset_n	1	Vstup	Asynchronní reset pro resetování IP.(2)
Rozhraní vedení(3)
fqspi_dataout	4	Obousměrný	Vstupní nebo výstupní port pro přenos dat z flash zařízení.
pokračování…

Signál	Šířka	Směr	Popis
qspi_dclk	1	Výstup	Poskytuje hodinový signál do flash zařízení.
qspi_scein	1	Výstup	Poskytuje signál ncs do zařízení flash. Podporuje Stratix® V, Arria® V, Cyclone® V a starší zařízení.
	3	Výstup	Poskytuje signál ncs do zařízení flash. Podporuje zařízení Intel Arria 10 a Intel Cyclone 10 GX.

• Hodinovou frekvenci můžete nastavit na nižší nebo rovnou 50 MHz.
• Podržte signál po dobu alespoň jednoho hodinového cyklu, abyste resetovali IP.
• Dostupné, když povolíte parametr Zakázat vyhrazené aktivní sériové rozhraní.

Související informace

• Datový list zařízení Quad-Serial Configuration (EPCQ).
• EPCQ-L Serial Configuration Devices Datasheet
• Datový list sériového konfiguračního zařízení EPCQ-A

Parametry

Tabulka 3. Nastavení parametrů

Parametr	Právní hodnoty	Popisy
Typ konfiguračního zařízení	EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A, EPCQ	Určuje typ zařízení EPCQ, EPCQ-L nebo EPCQ-A, které chcete použít.
Vyberte režim I/O	NORMÁLNÍ STANDARD DUAL QUAD	Vybere rozšířenou šířku dat, když povolíte operaci Rychlé čtení.
Zakázat vyhrazené aktivní sériové rozhraní	—	Směruje signály ASMIBLOCK do nejvyšší úrovně vašeho návrhu.
Povolit rozhraní SPI pinů	—	Převádí signály ASMIBLOCK do rozhraní pinů SPI.
Povolit model simulace blesku	—	Pro simulaci používá výchozí simulační model EPCQ 1024. Pokud používáte flash zařízení třetí strany, viz AN 720: Simulace bloku ASMI ve vašem návrhu vytvořit obal pro připojení modelu flash s blokem ASMI.
Počet použitých čipů	1 2(4) 3(4)	Vybere počet vybraných čipů připojených k blesku.

• Podporováno pouze v zařízeních Intel Arria 10, Intel Cyclone 10 GX a dalších zařízeních s povoleným rozhraním Enable SPI pins.

Související informace

• Datový list zařízení Quad-Serial Configuration (EPCQ).
• EPCQ-L Serial Configuration Devices Datasheet
• Datový list sériového konfiguračního zařízení EPCQ-A
• AN 720: Simulace bloku ASMI ve vašem návrhu

Registrovat mapu

Tabulka 4. Mapa registrů

• Každý offset adresy v následující tabulce představuje 1 slovo adresního prostoru paměti.
• Všechny registry mají výchozí hodnotu 0x0.

Offset	Registrovat jméno	R/W	Název pole	Bit	Šířka	Popis
0	WR_ENABLE	W	WR_ENABLE	0	1	Zápis 1 provede povolení zápisu.
1	WR_DISABLE	W	WR_DISABLE	0	1	Zápis 1 provede zakázání zápisu.
2	WR_STATUS	W	WR_STATUS	7:0	8	Obsahuje informace pro zápis do stavového registru.
3	RD_STATUS	R	RD_STATUS	7:0	8	Obsahuje informace z provozu registru stavu čtení.
4	SECTOR_ERASE	W	Hodnota sektoru	23:0 nebo 31: 0	24 popř 32	Obsahuje adresu sektoru, která má být vymazána v závislosti na hustotě zařízení.(5)
5	SUBSECTOR_ERASE	W	Hodnota podsektoru	23:0 nebo 31: 0	24 popř 32	Obsahuje adresu podsektoru, která má být vymazána v závislosti na hustotě zařízení.(6)
6 – 7	Rezervováno
8	ŘÍZENÍ	W/R	VÝBĚR ČIPU	7:4	4	Vybere zařízení flash. Výchozí hodnota je 0, která cílí na první flash zařízení. Chcete-li vybrat druhé zařízení, nastavte hodnotu na 1, chcete-li vybrat třetí zařízení, nastavte hodnotu na 2.
		Rezervováno
		W/R	ZAKÁZAT	0	1	Nastavte toto na 1, chcete-li deaktivovat signály SPI IP uvedením všech výstupních signálů do stavu vysoké Z.
pokračování…

Offset	Registrovat jméno	R/W	Název pole	Bit	Šířka	Popis
						To lze použít ke sdílení sběrnice s jinými zařízeními.
9 – 12	Rezervováno
13	WR_NON_VOLATILE_CONF_REG	W	hodnota NVCR	15:0	16	Zapíše hodnotu do energeticky nezávislého konfiguračního registru.
14	RD_NON_VOLATILE_CONF_REG	R	hodnota NVCR	15:0	16	Čte hodnotu z energeticky nezávislého konfiguračního registru
15	RD_ FLAG_ STATUS_REG	R	RD_ FLAG_ STATUS_REG	8	8	Čte registr stavu vlajky
16	CLR_FLAG_ STATUS REG	W	CLR_FLAG_ STATUS REG	8	8	Vymaže registr stavu vlajky
17	BULK_ERASE	W	BULK_ERASE	0	1	Zapište 1 pro vymazání celého čipu (pro zařízení s jednou matricí).(7)
18	DIE_ERASE	W	DIE_ERASE	0	1	Zapište 1, chcete-li vymazat celou kostku (pro zařízení se zásobníkem).(7)
19	4BYTES_ADDR_EN	W	4BYTES_ADDR_EN	0	1	Zapište 1 pro vstup do režimu 4bajtové adresy
20	4BYTES_ADDR_EX	W	4BYTES_ADDR_EX	0	1	Zapište 1 pro ukončení režimu 4bajtové adresy
21	SECTOR_PROTECT	W	Hodnota ochrany sektoru	7:0	8	Hodnota pro zápis do stavového registru pro ochranu sektoru. (8)
22	RD_MEMORY_CAPACITY_ID	R	Hodnota kapacity paměti	7:0	8	Obsahuje informace o ID kapacity paměti.
23 – 32	Rezervováno

Stačí zadat libovolnou adresu v rámci sektoru a IP tento konkrétní sektor vymaže.
Stačí zadat libovolnou adresu v rámci podsektoru a IP tento konkrétní podsektor vymaže.

Související informace

• Datový list zařízení Quad-Serial Configuration (EPCQ).
• EPCQ-L Serial Configuration Devices Datasheet
• Datový list sériového konfiguračního zařízení EPCQ-A
• Specifikace rozhraní Avalon

Operace

Rozhraní ASMI Parallel II Intel FPGA IP jsou kompatibilní s rozhraním Avalon pro mapování paměti. Další podrobnosti najdete ve specifikacích Avalonu.

• Stačí zadat libovolnou adresu v kostce a IP tato konkrétní kostka vymaže.
• U zařízení EPCQ a EPCQ-L jsou bity ochrany bloku bity [2:4] a [6] a bit horní/dolní (TB) je bit 5 stavového registru. Pro zařízení EPCQ-A. bit blokové ochrany je bit [2:4] a bit TB je bit 5 stavového registru.

Související informace

• Specifikace rozhraní Avalon

Kontrolní operace stavového registru

Pomocí registru Control Status Register (CSR) můžete provádět čtení nebo zápis na konkrétní offset adresy.
Chcete-li provést operaci čtení nebo zápisu do registru stavu řízení, postupujte takto:

1. Uplatněte signál avl_csr_write nebo avl_csr_read, zatímco je
   Signál avl_csr_waitrequest je nízký (pokud je signál waitrequest vysoký, musí být signál avl_csr_write nebo avl_csr_read vysoký, dokud signál waitrequest neklesne).
2. Současně nastavte hodnotu adresy na sběrnici avl_csr_address. Pokud se jedná o operaci zápisu, nastavte hodnotu data na sběrnici avl_csr_writedata spolu s adresou.
3. Pokud se jedná o transakci čtení, počkejte, dokud nebude signál avl_csr_readdatavalid uplatněn jako vysoký, abyste načetli načtená data.

• U operací, které vyžadují flashování hodnoty zápisu, musíte nejprve provést operaci povolení zápisu.
• Registr stavu příznaku musíte přečíst pokaždé, když zadáte příkaz k zápisu nebo vymazání.
• Pokud je použito více flash zařízení, musíte zapsat do registru pro výběr čipu, abyste vybrali správný výběr čipu před provedením jakékoli operace na konkrétním flash zařízení.

Obrázek 2. Čtení průběhu paměti kapacity registru Přample

Obrázek 3. Zápis Povolit registr křivky Přample

Operace s pamětí

Rozhraní IP paměti ASMI Parallel II Intel FPGA podporuje shlukování a přímý přístup k paměti flash. Během přímého přístupu do paměti flash provádí IP následující kroky, které vám umožní provádět jakoukoli přímou operaci čtení nebo zápisu:

• Povolení zápisu pro operaci zápisu
• Zkontrolujte registr stavu příznaku, abyste se ujistili, že operace byla dokončena při blesku
• Po dokončení operace uvolněte signál waitrequest

Operace s pamětí jsou podobné operacím rozhraní Avalon s mapováním paměti. Musíte nastavit správnou hodnotu na adresové sběrnici, zapisovat data, pokud se jedná o transakci zápisu, nastavit hodnotu počtu impulzů na 1 pro jednu transakci nebo požadovanou hodnotu počtu impulzů a spustit signál zápisu nebo čtení.

Obrázek 4. 8-Word Write Burst Waveform Přample

Obrázek 5. Shlukový průběh čtení 8 slov Přample

Obrázek 6. 1-Byte Write byteenable = 4'b0001 Waveform Přample

ASMI Parallel II Intel FPGA IP Use Case Přamples

Případ použití napřampsoubory používají ASMI Parallel II IP a JTAG-to-Avalon Master pro provádění operací flash přístupu, jako je čtení křemíkového ID, čtení paměti, zápis do paměti, mazání sektoru, ochrana sektoru, vymazání registru stavu příznaků a zápis nvcr.
Chcete-li spustit examples, musíte nakonfigurovat FPGA. Následuj tyto kroky:

1. Nakonfigurujte FPGA založené na systému Platform Designer, jak je znázorněno na následujícím obrázku.
   Obrázek 7. Systém Platform Designer zobrazující ASMI Parallel II IP a JTAG-na Avalon Master
2. Uložte následující skript TCL do stejného adresáře jako váš projekt. Skript pojmenujte např. epcq128_access.tclample.
3. Spusťte systémovou konzolu. V konzole zadejte zdroj skriptu pomocí „source epcq128_access.tcl“.

Example 1: Přečtěte si Silicon ID konfiguračních zařízení

Example 2: Čtení a zápis jednoho slova dat na adrese H'40000000

Example 3: Vymazat sektor 64

Example 4: Proveďte ochranu sektoru v sektorech (0 až 127)

Example 5: Čtení a vymazání registru stavu příznaků

Example 6: Čtení a zápis nvcr

Archiv uživatelské příručky ASMI Parallel II Intel FPGA IP

Verze IP jsou stejné jako verze softwaru Intel Quartus Prime Design Suite až do v19.1. Od verze softwaru Intel Quartus Prime Design Suite 19.2 nebo novější mají jádra IP nové schéma verzování IP.
Pokud není uvedena verze jádra IP, platí uživatelská příručka pro předchozí verzi jádra IP.

Verze Intel Quartus Prime	Základní verze IP	Uživatelská příručka
17.0	17.0	Uživatelská příručka Altera ASMI Parallel II IP Core

Historie revizí dokumentu pro uživatelskou příručku ASMI Parallel II Intel FPGA IP

Verze dokumentu	Verze Intel Quartus Prime	IP verze	Změny
2020.07.29	18.0	18.0	• Aktualizován název dokumentu na ASMI Parallel II Intel FPGA IP Uživatelská příručka. • Aktualizováno Tabulka 2: Nastavení parametrů v sekci Parametry.
2018.09.24	18.0	18.0	• Přidány informace o aplikacích a podpoře jádra ASMI Parallel II Intel FPGA IP. • Přidána poznámka k odkazu na Obecné sériové rozhraní Flash Uživatelská příručka Intel FPGA IP Core. • Přidáno ASMI Parallel II Intel FPGA IP Core Use Case Examples sekce.
2018.05.07	18.0	18.0	• Přejmenováno Altera ASMI Parallel II IP core na ASMI Parallel II Intel FPGA IP core podle rebrandingu Intel. • Přidána podpora pro zařízení EPCQ-A. • Přidána poznámka k signálu clk v Popis portů tabulka. • Aktualizován popis pro signál qspi_scein v Popis portů tabulka. • Přidána poznámka do registru SECTOR_PROTECT v Registrovat mapu tabulka. • Aktualizován bit a šířka pro registry SECTOR_ERASE a SUBSECTOR_ERASE v Registrovat mapu tabulka. • Aktualizován bit a šířka pro SECTOR_PROTECT zaregistrovat se v Registrovat mapu tabulka.
pokračování…

Verze dokumentu	Verze Intel Quartus Prime	IP verze	Změny
			• Aktualizován popis volby CHIP SELECT registru CONTROL v Registrovat mapu tabulka. • Aktualizovány poznámky pod čarou pro registry SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE a DIE_ERASE v Registrovat mapu tabulka. • Aktualizován popis pro vl_mem_addr signál v Popis portů tabulka. • Drobné redakční úpravy.

 

Datum	Verze	Změny
května 2017	2017.05.08	Počáteční vydání.

Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb zde popsaných, s výjimkou případů, kdy je společnost Intel výslovně písemně odsouhlasena. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení předtím, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby.
*Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.

Dokumenty / zdroje

Intel ASMI Parallel II Intel FPGA IP [pdfUživatelská příručka ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

Reference

• Uživatelská příručka