Բովանդակություն թաքցնել
1 ASMI զուգահեռ II Intel FPGA IP
2 Տեղեկություն թողարկման մասին
3 Նավահանգիստներ
4 Պարամետրեր
5 Գրանցվել քարտեզ
6 Գործողություններ
7 Վերահսկիչ կարգավիճակի ռեգիստրի գործառնություններ
8 Հիշողության գործառնություններ
9 ASMI Parallel II Intel FPGA IP Օգտագործման դեպք Examples
10 ASMI Parallel II Intel FPGA IP Օգտագործողի ուղեցույց Արխիվներ
11 Փաստաթղթերի վերանայման պատմություն ASMI Parallel II Intel FPGA IP-ի օգտագործման ուղեցույցի համար
12 Փաստաթղթեր / ռեսուրսներ
12.1 Հղումներ
13 Առնչվող գրառումներ

intel լոգոն

ASMI զուգահեռ II Intel FPGA IP

ASMI Parallel II Intel FPGA IP արտադրանք

ASMI Parallel II Intel® FPGA IP-ն ապահովում է մուտք դեպի Intel FPGA կոնֆիգուրացիայի սարքեր, որոնք քառասերիական կոնֆիգուրացիա են (EPCQ), ցածր ծավալով:tagքառասերիական կոնֆիգուրացիա (EPCQ-L) և EPCQ-A սերիական կոնֆիգուրացիա: Դուք կարող եք օգտագործել այս IP-ն՝ տվյալներ կարդալու և գրելու արտաքին ֆլեշ սարքերում հավելվածների համար, ինչպիսիք են համակարգի հեռակառավարման թարմացումը և SEU Sensitivity Map Header-ը: File (.սմհ) պահեստավորում.
Բացի ASMI Parallel Intel FPGA IP-ի կողմից աջակցվող հնարավորություններից, ASMI Parallel II Intel FPGA IP-ն լրացուցիչ աջակցում է.

  • Ուղղակի ֆլեշ մուտք (գրել/կարդա) Avalon® հիշողության քարտեզագրված ինտերֆեյսի միջոցով:
  • Կառավարման գրանցամատյան այլ գործողությունների համար՝ Avalon-ի հիշողության քարտեզագրված ինտերֆեյսի կառավարման կարգավիճակի գրանցման (CSR) միջերեսի միջոցով:
  • Թարգմանեք ընդհանուր հրամանները Avalon հիշողության քարտեզագրված ինտերֆեյսից սարքի հրամանի կոդերի մեջ:

ASMI Parallel II Intel FPGA IP-ն հասանելի է բոլոր Intel FPGA սարքերի ընտանիքների համար, ներառյալ Intel MAX® 10 սարքերը, որոնք օգտագործում են GPIO ռեժիմը:
ASMI Parallel II Intel FPGA IP-ն աջակցում է միայն EPCQ, EPCQ-L և EPCQ-A սարքերին: Եթե ​​դուք օգտագործում եք երրորդ կողմի ֆլեշ սարքեր, դուք պետք է օգտագործեք Ընդհանուր սերիական ֆլեշ ինտերֆեյս Intel FPGA IP:
ASMI Parallel II Intel FPGA IP-ն աջակցվում է Intel Quartus® Prime ծրագրաշարի 17.0 և ավելի բարձր տարբերակում:
Առնչվող տեղեկատվություն

  • Ներածություն Intel FPGA IP միջուկներին
    • Ընդհանուր տեղեկություններ է տրամադրում բոլոր Intel FPGA IP միջուկների մասին, ներառյալ IP միջուկների պարամետրավորումը, գեներացումը, արդիականացումը և մոդելավորումը:
  • Տարբերակից անկախ IP և Qsys մոդելավորման սցենարների ստեղծում
    • Ստեղծեք սիմուլյացիոն սցենարներ, որոնք չեն պահանջում ձեռքով թարմացումներ ծրագրային ապահովման կամ IP տարբերակի թարմացման համար:
  • Ծրագրի կառավարման լավագույն փորձը
    • Ձեր նախագծի և IP-ի արդյունավետ կառավարման և տեղափոխելիության ուղեցույցներ files.
  • ASMI զուգահեռ Intel FPGA IP Core Օգտագործողի ուղեցույց
  • Ընդհանուր սերիական ֆլեշ ինտերֆեյս Intel FPGA IP օգտագործողի ուղեցույց
    • Ապահովում է երրորդ կողմի ֆլեշ սարքերի աջակցություն:
  • AN 720. ASMI բլոկի մոդելավորում ձեր դիզայնում

Տեղեկություն թողարկման մասին

IP տարբերակները նույնն են, ինչ Intel Quartus Prime Design Suite ծրագրային ապահովման տարբերակները մինչև v19.1: Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 կամ ավելի նոր տարբերակից IP միջուկներն ունեն IP տարբերակման նոր սխեմա:
IP տարբերակի (XYZ) համարը կարող է փոխվել Intel Quartus Prime ծրագրի մեկ տարբերակից մյուսը: Փոփոխություն՝

  • X-ը ցույց է տալիս IP-ի հիմնական վերանայումը: Եթե ​​դուք թարմացնում եք ձեր Intel Quartus Prime ծրագրակազմը, դուք պետք է վերականգնեք IP-ն:
  • Y-ը ցույց է տալիս, որ IP-ն ներառում է նոր հնարավորություններ: Վերականգնեք ձեր IP-ն՝ ներառելու այս նոր հնարավորությունները:
  • Z-ը ցույց է տալիս, որ IP-ն ներառում է փոքր փոփոխություններ: Վերականգնեք ձեր IP-ն՝ ներառելու այս փոփոխությունները:

Աղյուսակ 1. ASMI Parallel II Intel FPGA IP թողարկման տեղեկատվություն

Նյութ Նկարագրություն
IP տարբերակ 18.0
Intel Quartus Prime Pro Edition տարբերակը 18.0
Թողարկման ամսաթիվ 2018.05.07

Նավահանգիստներ

Նկար 1. Նավահանգիստների բլոկ դիագրամASMI Parallel II Intel FPGA IP նկ 1

Աղյուսակ 2. Նավահանգիստների նկարագրություն

Ազդանշան Լայնություն Ուղղություն Նկարագրություն
Avalon հիշողության քարտեզագրված ստրուկ ինտերֆեյս CSR-ի համար (avl_csr)
avl_csr_addr 6 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյսի հասցեի ավտոբուս: Հասցեների ավտոբուսը բառի հասցեավորման մեջ է:
avl_csr_read 1 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյսի ընթերցման հսկողությունը ԿՍՊ-ին:
avl_csr_rddata 32 Արդյունք Avalon հիշողության քարտեզագրված ինտերֆեյսը կարդում է տվյալների ավտոբուսը CSR-ից:
avl_csr_write 1 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյսի գրելու հսկողություն CSR-ում:
avl_csr_writedata 32 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյս գրել տվյալների ավտոբուս CSR-ին:
avl_csr_waitrequest 1 Արդյունք Avalon-ի հիշողության քարտեզագրված ինտերֆեյսի սպասման պահանջի վերահսկում CSR-ից:
avl_csr_rddata_valid 1 Արդյունք Avalon հիշողության քարտեզագրված ինտերֆեյսի ընթերցման տվյալները վավեր են, որոնք ցույց են տալիս, որ ԿՍՊ-ի ընթերցված տվյալները հասանելի են:
Avalon հիշողության քարտեզագրված ստրկական միջերես հիշողության հասանելիության համար (avl_ mem)
avl_mem_write 1 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյս հիշողության վրա գրելու հսկողություն
avl_mem_burstcount 7 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյսի պոռթկումների հաշվարկը հիշողության համար: Արժեքը տատանվում է 1-ից մինչև 64 (էջի առավելագույն չափը):
avl_mem_waitrequest 1 Արդյունք Avalon հիշողության քարտեզագրված ինտերֆեյսի սպասման պահանջի կառավարում հիշողությունից:
avl_mem_read 1 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյսի ընթերցման կառավարումը հիշողության մեջ
avl_mem_addr N Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյսի հասցեի ավտոբուս: Հասցեների ավտոբուսը բառի հասցեավորման մեջ է:

Հասցեի լայնությունը կախված է օգտագործվող ֆլեշ հիշողության խտությունից:
avl_mem_writedata 32 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյսը հիշողության մեջ տվյալների ավտոբուս է գրում
avl_mem_readddata 32 Արդյունք Avalon հիշողության քարտեզագրված ինտերֆեյսը կարդում է տվյալների ավտոբուսը հիշողությունից:
avl_mem_rddata_valid 1 Արդյունք Avalon հիշողության քարտեզագրված ինտերֆեյսի ընթերցման տվյալները վավեր են, ինչը ցույց է տալիս, որ հիշողության ընթերցման տվյալները հասանելի են:
avl_mem_byteenble 4 Մուտքագրում Avalon հիշողության քարտեզագրված ինտերֆեյսի գրման տվյալները հնարավորություն են տալիս ավտոբուսը դեպի հիշողություն: Պայթելու ռեժիմի ընթացքում բայթային ավտոբուսը կլինի տրամաբանական բարձր՝ 4'b1111:
Ժամացույց և վերակայում
clk 1 Մուտքագրում Մուտքագրեք ժամացույցը IP-ն ժամացույցի համար: (1)
reset_n 1 Մուտքագրում Ասինխրոն վերակայում՝ IP-ն վերականգնելու համար:(2)
Խողովակի միջերես(3)
fqspi_dataout 4 Երկկողմանի Մուտքագրեք կամ ելքային միացք՝ ֆլեշ սարքից տվյալների սնուցման համար:
շարունակել…
Ազդանշան Լայնություն Ուղղություն Նկարագրություն
qspi_dclk 1 Արդյունք Ապահովում է ժամացույցի ազդանշան ֆլեշ սարքին:
qspi_scein 1 Արդյունք Ապահովում է ncs ազդանշանը ֆլեշ սարքին:

Աջակցում է Stratix® V, Arria® V, Cyclone® V և ավելի հին սարքերին:
3 Արդյունք Ապահովում է ncs ազդանշանը ֆլեշ սարքին:

Աջակցում է Intel Arria 10 և Intel Cyclone 10 GX սարքերին:
  • Դուք կարող եք ժամացույցի հաճախականությունը սահմանել ավելի ցածր կամ հավասար 50 ՄՀց:
  • Ազդանշանը պահեք առնվազն մեկ ժամացույցի ընթացքում՝ IP-ն վերականգնելու համար:
  • Հասանելի է, երբ միացնում եք Անջատել հատուկ ակտիվ սերիական ինտերֆեյսի պարամետրը:

Առնչվող տեղեկատվություն

  • Quad-Serial Configuration (EPCQ) Devices Datasheet
  • EPCQ-L Serial Configuration Devices Datasheet
  • EPCQ-A Serial Configuration Device Datasheet

Պարամետրեր

Աղյուսակ 3. Պարամետրերի կարգավորումներ

Պարամետր Իրավական արժեքներ Նկարագրություններ
Կազմաձևման սարքի տեսակը EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32, EPCQ64 Նշում է EPCQ, EPCQ-L կամ EPCQ-A սարքի տեսակը, որը ցանկանում եք օգտագործել:
Ընտրեք I/O ռեժիմ ՆՈՐՄԱԼ ՍՏԱՆԴԱՐՏ DUAL QUAD Ընտրում է տվյալների ընդլայնված լայնությունը, երբ միացնում եք «Արագ կարդալ» գործողությունը:
Անջատել հատուկ ակտիվ սերիական ինտերֆեյսը — Ուղղում է ASMIBLOCK ազդանշանները դեպի ձեր դիզայնի ամենաբարձր մակարդակը:
Միացնել SPI կապի միջերեսը — Թարգմանում է ASMIBLOCK ազդանշանները SPI փին միջերեսին:
Միացնել ֆլեշ մոդելավորման մոդելը — Մոդելավորման համար օգտագործում է լռելյայն EPCQ 1024 մոդելավորման մոդելը: Եթե ​​դուք օգտագործում եք երրորդ կողմի ֆլեշ սարք, տես AN 720. ASMI բլոկի մոդելավորում ձեր դիզայնում ֆլեշ մոդելը ASMI բլոկի հետ միացնելու համար փաթաթան ստեղծելու համար:
Օգտագործված Chip Select-ի քանակը 1

2(4)

3(4)

 Ընտրում է ֆլեշին միացված չիպի ընտրության քանակը:
  • Աջակցվում է միայն Intel Arria 10 սարքերում, Intel Cyclone 10 GX սարքերում և այլ սարքերում, որոնցում միացված է Enable SPI pin ինտերֆեյսը:

Առնչվող տեղեկատվություն

  • Quad-Serial Configuration (EPCQ) Devices Datasheet
  • EPCQ-L Serial Configuration Devices Datasheet
  • EPCQ-A Serial Configuration Device Datasheet
  • AN 720. ASMI բլոկի մոդելավորում ձեր դիզայնում

Գրանցվել քարտեզ

Աղյուսակ 4. Գրանցման քարտեզ

  • Հետևյալ աղյուսակում յուրաքանչյուր հասցեի օֆսեթ ներկայացնում է հիշողության հասցեների տարածության 1 բառ:
  • Բոլոր ռեգիստրներն ունեն 0x0 լռելյայն արժեք:
Օֆսեթ Գրանցել անունը R/W Դաշտի անվանումը Բիթ Լայնություն Նկարագրություն
0 WR_ENABLE W WR_ENABLE 0 1 Գրեք 1՝ գրելու հնարավորություն կատարելու համար:
1 WR_DISABLE W WR_DISABLE 0 1 Գրեք 1՝ գրելու անջատումը կատարելու համար:
2 WR_STATUS W WR_STATUS 7։0 8 Պարունակում է տեղեկատվություն կարգավիճակի գրանցամատյանում գրելու համար:
3 RD_STATUS R RD_STATUS 7։0 8 Պարունակում է տեղեկատվությունը կարդալ կարգավիճակի ռեգիստրի գործողությունից:
4 SECTOR_ERASE W Ոլորտի արժեքը 23։0

կամ 31։0

 24 կամ

32

 Պարունակեք հատվածի հասցեն, որը պետք է ջնջվի՝ կախված սարքի խտությունից: (5)
5 SUBSECTOR_ERASE W Ենթաոլորտի արժեքը 23։0

կամ 31։0

 24 կամ

32

 Պարունակում է ենթաոլորտի հասցեն, որը պետք է ջնջվի՝ կախված սարքի խտությունից:(6)
6-7 Վերապահված
8 ՎԵՐԱՀՍԿՈՂՈՒԹՅՈՒՆ W/R CHIP SELECT 7։4 4 Ընտրում է ֆլեշ սարք: Լռելյայն արժեքը 0 է, որն ուղղված է առաջին ֆլեշ սարքին: Երկրորդ սարքն ընտրելու համար արժեքը սահմանեք 1, երրորդ սարքն ընտրելու համար արժեքը սահմանեք 2:
Վերապահված
W/R ԱՆՋԱՏԵԼ 0 1 Սահմանեք սա 1-ի՝ IP-ի SPI ազդանշաններն անջատելու համար՝ բոլոր ելքային ազդանշանները դնելով բարձր Z վիճակի:
շարունակել…
Օֆսեթ Գրանցել անունը R/W Դաշտի անվանումը Բիթ Լայնություն Նկարագրություն
            Սա կարող է օգտագործվել ավտոբուսը այլ սարքերի հետ կիսելու համար:
9-12 Վերապահված
13 WR_NON_VOLATILE_CONF_REG W NVCR արժեքը 15։0 16 Գրում է արժեքը ոչ անկայուն կազմաձևման ռեգիստրում:
14 RD_NON_VOLATILE_CONF_REG R NVCR արժեքը 15։0 16 Կարդում է արժեքը ոչ անկայուն կազմաձևման ռեգիստրից
15 RD_ FLAG_ STATUS_REG R RD_ FLAG_ STATUS_REG 8 8 Կարդում է դրոշի կարգավիճակի գրանցամատյանը
16 CLR_FLAG_ STATUS REG W CLR_FLAG_ STATUS REG 8 8 Մաքրում է դրոշի կարգավիճակի գրանցամատյանը
17 BULK_ERASE W BULK_ERASE 0 1 Գրեք 1՝ ամբողջ չիպը ջնջելու համար (միաձույլ սարքի համար):7)
18 DIE_ERASE W DIE_ERASE 0 1 Գրեք 1, որպեսզի ջնջեք ամբողջ մատիտը (stack-die սարքի համար):7)
19 4BYTES_ADDR_EN W 4BYTES_ADDR_EN 0 1 1 բայթ հասցեի ռեժիմ մուտք գործելու համար գրեք 4
20 4BYTES_ADDR_EX W 4BYTES_ADDR_EX 0 1 1 բայթ հասցեի ռեժիմից դուրս գալու համար գրեք 4
21 SECTOR_PROTECT W Ոլորտի պաշտպանիչ արժեք 7։0 8 Արժեքը, որը պետք է գրվի կարգավիճակի ռեգիստրում՝ ոլորտը պաշտպանելու համար: (8)
22 RD_MEMORY_CAPACITY_ID R Հիշողության հզորության արժեքը 7։0 8 Պարունակում է հիշողության հզորության ID-ի տվյալները:
23 –

32

 Վերապահված

Դուք միայն պետք է նշեք հատվածի ցանկացած հասցե, և IP-ն կջնջի տվյալ հատվածը:
Դուք միայն պետք է նշեք ցանկացած հասցե ենթաոլորտում, և IP-ն կջնջի այդ կոնկրետ ենթաոլորտը:

Առնչվող տեղեկատվություն

  • Quad-Serial Configuration (EPCQ) Devices Datasheet
  • EPCQ-L Serial Configuration Devices Datasheet
  • EPCQ-A Serial Configuration Device Datasheet
  • Avalon ինտերֆեյսի բնութագրերը

Գործողություններ

ASMI Parallel II Intel FPGA IP միջերեսները համապատասխանում են Avalon հիշողության քարտեզագրված ինտերֆեյսին: Լրացուցիչ մանրամասների համար տես Ավալոնի բնութագրերը:

  • Դուք միայն պետք է նշեք որևէ հասցե մատիտի ներսում, և IP-ն կջնջի այդ հատուկ մատիտը:
  • EPCQ և EPCQ-L սարքերի համար բլոկի պաշտպանության բիթերը [2:4] և [6] բիթերն են, իսկ վերին/ներքևի (TB) բիթը կարգավիճակի ռեգիստրի բիթ 5 է: EPCQ-A սարքերի համար: բլոկի պաշտպանության բիթը բիթ է [2:4], իսկ TB բիթը՝ կարգավիճակի ռեգիստրի բիթ 5:

Առնչվող տեղեկատվություն

  • Avalon ինտերֆեյսի բնութագրերը

Վերահսկիչ կարգավիճակի ռեգիստրի գործառնություններ

Դուք կարող եք կարդալ կամ գրել որոշակի հասցեի օֆսեթ՝ օգտագործելով Control Status Register (CSR):
Վերահսկիչ կարգավիճակի ռեգիստրի համար կարդալու կամ գրելու գործողությունը կատարելու համար հետևեք հետևյալ քայլերին.

  1. Հաստատեք avl_csr_write կամ avl_csr_read ազդանշանը, մինչդեռ
    avl_csr_waitrequest ազդանշանը ցածր է (եթե սպասման խնդրանքի ազդանշանը բարձր է, ապա avl_csr_write կամ avl_csr_read ազդանշանը պետք է բարձր պահվի այնքան ժամանակ, մինչև սպասման խնդրանքի ազդանշանը նվազի):
  2. Միևնույն ժամանակ սահմանեք հասցեի արժեքը avl_csr_address ավտոբուսում: Եթե ​​դա գրելու գործողություն է, ապա արժեքի տվյալները սահմանեք avl_csr_writedata ավտոբուսում՝ հասցեի հետ միասին:
  3. Եթե ​​դա ընթերցված գործարք է, սպասեք, մինչև avl_csr_readdatavalid ազդանշանը հաստատվի բարձր՝ կարդալու տվյալները ստանալու համար:
  • Գործողությունների համար, որոնք պահանջում են գրելու արժեք, որպեսզի ֆլեշ, նախ պետք է կատարեք գրելու միացման գործողությունը:
  • Դուք պետք է կարդաք դրոշի կարգավիճակի գրանցամատյանը ամեն անգամ, երբ գրելու կամ ջնջելու հրաման եք տալիս:
  • Եթե ​​օգտագործվում են մի քանի ֆլեշ սարքեր, դուք պետք է գրեք չիպերի ընտրության գրանցամատյանում, որպեսզի ընտրեք չիպի ճիշտ ընտրությունը, նախքան կոնկրետ ֆլեշ սարքի վրա որևէ գործողություն կատարելը:

Նկար 2. Կարդալ հիշողության հզորության գրանցման ալիքի ձևը Example

ASMI Parallel II Intel FPGA IP նկ 2

Նկար 3. Գրեք Enable Register Waveform Example

ASMI Parallel II Intel FPGA IP նկ 3

Հիշողության գործառնություններ

ASMI Parallel II Intel FPGA IP հիշողության միջերեսն աջակցում է պայթող և ուղղակի ֆլեշ հիշողության հասանելիությանը: Ֆլեշ հիշողության անմիջական մուտքի ժամանակ IP-ն կատարում է հետևյալ քայլերը, որպեսզի թույլ տա կատարել ուղղակի կարդալու կամ գրելու ցանկացած գործողություն.

  • Գրել միացնել գրելու գործողության համար
  • Ստուգեք դրոշի կարգավիճակի գրանցամատյանը՝ համոզվելու համար, որ գործողությունն ավարտվել է բռնկման ժամանակ
  • Գործողությունն ավարտվելուց հետո թողարկեք սպասման հարցման ազդանշանը

Հիշողության գործողությունները նման են Avalon հիշողության քարտեզագրված ինտերֆեյսի գործողություններին: Դուք պետք է ճիշտ արժեքը սահմանեք հասցեի ավտոբուսում, գրեք տվյալներ, եթե դա գրելու գործարք է, պոռթկումների քանակի արժեքը հասցրեք 1-ի մեկ գործարքի համար կամ ձեր ուզած պոռթկումների քանակի արժեքը և գործարկեք գրելու կամ կարդալու ազդանշանը:

Նկար 4. 8-Word Write Burst Waveform Example

ASMI Parallel II Intel FPGA IP նկ 4

Նկար 5. 8-Բառի ընթերցման պոռթկման ալիքի ձև Օրինակample

ASMI Parallel II Intel FPGA IP նկ 5

Նկար 6. 1-Byte Գրել բայթի հնարավորություն = 4'b0001 Waveform Example

ASMI Parallel II Intel FPGA IP նկ 6

ASMI Parallel II Intel FPGA IP Օգտագործման դեպք Examples

Օգտագործման դեպքը օրինակamples օգտագործում են ASMI Parallel II IP և JTAG-Avalon Master-ին ֆլեշ մուտքի գործողություններ կատարելու համար, ինչպիսիք են կարդալ սիլիկոնային ID-ն, կարդալ հիշողությունը, գրելու հիշողությունը, հատվածի ջնջումը, հատվածի պաշտպանությունը, դրոշի կարգավիճակի ռեգիստրը մաքրելը և nvcr գրելը:
Գործարկել նախկինamples, դուք պետք է կարգավորեք FPGA-ն: Հետևեք այս քայլերին.

  1. Կարգավորեք FPGA-ն՝ հիմնված Platform Designer համակարգի վրա, ինչպես ցույց է տրված հետևյալ նկարում:
    Նկար 7. Պլատֆորմի դիզայներ համակարգը ցույց է տալիս ASMI Parallel II IP-ն և JTAG- դեպի Ավալոն ՎարպետASMI Parallel II Intel FPGA IP նկ 7
  2. Պահպանեք հետևյալ TCL սկրիպտը ձեր նախագծի հետ նույն գրացուցակում: Անվանեք սցենարը որպես epcq128_access.tcl, օրինակampլե.ASMI Parallel II Intel FPGA IP նկ 8 ASMI Parallel II Intel FPGA IP նկ 9 ASMI Parallel II Intel FPGA IP նկ 10 ASMI Parallel II Intel FPGA IP նկ 11 ASMI Parallel II Intel FPGA IP նկ 12
  3. Գործարկել համակարգի վահանակը: Վահանակում սկզբնավորեք սկրիպտը՝ օգտագործելով «source epcq128_access.tcl»:

Example 1. Կարդացեք կազմաձևման սարքերի սիլիկոնային ID-ն

ASMI Parallel II Intel FPGA IP նկ 13

Example 2. Կարդացեք և գրեք տվյալների մեկ բառ H'40000000 հասցեում

ASMI Parallel II Intel FPGA IP նկ 14

Example 3: Ջնջել 64 հատվածը

ASMI Parallel II Intel FPGA IP նկ 15

Example 4. Կատարել Sector Protect հատվածներում (0-ից 127)

ASMI Parallel II Intel FPGA IP նկ 16

Example 5. Կարդացեք և մաքրեք դրոշի կարգավիճակի գրանցամատյանը

ASMI Parallel II Intel FPGA IP նկ 17ASMI Parallel II Intel FPGA IP նկ 18

Example 6: Կարդացեք և գրեք nvcr

ASMI Parallel II Intel FPGA IP նկ 19

ASMI Parallel II Intel FPGA IP Օգտագործողի ուղեցույց Արխիվներ

IP տարբերակները նույնն են, ինչ Intel Quartus Prime Design Suite ծրագրային ապահովման տարբերակները մինչև v19.1: Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 կամ ավելի նոր տարբերակից IP միջուկներն ունեն IP տարբերակման նոր սխեմա:
Եթե ​​IP-ի հիմնական տարբերակը նշված չէ, ապա կիրառվում է նախորդ IP-ի հիմնական տարբերակի օգտագործման ուղեցույցը:

Intel Quartus Prime տարբերակը IP Core տարբերակը Օգտագործողի ուղեցույց
17.0 17.0 Altera ASMI Parallel II IP Core Օգտագործողի ուղեցույց

Փաստաթղթերի վերանայման պատմություն ASMI Parallel II Intel FPGA IP-ի օգտագործման ուղեցույցի համար

Փաստաթղթի տարբերակը Intel Quartus Prime տարբերակը IP տարբերակ Փոփոխություններ
2020.07.29 18.0 18.0 • Թարմացվել է փաստաթղթի անվանումը ASMI Parallel II Intel FPGA IP Օգտագործողի ուղեցույց.

• Թարմացվել է Աղյուսակ 2. Պարամետրի կարգավորումներ հատվածում

Պարամետրեր.
2018.09.24 18.0 18.0 • Ավելացվել է տեղեկատվություն ASMI Parallel II Intel FPGA IP միջուկի հավելվածների և աջակցության վերաբերյալ:

• Ավելացրել է նշում՝ հղում կատարելու համար Ընդհանուր սերիական ֆլեշ ինտերֆեյս Intel FPGA IP Core Օգտագործողի ուղեցույց.

• Ավելացրել է ASMI Parallel II Intel FPGA IP Core օգտագործման դեպք Examples բաժինը։
2018.05.07 18.0 18.0 • Վերանվանվել է Altera ASMI Parallel II IP միջուկը ASMI Parallel II Intel FPGA IP միջուկի մեկ Intel rebranding-ի համար:

• Ավելացվել է աջակցություն EPCQ-A սարքերի համար:

• Ավելացրել է նշում clk ազդանշանին Նավահանգիստների նկարագրություն սեղան.

• Թարմացվել է qspi_scein ազդանշանի նկարագրությունը Նավահանգիստների նկարագրություն սեղան.

• Նշում է ավելացվել SECTOR_PROTECT ռեգիստրում Գրանցվել քարտեզ սեղան.

• Թարմացվել է SECTOR_ERASE և SUBSECTOR_ERASE գրանցամատյանների բիթն ու լայնությունը Գրանցվել քարտեզ սեղան.

• Թարմացվել է SECTOR_PROTECT-ի բիթն ու լայնությունը

գրանցվել է Գրանցվել քարտեզ սեղան.
շարունակել…
Փաստաթղթի տարբերակը Intel Quartus Prime տարբերակը IP տարբերակ Փոփոխություններ
      • Թարմացվել է CONTROL ռեգիստրի CHIP SELECT տարբերակի նկարագրությունը Գրանցվել քարտեզ սեղան.

• Թարմացվել են SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE և DIE_ERASE գրանցամատյանների ծանոթագրությունները Գրանցվել քարտեզ սեղան.

• Թարմացվել է vl_mem_addr-ի նկարագրությունը

ազդանշան է Նավահանգիստների նկարագրություն սեղան.

• Խմբագրական փոքր խմբագրումներ.

 

Ամսաթիվ Տարբերակ Փոփոխություններ
2017 թվականի մայիս 2017.05.08 Նախնական թողարկում.

Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են. Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը:
*Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Փաստաթղթեր / ռեսուրսներ

intel ASMI Parallel II Intel FPGA IP [pdf] Օգտագործողի ուղեցույց
ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

Հղումներ

Առնչվող գրառումներ

Թողնել մեկնաբանություն

Ձեր էլփոստի հասցեն չի հրապարակվի: Պարտադիր դաշտերը նշված են *