ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP ສະຫນອງການເຂົ້າເຖິງອຸປະກອນການຕັ້ງຄ່າ Intel FPGA, ເຊິ່ງເປັນການຕັ້ງຄ່າ quad-serial (EPCQ), low-vol.tage quad-serial configuration (EPCQ-L), ແລະ EPCQ-A serial configuration. ທ່ານສາມາດໃຊ້ IP ນີ້ເພື່ອອ່ານແລະຂຽນຂໍ້ມູນໃສ່ອຸປະກອນ flash ພາຍນອກສໍາລັບການນໍາໃຊ້, ເຊັ່ນ: ການປັບປຸງລະບົບທາງໄກແລະ SEU Sensitivity Map Header File (.smh) ການເກັບຮັກສາ.
ນອກເຫນືອຈາກຄຸນສົມບັດທີ່ສະຫນັບສະຫນູນໂດຍ ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP ຍັງສະຫນັບສະຫນູນ:
- ເຂົ້າເຖິງແຟລດໂດຍກົງ (ຂຽນ/ອ່ານ) ຜ່ານອິນເຕີເຟດທີ່ມີແຜນທີ່ດ້ວຍໜ່ວຍຄວາມຈຳ Avalon®.
- ການຄວບຄຸມການລົງທະບຽນສໍາລັບການປະຕິບັດງານອື່ນໆໂດຍຜ່ານການໂຕ້ຕອບການລົງທະບຽນສະຖານະການຄວບຄຸມ (CSR) ໃນການໂຕ້ຕອບ Avalon memory-mapped.
- ແປຄໍາສັ່ງທົ່ວໄປຈາກການໂຕ້ຕອບ Avalon memory-mapped ເປັນລະຫັດຄໍາສັ່ງອຸປະກອນ.
ASMI Parallel II Intel FPGA IP ແມ່ນມີໃຫ້ສໍາລັບທຸກຄອບຄົວຂອງອຸປະກອນ Intel FPGA ລວມທັງອຸປະກອນ Intel MAX® 10 ທີ່ກໍາລັງໃຊ້ໂຫມດ GPIO.
ASMI Parallel II Intel FPGA IP ຮອງຮັບອຸປະກອນ EPCQ, EPCQ-L, ແລະ EPCQ-A ເທົ່ານັ້ນ. ຖ້າທ່ານກໍາລັງໃຊ້ອຸປະກອນແຟດຂອງພາກສ່ວນທີສາມ, ທ່ານຕ້ອງໃຊ້ Generic Serial Flash Interface Intel FPGA IP.
ASMI Parallel II Intel FPGA IP ແມ່ນຮອງຮັບໃນຊອບແວ Intel Quartus® Prime ເວີຊັ່ນ 17.0 ເປັນຕົ້ນໄປ.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
- ການແນະນໍາ Intel FPGA IP Cores
- ສະຫນອງຂໍ້ມູນທົ່ວໄປກ່ຽວກັບ Intel FPGA IP cores ທັງຫມົດ, ລວມທັງການກໍານົດຕົວກໍານົດການ, ການຜະລິດ, ການຍົກລະດັບ, ແລະ simulating IP cores.
- ການສ້າງ Version-Independent IP ແລະ Qsys Simulation Scripts
- ສ້າງສະຄຣິບຈຳລອງທີ່ບໍ່ຕ້ອງການການອັບເດດຄູ່ມືສຳລັບການອັບເກຣດເວີຊັນຂອງຊອບແວ ຫຼື IP.
- ການຄຸ້ມຄອງໂຄງການການປະຕິບັດທີ່ດີທີ່ສຸດ
- ຄໍາແນະນໍາສໍາລັບການຄຸ້ມຄອງປະສິດທິພາບແລະການເຄື່ອນທີ່ຂອງໂຄງການແລະ IP ຂອງທ່ານ files.
- ຄູ່ມືຜູ້ໃຊ້ ASMI Parallel Intel FPGA IP Core
- Generic Serial Flash Interface Intel FPGA IP ຄູ່ມືຜູ້ໃຊ້
- ສະຫນອງການສະຫນັບສະຫນູນສໍາລັບອຸປະກອນ flash ພາກສ່ວນທີສາມ.
- AN 720: ການຈຳລອງ ASMI Block ໃນການອອກແບບຂອງເຈົ້າ
ປ່ອຍຂໍ້ມູນ
ລຸ້ນ IP ແມ່ນຄືກັນກັບລຸ້ນຊອບແວ Intel Quartus Prime Design Suite ສູງເຖິງ v19.1. ຈາກຊອບແວ Intel Quartus Prime Design Suite ເວີຊັ່ນ 19.2 ຫຼືໃໝ່ກວ່ານັ້ນ, IP cores ມີລະບົບການອັບເດດ IP ໃໝ່.
ໝາຍເລກ IP ລຸ້ນ (XYZ) ອາດຈະປ່ຽນຈາກລຸ້ນຊອບແວ Intel Quartus Prime ໄປຫາລຸ້ນອື່ນ. ການປ່ຽນແປງໃນ:
- X ຊີ້ໃຫ້ເຫັນເຖິງການປັບປຸງທີ່ສໍາຄັນຂອງ IP. ຖ້າທ່ານອັບເດດຊອບແວ Intel Quartus Prime ຂອງທ່ານ, ທ່ານຕ້ອງສ້າງ IP ຄືນໃໝ່.
- Y ຊີ້ໃຫ້ເຫັນ IP ປະກອບມີຄຸນສົມບັດໃຫມ່. ສ້າງ IP ຂອງທ່ານຄືນໃໝ່ເພື່ອປະກອບຄຸນສົມບັດໃໝ່ເຫຼົ່ານີ້.
- Z ຊີ້ໃຫ້ເຫັນ IP ປະກອບມີການປ່ຽນແປງເລັກນ້ອຍ. ສ້າງ IP ຂອງທ່ານເພື່ອລວມເອົາການປ່ຽນແປງເຫຼົ່ານີ້.
ຕາຕະລາງ 1. ຂໍ້ມູນການປ່ອຍ ASMI Parallel II Intel FPGA IP
| ລາຍການ | ລາຍລະອຽດ |
| ລຸ້ນ IP | 18.0 |
| ລຸ້ນ Intel Quartus Prime Pro Edition | 18.0 |
| ວັນທີປ່ອຍ | 2018.05.07 |
ທ່າເຮືອ
ຮູບທີ 1. Ports Block Diagram
ຕາຕະລາງ 2. ລາຍລະອຽດຂອງພອດ
| ສັນຍານ | ກວ້າງ | ທິດທາງ | ລາຍລະອຽດ |
| Avalon Memory-Mapped Slave Interface ສໍາລັບ CSR (avl_csr) | |||
| avl_csr_addr | 6 | ປ້ອນຂໍ້ມູນ | Avalon ລົດເມທີ່ຢູ່ສ່ວນຕິດຕໍ່ພົວພັນທີ່ມີແຜນທີ່ຫນ່ວຍຄວາມຈໍາ. ລົດເມທີ່ຢູ່ແມ່ນຢູ່ໃນການແກ້ໄຂຄໍາ. |
| avl_csr_read | 1 | ປ້ອນຂໍ້ມູນ | Avalon memory-mapped interface ອ່ານການຄວບຄຸມໄປຫາ CSR. |
| avl_csr_rddata | 32 | ຜົນຜະລິດ | ອິນເຕີເຟດສ້າງແຜນທີ່ດ້ວຍໜ່ວຍຄວາມຈຳ Avalon ອ່ານຂໍ້ມູນລົດເມຈາກ CSR. |
| avl_csr_write | 1 | ປ້ອນຂໍ້ມູນ | Avalon memory-mapped interface ຂຽນການຄວບຄຸມໃສ່ CSR. |
| avl_csr_writedata | 32 | ປ້ອນຂໍ້ມູນ | ອິນເຕີເຟດສ້າງແຜນທີ່ດ້ວຍໜ່ວຍຄວາມຈຳ Avalon ຂຽນລົດເມຂໍ້ມູນເປັນ CSR. |
| avl_csr_waitrequest | 1 | ຜົນຜະລິດ | Avalon ຄວບຄຸມການລໍຖ້າການໂຕ້ຕອບທີ່ສ້າງແຜນທີ່ຫນ່ວຍຄວາມຈໍາຈາກ CSR. |
| avl_csr_rddata_ຖືກຕ້ອງ | 1 | ຜົນຜະລິດ | Avalon memory-mapped interface ອ່ານຂໍ້ມູນທີ່ຖືກຕ້ອງທີ່ຊີ້ບອກວ່າຂໍ້ມູນການອ່ານ CSR ແມ່ນມີຢູ່. |
| Avalon Memory-Mapped Slave Interface ສໍາລັບການເຂົ້າເຖິງ Memory (avl_ mem) | |||
| avl_mem_write | 1 | ປ້ອນຂໍ້ມູນ | Avalon memory-mapped interface ຂຽນການຄວບຄຸມໃສ່ຫນ່ວຍຄວາມຈໍາ |
| avl_mem_burstcount | 7 | ປ້ອນຂໍ້ມູນ | Avalon memory-mapped interface burst ນັບສໍາລັບຫນ່ວຍຄວາມຈໍາ. ຊ່ວງຄ່າຕັ້ງແຕ່ 1 ຫາ 64 (ຂະໜາດໜ້າສູງສຸດ). |
| avl_mem_waitrequest | 1 | ຜົນຜະລິດ | Avalon memory-mapped interface waitrequest ການຄວບຄຸມຈາກຫນ່ວຍຄວາມຈໍາ. |
| avl_mem_read | 1 | ປ້ອນຂໍ້ມູນ | Avalon memory-mapped interface ອ່ານການຄວບຄຸມໄປຍັງຫນ່ວຍຄວາມຈໍາ |
| avl_mem_addr | N | ປ້ອນຂໍ້ມູນ | Avalon ລົດເມທີ່ຢູ່ສ່ວນຕິດຕໍ່ພົວພັນທີ່ມີແຜນທີ່ຫນ່ວຍຄວາມຈໍາ. ລົດເມທີ່ຢູ່ແມ່ນຢູ່ໃນການແກ້ໄຂຄໍາ.
ຄວາມກວ້າງຂອງທີ່ຢູ່ແມ່ນຂຶ້ນກັບຄວາມຫນາແຫນ້ນຂອງຫນ່ວຍຄວາມຈໍາ flash ທີ່ໃຊ້. |
| avl_mem_writedata | 32 | ປ້ອນຂໍ້ມູນ | Avalon memory-mapped interface ຂຽນ data bus ໃສ່ຫນ່ວຍຄວາມຈໍາ |
| avl_mem_readddata | 32 | ຜົນຜະລິດ | Avalon ການໂຕ້ຕອບທີ່ມີແຜນທີ່ຫນ່ວຍຄວາມຈໍາ Avalon ອ່ານຂໍ້ມູນລົດເມຈາກຫນ່ວຍຄວາມຈໍາ. |
| avl_mem_rddata_ຖືກຕ້ອງ | 1 | ຜົນຜະລິດ | Avalon memory-mapped interface ການອ່ານຂໍ້ມູນທີ່ຖືກຕ້ອງທີ່ຊີ້ບອກວ່າຂໍ້ມູນການອ່ານຫນ່ວຍຄວາມຈໍາແມ່ນມີຢູ່. |
| avl_mem_byteenble | 4 | ປ້ອນຂໍ້ມູນ | ການໂຕ້ຕອບທີ່ສ້າງແຜນທີ່ Avalon ຫນ່ວຍຄວາມຈໍາຂຽນຂໍ້ມູນເຮັດໃຫ້ bus ກັບຫນ່ວຍຄວາມຈໍາ. ໃນລະຫວ່າງຮູບແບບ bursting, ລົດເມ byteenable ຈະສູງຕາມເຫດຜົນ, 4'b1111. |
| ໂມງ ແລະ ຣີເຊັດ | |||
| ຄກ | 1 | ປ້ອນຂໍ້ມູນ | ປ້ອນໂມງເຂົ້າກັບໂມງ IP. (1) |
| reset_n | 1 | ປ້ອນຂໍ້ມູນ | ຣີເຊັດ Asynchronous ເພື່ອຣີເຊັດ IP.(2) |
| ການໂຕ້ຕອບທໍ່(3) | |||
| fqspi_dataout | 4 | ສອງທິດທາງ | ຜອດປ້ອນຂໍ້ມູນ ຫຼືຜອດອອກເພື່ອປ້ອນຂໍ້ມູນຈາກອຸປະກອນແຟລດ. |
| ສືບຕໍ່… | |||
| ສັນຍານ | ກວ້າງ | ທິດທາງ | ລາຍລະອຽດ |
| qspi_dclk | 1 | ຜົນຜະລິດ | ໃຫ້ສັນຍານໂມງກັບອຸປະກອນແຟລດ. |
| qspi_scein | 1 | ຜົນຜະລິດ | ໃຫ້ສັນຍານ ncs ກັບອຸປະກອນແຟລດ.
ຮອງຮັບ Stratix® V, Arria® V, Cyclone® V, ແລະອຸປະກອນເກົ່າກວ່າ. |
| 3 | ຜົນຜະລິດ | ໃຫ້ສັນຍານ ncs ກັບອຸປະກອນແຟລດ.
ຮອງຮັບອຸປະກອນ Intel Arria 10 ແລະ Intel Cyclone 10 GX. |
- ທ່ານສາມາດກໍານົດຄວາມຖີ່ຂອງໂມງໃຫ້ຕ່ໍາຫຼືເທົ່າກັບ 50 MHz.
- ຖືສັນຍານໄວ້ຢ່າງໜ້ອຍໜຶ່ງຮອບໂມງເພື່ອຣີເຊັດ IP.
- ສາມາດໃຊ້ໄດ້ເມື່ອທ່ານເປີດໃຊ້ຕົວກໍານົດການໂຕ້ຕອບ Active Serial ທີ່ອຸທິດຕົນ.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
- ແຜ່ນຂໍ້ມູນອຸປະກອນການກຳນົດຄ່າ Quad-Serial (EPCQ).
- EPCQ-L Serial ຂໍ້ມູນອຸປະກອນການຕັ້ງຄ່າ
- EPCQ-A Serial ຂໍ້ມູນອຸປະກອນການຕັ້ງຄ່າ
ພາລາມິເຕີ
ຕາຕະລາງ 3. ການຕັ້ງຄ່າພາລາມິເຕີ
| ພາລາມິເຕີ | ຄຸນຄ່າທາງກົດໝາຍ | ລາຍລະອຽດ |
| ປະເພດອຸປະກອນການຕັ້ງຄ່າ | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128 | ລະບຸປະເພດອຸປະກອນ EPCQ, EPCQ-L, ຫຼື EPCQ-A ທີ່ທ່ານຕ້ອງການໃຊ້. |
| ເລືອກໂໝດ I/O | quad ຄູ່ມາດຕະຖານປົກກະຕິ | ເລືອກຄວາມກວ້າງຂອງຂໍ້ມູນ ເມື່ອທ່ານເປີດໃຊ້ງານການອ່ານໄວ. |
| ປິດໃຊ້ງານການໂຕ້ຕອບ Active Serial ສະເພາະ | — | ສົ່ງສັນຍານ ASMIBLOCK ໄປສູ່ລະດັບສູງສຸດຂອງການອອກແບບຂອງທ່ານ. |
| ເປີດໃຊ້ສ່ວນຕິດຕໍ່ SPI pins | — | ແປສັນຍານ ASMIBLOCK ເປັນອິນເຕີເຟດ SPI pin. |
| ເປີດໃຊ້ຮູບແບບການຈໍາລອງ flash | — | ໃຊ້ຮູບແບບການຈໍາລອງ EPCQ 1024 ເລີ່ມຕົ້ນສໍາລັບການຈໍາລອງ. ຖ້າທ່ານກໍາລັງໃຊ້ອຸປະກອນ flash ພາກສ່ວນທີສາມ, ອ້າງອີງເຖິງ AN 720: ການຈຳລອງ ASMI Block ໃນການອອກແບບຂອງເຈົ້າ ເພື່ອສ້າງ wrapper ເພື່ອເຊື່ອມຕໍ່ຮູບແບບ flash ກັບ ASMI Block. |
| ຈໍານວນຊິບເລືອກໃຊ້ | 1
2(4) 3(4) |
ເລືອກຈໍານວນຊິບເລືອກທີ່ເຊື່ອມຕໍ່ກັບແຟດ. |
- ຮອງຮັບສະເພາະໃນອຸປະກອນ Intel Arria 10, ອຸປະກອນ Intel Cyclone 10 GX, ແລະອຸປະກອນອື່ນໆທີ່ເປີດໃຊ້ Enable SPI pins interface.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
- ແຜ່ນຂໍ້ມູນອຸປະກອນການກຳນົດຄ່າ Quad-Serial (EPCQ).
- EPCQ-L Serial ຂໍ້ມູນອຸປະກອນການຕັ້ງຄ່າ
- EPCQ-A Serial ຂໍ້ມູນອຸປະກອນການຕັ້ງຄ່າ
- AN 720: ການຈຳລອງ ASMI Block ໃນການອອກແບບຂອງເຈົ້າ
ລົງທະບຽນແຜນທີ່
ຕາຕະລາງ 4. ລົງທະບຽນແຜນທີ່
- ແຕ່ລະທີ່ຢູ່ຊົດເຊີຍໃນຕາຕະລາງຕໍ່ໄປນີ້ເປັນຕົວແທນ 1 ຄໍາຂອງພື້ນທີ່ທີ່ຢູ່ຫນ່ວຍຄວາມຈໍາ.
- ທະບຽນທັງໝົດມີຄ່າເລີ່ມຕົ້ນຂອງ 0x0.
| ຊົດເຊີຍ | ລົງທະບຽນຊື່ | R/W | ຊື່ພາກສະຫນາມ | ບິດ | ກວ້າງ | ລາຍລະອຽດ |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | ຂຽນ 1 ເພື່ອດໍາເນີນການຂຽນເປີດໃຊ້. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | ຂຽນ 1 ເພື່ອດໍາເນີນການຂຽນປິດ. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | ປະກອບດ້ວຍຂໍ້ມູນເພື່ອຂຽນໃສ່ທະບຽນສະຖານະ. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | ປະກອບດ້ວຍຂໍ້ມູນຈາກການອ່ານການດໍາເນີນການລົງທະບຽນສະຖານະ. |
| 4 | SECTOR_ERASE | W | ມູນຄ່າຂະແຫນງການ | 23:0
ຫຼື 31: 0 |
24 ຫຼື
32 |
ປະກອບດ້ວຍທີ່ຢູ່ຂະແຫນງການທີ່ຈະລົບໂດຍອີງຕາມຄວາມຫນາແຫນ້ນອຸປະກອນ.(5) |
| 5 | SUBSECTOR_ERASE | W | ຄ່າຍ່ອຍ | 23:0
ຫຼື 31: 0 |
24 ຫຼື
32 |
ປະກອບມີທີ່ຢູ່ຍ່ອຍທີ່ຈະລຶບຂຶ້ນກັບຄວາມຫນາແຫນ້ນຂອງອຸປະກອນ.(6) |
| 6–7 | ສະຫງວນໄວ້ | |||||
| 8 | ຄວບຄຸມ | W/R | ເລືອກຊິບ | 7:4 | 4 | ເລືອກອຸປະກອນແຟລດ. ຄ່າເລີ່ມຕົ້ນແມ່ນ 0, ເຊິ່ງຕັ້ງເປົ້າໝາຍໃສ່ອຸປະກອນແຟດທຳອິດ. ເພື່ອເລືອກອຸປະກອນທີສອງ, ໃຫ້ຕັ້ງຄ່າເປັນ 1, ເພື່ອເລືອກອຸປະກອນທີສາມ, ຕັ້ງຄ່າເປັນ 2. |
| ສະຫງວນໄວ້ | ||||||
| W/R | ປິດໃຊ້ງານ | 0 | 1 | ຕັ້ງຄ່ານີ້ເປັນ 1 ເພື່ອປິດການໃຊ້ງານສັນຍານ SPI ຂອງ IP ໂດຍການວາງສັນຍານຜົນຜະລິດທັງໝົດເປັນສະຖານະສູງ-Z. | ||
| ສືບຕໍ່… | ||||||
| ຊົດເຊີຍ | ລົງທະບຽນຊື່ | R/W | ຊື່ພາກສະຫນາມ | ບິດ | ກວ້າງ | ລາຍລະອຽດ |
| ນີ້ສາມາດຖືກນໍາໃຊ້ເພື່ອແບ່ງປັນລົດເມກັບອຸປະກອນອື່ນໆ. | ||||||
| 9–12 | ສະຫງວນໄວ້ | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | ຄ່າ NVCR | 15:0 | 16 | ຂຽນມູນຄ່າໃສ່ທະບຽນການຕັ້ງຄ່າທີ່ບໍ່ປ່ຽນແປງ. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | ຄ່າ NVCR | 15:0 | 16 | ອ່ານຄ່າຈາກການລົງທະບຽນການຕັ້ງຄ່າທີ່ບໍ່ປ່ຽນແປງ |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | ອ່ານການລົງທະບຽນສະຖານະທຸງ |
| 16 | CLR_FLAG_ ສະຖານະ REG | W | CLR_FLAG_ ສະຖານະ REG | 8 | 8 | ລຶບການລົງທະບຽນສະຖານະທຸງ |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | ຂຽນ 1 ເພື່ອລົບຊິບທັງຫມົດ (ສໍາລັບອຸປະກອນດຽວຕາຍ).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | ຂຽນ 1 ເພື່ອລຶບການຕາຍທັງໝົດ (ສຳລັບອຸປະກອນ stack-die).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | ຂຽນ 1 ເພື່ອເຂົ້າສູ່ໂຫມດທີ່ຢູ່ 4 bytes |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | ຂຽນ 1 ເພື່ອອອກຈາກໂຫມດທີ່ຢູ່ 4 bytes |
| 21 | SECTOR_PROTECT | W | ຂະແຫນງການປົກປັກຮັກສາມູນຄ່າ | 7:0 | 8 | ຄ່າທີ່ຈະຂຽນໃສ່ທະບຽນສະຖານະເພື່ອປົກປ້ອງຂະແໜງການໃດໜຶ່ງ. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | ຄ່າຄວາມອາດສາມາດຂອງຫນ່ວຍຄວາມຈໍາ | 7:0 | 8 | ປະກອບມີຂໍ້ມູນຂອງ ID ຄວາມອາດສາມາດຫນ່ວຍຄວາມຈໍາ. |
| 23 –
32 |
ສະຫງວນໄວ້ | |||||
ທ່ານພຽງແຕ່ຕ້ອງການລະບຸທີ່ຢູ່ໃດໆພາຍໃນຂະແຫນງການແລະ IP ຈະລົບລ້າງຂະແຫນງການສະເພາະນັ້ນ.
ທ່ານພຽງແຕ່ຕ້ອງການລະບຸທີ່ຢູ່ໃດໆພາຍໃນຂະແຫນງຍ່ອຍແລະ IP ຈະລຶບບັນດາຍ່ອຍສະເພາະນັ້ນ.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
- ແຜ່ນຂໍ້ມູນອຸປະກອນການກຳນົດຄ່າ Quad-Serial (EPCQ).
- EPCQ-L Serial ຂໍ້ມູນອຸປະກອນການຕັ້ງຄ່າ
- EPCQ-A Serial ຂໍ້ມູນອຸປະກອນການຕັ້ງຄ່າ
- ຂໍ້ມູນຈໍາເພາະຂອງການໂຕ້ຕອບ Avalon
ການດໍາເນີນງານ
ອິນເຕີເຟດ ASMI Parallel II Intel FPGA IP ແມ່ນສອດຄ່ອງກັບການໂຕ້ຕອບຂອງ Avalon memory-mapped. ສໍາລັບລາຍລະອຽດເພີ່ມເຕີມ, ເບິ່ງລາຍລະອຽດຂອງ Avalon.
- ທ່ານພຽງແຕ່ຕ້ອງການລະບຸທີ່ຢູ່ພາຍໃນຕົວຕາຍແລະ IP ຈະລົບລ້າງການຕາຍສະເພາະນັ້ນ.
- ສໍາລັບອຸປະກອນ EPCQ ແລະ EPCQ-L, block protect bit ແມ່ນ bit [2:4] ແລະ [6] ແລະ top/bottom (TB) bit is bit 5 of the status register. ສໍາລັບອຸປະກອນ EPCQ-A. block protector ແມ່ນ bit [2:4] ແລະ TB bit ແມ່ນ bit 5 ຂອງທະບຽນສະຖານະ.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
- ຂໍ້ມູນຈໍາເພາະຂອງການໂຕ້ຕອບ Avalon
ການຄວບຄຸມສະຖານະການລົງທະບຽນການດໍາເນີນງານ
ທ່ານສາມາດປະຕິບັດການອ່ານຫຼືຂຽນທີ່ຢູ່ສະເພາະໃດຫນຶ່ງການຊົດເຊີຍການນໍາໃຊ້ການລົງທະບຽນສະຖານະການຄວບຄຸມ (CSR).
ເພື່ອປະຕິບັດການອ່ານຫຼືຂຽນສໍາລັບການລົງທະບຽນສະຖານະການຄວບຄຸມ, ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້:
- ຢືນຢັນສັນຍານ avl_csr_write ຫຼື avl_csr_read ໃນຂະນະທີ່
ສັນຍານ avl_csr_waitrequest ຕໍ່າ (ຖ້າສັນຍານ waitrequest ສູງ, ສັນຍານ avl_csr_write ຫຼື avl_csr_read ຕ້ອງຖືກຮັກສາໄວ້ສູງຈົນກ່ວາສັນຍານ waitrequest ຕໍ່າ). - ໃນເວລາດຽວກັນ, ກໍານົດຄ່າທີ່ຢູ່ເທິງລົດເມ avl_csr_address. ຖ້າມັນເປັນການດໍາເນີນການຂຽນ, ກໍານົດຄ່າຂໍ້ມູນໃນລົດເມ avl_csr_writedata ຮ່ວມກັບທີ່ຢູ່.
- ຖ້າມັນເປັນການເຮັດທຸລະກໍາທີ່ອ່ານ, ລໍຖ້າຈົນກ່ວາສັນຍານ avl_csr_readdatavalid ຖືກຢືນຢັນສູງເພື່ອດຶງຂໍ້ມູນການອ່ານ.
- ສໍາລັບການປະຕິບັດງານທີ່ຕ້ອງການຄ່າການຂຽນເພື່ອ flash, ທ່ານຕ້ອງປະຕິບັດການເປີດໃຊ້ການຂຽນກ່ອນ.
- ທ່ານຕ້ອງອ່ານການລົງທະບຽນສະຖານະທຸງທຸກຄັ້ງທີ່ທ່ານອອກຄຳສັ່ງຂຽນ ຫຼືລຶບ.
- ຖ້າອຸປະກອນແຟດຫຼາຍຖືກໃຊ້, ທ່ານຕ້ອງຂຽນໃສ່ຊິບເລືອກລົງທະບຽນເພື່ອເລືອກຊິບເລືອກທີ່ຖືກຕ້ອງກ່ອນທີ່ຈະດໍາເນີນການໃດໆກັບອຸປະກອນແຟດສະເພາະ.
ຮູບ 2. ອ່ານຄວາມອາດສາມາດຂອງຫນ່ວຍຄວາມຈໍາ Register Waveform Example
ຮູບ 3. ຂຽນ Enable Register Waveform Example
ການດໍາເນີນງານຂອງຫນ່ວຍຄວາມຈໍາ
ການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາ ASMI Parallel II Intel FPGA IP ສະຫນັບສະຫນູນການລະເບີດແລະການເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາ flash ໂດຍກົງ. ໃນລະຫວ່າງການເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາ flash ໂດຍກົງ, IP ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້ເພື່ອໃຫ້ທ່ານສາມາດປະຕິບັດການອ່ານຫຼືຂຽນໂດຍກົງ:
- ຂຽນເປີດໃຊ້ງານສໍາລັບການຂຽນ
- ກວດເບິ່ງການລົງທະບຽນສະຖານະທຸງເພື່ອໃຫ້ແນ່ໃຈວ່າການດໍາເນີນການໄດ້ຖືກສໍາເລັດຢູ່ທີ່ flash
- ປ່ອຍສັນຍານ waitrequest ເມື່ອການດໍາເນີນງານສໍາເລັດ
ການດໍາເນີນງານຂອງຫນ່ວຍຄວາມຈໍາແມ່ນຄ້າຍຄືກັນກັບການດໍາເນີນງານໃນການໂຕ້ຕອບຂອງຫນ່ວຍຄວາມຈໍາ Avalon. ທ່ານຕ້ອງກໍານົດຄ່າທີ່ຖືກຕ້ອງຢູ່ໃນລົດເມທີ່ຢູ່, ຂຽນຂໍ້ມູນຖ້າມັນເປັນການເຮັດທຸລະກໍາຂຽນ, ຂັບລົດມູນຄ່າການນັບລະເບີດເປັນ 1 ສໍາລັບທຸລະກໍາດຽວຫຼືມູນຄ່າການນັບລະເບີດທີ່ຕ້ອງການ, ແລະກະຕຸ້ນສັນຍານການຂຽນຫຼືອ່ານ.
ຮູບທີ 4. 8-Word Write Burst Waveform Example
ຮູບທີ 5. 8-Word Reading Burst Waveform Example
ຮູບທີ 6. 1-Byte ຂຽນ byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP ໃຊ້ກໍລະນີ Examples
ກໍລະນີການນໍາໃຊ້ examples ໃຊ້ ASMI Parallel II IP ແລະ JTAG-to-Avalon Master ເພື່ອປະຕິບັດການເຂົ້າໃຊ້ແຟດ, ເຊັ່ນ: ອ່ານຊິລິໂຄນ ID, ອ່ານຫນ່ວຍຄວາມຈໍາ, ຂຽນຫນ່ວຍຄວາມຈໍາ, ການລົບລ້າງຂະແຫນງການ, ການປົກປ້ອງຂະແຫນງການ, ການລົງທະບຽນສະຖານະທຸງທີ່ຊັດເຈນ, ແລະຂຽນ nvcr.
ເພື່ອດໍາເນີນການ examples, ທ່ານຕ້ອງ configure FPGA. ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້:
- ຕັ້ງຄ່າ FPGA ໂດຍອີງໃສ່ລະບົບ Platform Designer ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.
ຮູບທີ 7. ລະບົບຜູ້ອອກແບບເວທີສະແດງ ASMI Parallel II IP ແລະ JTAG-to-Avalon Master
- ບັນທຶກສະຄິບ TCL ຕໍ່ໄປນີ້ຢູ່ໃນໄດເລກະທໍລີດຽວກັນກັບໂຄງການຂອງທ່ານ. ຕັ້ງຊື່ສະຄຣິບເປັນ epcq128_access.tcl ສຳລັບຕົວຢ່າງampເລ.
- ເປີດຕົວຄອນໂຊລະບົບ. ໃນຄອນໂຊນ, ແຫຼ່ງສະຄຣິບໂດຍໃຊ້ “ແຫຼ່ງ epcq128_access.tcl”.
Example 1: ອ່ານ ID Silicon ຂອງອຸປະກອນການຕັ້ງຄ່າ
Example 2: ອ່ານແລະຂຽນຂໍ້ມູນຫນຶ່ງຄໍາທີ່ຢູ່ H'40000000
Example 3: Erase Sector 64
Example 4: ປະຕິບັດການປົກປັກຮັກສາຂະແໜງການຕ່າງໆ (0 ຫາ 127)
Example 5: ອ່ານ ແລະລຶບລ້າງສະຖານະພາບການລົງທະບຽນ
Example 6: ອ່ານ ແລະ ຂຽນ nvcr
ຮວບຮວມຄູ່ມືຜູ້ໃຊ້ ASMI Parallel II Intel FPGA IP
ລຸ້ນ IP ແມ່ນຄືກັນກັບລຸ້ນຊອບແວ Intel Quartus Prime Design Suite ສູງເຖິງ v19.1. ຈາກຊອບແວ Intel Quartus Prime Design Suite ເວີຊັ່ນ 19.2 ຫຼືໃໝ່ກວ່ານັ້ນ, IP cores ມີລະບົບການອັບເດດ IP ໃໝ່.
ຖ້າສະບັບຫຼັກ IP ບໍ່ໄດ້ລະບຸໄວ້, ຄູ່ມືຜູ້ໃຊ້ສໍາລັບສະບັບຫຼັກ IP ທີ່ຜ່ານມາຖືກນໍາໃຊ້.
| ລຸ້ນ Intel Quartus Prime | ຮຸ່ນ IP Core | ຄູ່ມືຜູ້ໃຊ້ |
| 17.0 | 17.0 | ຄູ່ມືຜູ້ໃຊ້ຫຼັກ Altera ASMI Parallel II IP |
ປະຫວັດການແກ້ໄຂເອກະສານສໍາລັບຄູ່ມືຜູ້ໃຊ້ ASMI Parallel II Intel FPGA IP
| ສະບັບເອກະສານ | ລຸ້ນ Intel Quartus Prime | ລຸ້ນ IP | ການປ່ຽນແປງ |
| 2020.07.29 | 18.0 | 18.0 | • ອັບເດດຊື່ເອກະສານເປັນ ຄູ່ມືຜູ້ໃຊ້ ASMI Parallel II Intel FPGA IP.
• ອັບເດດ ຕາຕະລາງ 2: ການຕັ້ງຄ່າພາລາມິເຕີ ໃນພາກ ພາລາມິເຕີ. |
| 2018.09.24 | 18.0 | 18.0 | • ເພີ່ມຂໍ້ມູນກ່ຽວກັບແອັບພລິເຄຊັນ ແລະຮອງຮັບ ASMI Parallel II Intel FPGA IP core.
• ເພີ່ມບັນທຶກເພື່ອອ້າງອີງເຖິງ Generic Serial Flash Interface Intel FPGA IP Core ຄູ່ມືຜູ້ໃຊ້. • ເພີ່ມ ASMI Parallel II Intel FPGA IP Core Use Case Examples ພາກ. |
| 2018.05.07 | 18.0 | 18.0 | • ປ່ຽນຊື່ Altera ASMI Parallel II IP core ເປັນ ASMI Parallel II Intel FPGA IP core ຕໍ່ Intel rebranding.
• ເພີ່ມການຮອງຮັບອຸປະກອນ EPCQ-A. • ເພີ່ມບັນທຶກໃສ່ສັນຍານ clk ໃນ ລາຍລະອຽດ Ports ໂຕະ. • ອັບເດດຄຳອະທິບາຍສຳລັບສັນຍານ qspi_scein ໃນ ລາຍລະອຽດ Ports ໂຕະ. • ເພີ່ມບັນທຶກໃສ່ SECTOR_PROTECT ລົງທະບຽນຢູ່ໃນ ລົງທະບຽນແຜນທີ່ ໂຕະ. • ອັບເດດບິດ ແລະຄວາມກວ້າງຂອງ SECTOR_ERASE ແລະ SUBSECTOR_ERASE ລົງທະບຽນຢູ່ໃນ ລົງທະບຽນແຜນທີ່ ໂຕະ. • ອັບເດດບິດ ແລະຄວາມກວ້າງຂອງ SECTOR_PROTECT ແລ້ວ ລົງທະບຽນຢູ່ໃນ ລົງທະບຽນແຜນທີ່ ໂຕະ. |
| ສືບຕໍ່… | |||
| ສະບັບເອກະສານ | ລຸ້ນ Intel Quartus Prime | ລຸ້ນ IP | ການປ່ຽນແປງ |
| • ອັບເດດຄຳອະທິບາຍສຳລັບຕົວເລືອກ CHIP SELECT ຂອງ CONTROL ລົງທະບຽນຢູ່ໃນ ລົງທະບຽນແຜນທີ່ ໂຕະ.
• ອັບເດດສ່ວນທ້າຍຂອງ SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE, ແລະ DIE_ERASE ລົງທະບຽນຢູ່ໃນ ລົງທະບຽນແຜນທີ່ ໂຕະ. • ອັບເດດຄຳອະທິບາຍສຳລັບ vl_mem_addr ສັນຍານໃນ ລາຍລະອຽດ Ports ໂຕະ. • ການແກ້ໄຂບັນນາທິການເລັກນ້ອຍ. |
| ວັນທີ | ຮຸ່ນ | ການປ່ຽນແປງ |
| ພຶດສະພາ 2017 | 2017.05.08 | ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ. |
ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.
*ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ເອກະສານ / ຊັບພະຍາກອນ
 |
intel ASMI Parallel II Intel FPGA IP [pdf] ຄູ່ມືຜູ້ໃຊ້ ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
