intel AN 837 Udhëzimet e projektimit për HDMI FPGA IP
Udhëzimet e projektimit për HDMI Intel® FPGA IP
Udhëzimet e projektimit ju ndihmojnë të zbatoni IP-të Intel FPGA të Ndërfaqes Multimediale me definicion të lartë (HDMI) duke përdorur pajisje FPGA. Këto udhëzime lehtësojnë dizajnet e pllakave për ndërfaqet video HDMI Intel® FPGA IP.
- Udhëzuesi i përdorimit të HDMI Intel FPGA IP
- AN 745: Udhëzimet e projektimit për ndërfaqen Intel FPGA DisplayPort
Udhëzimet e dizajnit të HDMI Intel FPGA IP
Ndërfaqja HDMI Intel FPGA ka të dhëna të sinjalizimit diferencial të minimizuar të tranzicionit (TMDS) dhe kanalet e orës. Ndërfaqja mbart gjithashtu një Kanal të Dhënave të Ekranit të Shoqatës së Standardeve të Elektronikës Video (VESA) (DDC). Kanalet TMDS bartin video, audio dhe të dhëna ndihmëse. DDC bazohet në protokollin I2C. Bërthama IP e HDMI Intel FPGA përdor DDC për të lexuar të Dhënat e Zgjeruara të Identifikimit të Ekranit (EDID) dhe shkëmbimin e informacionit të konfigurimit dhe statusit midis një burimi HDMI dhe lavamanit.
Këshilla për projektimin e Pllakës IP të HDMI Intel FPGA
Kur po dizajnoni sistemin tuaj HDMI Intel FPGA IP, merrni parasysh këshillat e mëposhtme të dizajnit të tabelës.
- Përdorni jo më shumë se dy via për gjurmë dhe shmangni nga cungët
- Përputhni rezistencën e çiftit diferencial me rezistencën e plotë të montimit të lidhësit dhe kabllove (100 ohm ±10%)
- Minimizoni animin ndër-çift dhe brenda-çift për të përmbushur kërkesën e animit të sinjalit TMDS
- Shmangni drejtimin e një çifti diferencial mbi një boshllëk në rrafshin poshtë
- Përdorni praktikat standarde të projektimit të PCB-ve me shpejtësi të lartë
- Përdorni ndërruesit e nivelit për të përmbushur pajtueshmërinë elektrike si në TX ashtu edhe në RX
- Përdorni kabllo të forta, të tilla si kabllo Cat2 për HDMI 2.0
Diagramet skematike
Diagramet skematike Bitec në lidhjet e dhëna ilustrojnë topologjinë për bordet e zhvillimit Intel FPGA. Përdorimi i topologjisë së lidhjes HDMI 2.0 kërkon që ju të përmbushni pajtueshmërinë elektrike 3.3 V. Për të përmbushur pajtueshmërinë 3.3 V në pajisjet Intel FPGA, duhet të përdorni një ndërrues niveli. Përdorni një ridrejtues ose ritimer të lidhur me DC si ndërrues të nivelit për transmetuesin dhe marrësin.
Pajisjet e shitësit të jashtëm janë TMDS181 dhe TDP158RSBT, të dyja funksionojnë në lidhje DCcoupled. Ju duhet një tërheqje e duhur në linjat CEC për të siguruar funksionalitetin kur ndërveproni me pajisjet e tjera të telekomandës së konsumatorit. Diagramet skematike Bitec janë të certifikuara nga CTS. Megjithatë, certifikimi është specifik për nivelin e produktit. Dizajnerët e platformës këshillohen të certifikojnë produktin përfundimtar për funksionalitetin e duhur.
Informacione të Përafërta
- Diagrami skematik për versionin 8 të kartës së vajzës HSMC HDMI
- Diagrami skematik për versionin 11 të kartës së vajzës FMC HDMI
- Diagrami skematik për versionin 6 të kartës së vajzës FMC HDMI
Zbulimi i prizës së nxehtë (HPD)
Sinjali HPD varet nga sinjali hyrës i fuqisë +5V, p.shampPra, pini HPD mund të vendoset vetëm kur zbulohet sinjali i fuqisë +5V nga burimi. Për t'u ndërlidhur me një FPGA, duhet të përktheni sinjalin 5V HPD në FPGA I/O voltage nivelit (VCCIO), duke përdorur një vëllimtagPërkthyes i nivelit të tillë si TI TXB0102, i cili nuk ka të integruar rezistorë tërheqës. Një burim HDMI duhet të tërheqë sinjalin HPD në mënyrë që të mund të dallojë në mënyrë të besueshme midis një sinjali HPD lundrues dhe një volumi të lartëtage nivelit të sinjalit HPD. Një sinjal i rrymës HDMI +5V duhet të përkthehet në FPGA I/O voltage nivelit (VCCIO). Sinjali duhet të tërhiqet dobët poshtë me një rezistencë (10K) për të dalluar një sinjal lundrues të fuqisë +5V kur nuk drejtohet nga një burim HDMI. Një sinjal i energjisë me burim HDMI +5V ka mbrojtje nga mbirryma jo më shumë se 0.5A.
Kanali i të dhënave të ekranit HDMI Intel FPGA IP (DDC)
HDMI Intel FPGA IP DDC bazohet në sinjalet I2C (SCL dhe SDA) dhe kërkon rezistorë tërheqës. Për të ndërlidhur me një Intel FPGA, duhet të përktheni nivelin e sinjalit 5V SCL dhe SDA në vëllimin I/O FPGAtage nivelit (VCCIO) duke përdorur një vëllimtagpërkthyes i nivelit, si TI TXS0102 siç përdoret në kartën e bijës Bitec HDMI 2.0. TI TXS0102 vëlltagPajisja e përkthyesit e nivelit integron rezistorë të brendshëm tërheqës në mënyrë që të mos nevojiten rezistenca tërheqëse në bord.
Historia e rishikimit të dokumentit për AN 837: Udhëzimet e projektimit për HDMI Intel FPGA IP
| Versioni i dokumentit | Ndryshimet |
| 2019.01.28 |
|
| Data | Versioni | Ndryshimet |
| janar 2018 | 2018.01.22 | Lëshimi fillestar.
Shënim: Ky dokument përmban udhëzime të projektimit HDMI Intel FPGA që u hoqën nga AN 745: Udhëzimet e dizajnit për ndërfaqet DisplayPort dhe HDMI dhe u riemëruan AN 745: Udhëzimet e dizajnit për ndërfaqen Intel FPGA DisplayPort. |
Korporata Intel. Të gjitha të drejtat e rezervuara. Intel, logoja e Intel dhe markat e tjera Intel janë marka tregtare të Intel Corporation ose filialeve të saj. Intel garanton performancën e produkteve të saj FPGA dhe gjysmëpërçuese sipas specifikimeve aktuale në përputhje me garancinë standarde të Intel, por rezervon të drejtën të bëjë ndryshime në çdo produkt dhe shërbim në çdo kohë pa paralajmërim. Intel nuk merr përsipër asnjë përgjegjësi ose përgjegjësi që rrjedh nga aplikimi ose përdorimi i ndonjë informacioni, produkti ose shërbimi të përshkruar këtu, përveçse kur është rënë dakord shprehimisht me shkrim nga Intel. Klientët e Intel këshillohen të marrin versionin më të fundit të specifikimeve të pajisjes përpara se të mbështeten në çdo informacion të publikuar dhe përpara se të bëjnë porosi për produkte ose shërbime.
Emra dhe marka të tjera mund të pretendohen si pronë e të tjerëve.
ID: 683677
Versioni: 2019-01-28
Dokumentet / Burimet
 |
intel AN 837 Udhëzimet e projektimit për HDMI FPGA IP [pdfUdhëzuesi i përdoruesit Udhëzimet e projektimit AN 837 për HDMI FPGA IP, AN 837, Udhëzimet e projektimit për HDMI FPGA IP, Udhëzimet për HDMI FPGA IP, HDMI FPGA IP |
