एएसएमआई समांतर II इंटेल एफपीजीए आईपी
ASMI Parallel II Intel® FPGA IP, Intel FPGA कॉन्फ़िगरेशन डिवाइस तक पहुंच प्रदान करता है, जो क्वाड-सीरियल कॉन्फ़िगरेशन (EPCQ), लो-वॉल्यूम हैंtagई क्वाड-सीरियल कॉन्फ़िगरेशन (EPCQ-L), और EPCQ-A सीरियल कॉन्फ़िगरेशन। आप इस आईपी का उपयोग रिमोट सिस्टम अपडेट और एसईयू सेंसिटिविटी मैप हैडर जैसे एप्लिकेशन के लिए बाहरी फ्लैश डिवाइस में डेटा पढ़ने और लिखने के लिए कर सकते हैं। File (.smh) भंडारण।
ASMI समानांतर Intel FPGA IP द्वारा समर्थित सुविधाओं के अलावा, ASMI समानांतर II Intel FPGA IP अतिरिक्त रूप से समर्थन करता है:
- एवलॉन® मेमोरी-मैप्ड इंटरफ़ेस के माध्यम से डायरेक्ट फ्लैश एक्सेस (लिखना/पढ़ना)।
- एवलॉन मेमोरी-मैप्ड इंटरफ़ेस में नियंत्रण स्थिति रजिस्टर (सीएसआर) इंटरफ़ेस के माध्यम से अन्य कार्यों के लिए नियंत्रण रजिस्टर।
- एवलॉन मेमोरी-मैप्ड इंटरफ़ेस से डिवाइस कमांड कोड में जेनेरिक कमांड का अनुवाद करें।
ASMI समानांतर II Intel FPGA IP GPIO मोड का उपयोग करने वाले Intel MAX® 10 उपकरणों सहित सभी Intel FPGA डिवाइस परिवारों के लिए उपलब्ध है।
ASMI समानांतर II Intel FPGA IP केवल EPCQ, EPCQ-L और EPCQ-A उपकरणों का समर्थन करता है। यदि आप तृतीय-पक्ष फ़्लैश डिवाइस का उपयोग कर रहे हैं, तो आपको जेनरिक सीरियल फ़्लैश इंटरफ़ेस Intel FPGA IP का उपयोग करना चाहिए।
ASMI Parallel II Intel FPGA IP, Intel Quartus® Prime सॉफ़्टवेयर संस्करण 17.0 और बाद में समर्थित है।
संबंधित जानकारी
- इंटेल एफपीजीए आईपी कोर का परिचय
- सभी Intel FPGA IP कोर के बारे में सामान्य जानकारी प्रदान करता है, जिसमें IP कोर को पैरामीटराइज़ करना, जनरेट करना, अपग्रेड करना और सिमुलेट करना शामिल है।
- संस्करण-स्वतंत्र आईपी और Qsys सिमुलेशन स्क्रिप्ट बनाना
- ऐसी सिम्युलेशन स्क्रिप्ट बनाएं जिन्हें सॉफ़्टवेयर या आईपी संस्करण अपग्रेड के लिए मैन्युअल अपडेट की आवश्यकता नहीं है।
- परियोजना प्रबंधन सर्वोत्तम अभ्यास
- आपकी परियोजना और आईपी के कुशल प्रबंधन और सुवाह्यता के लिए दिशानिर्देश files.
- एएसएमआई समानांतर इंटेल एफपीजीए आईपी कोर उपयोगकर्ता गाइड
- जेनेरिक सीरियल फ्लैश इंटरफेस इंटेल एफपीजीए आईपी यूजर गाइड
- तृतीय-पक्ष फ़्लैश उपकरणों के लिए समर्थन प्रदान करता है।
- एएन 720: अपने डिजाइन में एएसएमआई ब्लॉक का अनुकरण करना
रिलीज सूचना
IP संस्करण v19.1 तक Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करणों के समान हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 या बाद के संस्करण से, IP कोर में एक नई IP संस्करण योजना है।
IP संस्करण (XYZ) संख्या एक Intel Quartus Prime सॉफ़्टवेयर संस्करण से दूसरे में बदल सकती है। इसमें बदलाव:
- X IP के एक बड़े संशोधन को इंगित करता है। यदि आप अपने Intel Quartus Prime सॉफ़्टवेयर को अपडेट करते हैं, तो आपको IP को फिर से जनरेट करना होगा।
- Y इंगित करता है कि IP में नई सुविधाएँ शामिल हैं। इन नई सुविधाओं को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
- Z इंगित करता है कि IP में मामूली परिवर्तन शामिल हैं। इन परिवर्तनों को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
तालिका 1. ASMI समानांतर II Intel FPGA IP रिलीज़ सूचना
| वस्तु | विवरण |
| आईपी संस्करण | 18.0 |
| इंटेल क्वार्टस प्राइम प्रो संस्करण संस्करण | 18.0 |
| रिलीज़ की तारीख | 2018.05.07 |
बंदरगाहों
चित्र 1. पोर्ट ब्लॉक आरेख
तालिका 2. बंदरगाहों का विवरण
| संकेत | चौड़ाई | दिशा | विवरण |
| सीएसआर के लिए एवलॉन मेमोरी-मैप्ड स्लेव इंटरफ़ेस (avl_csr) | |||
| avl_csr_addr | 6 | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस एड्रेस बस। एड्रेस बस वर्ड एड्रेसिंग में है। |
| avl_csr_read | 1 | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस सीएसआर पर नियंत्रण पढ़ता है। |
| avl_csr_rddata | 32 | उत्पादन | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस सीएसआर से डेटा बस पढ़ता है। |
| avl_csr_write | 1 | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस सीएसआर पर नियंत्रण लिखता है। |
| avl_csr_writedata | 32 | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस सीएसआर को डेटा बस लिखता है। |
| avl_csr_waitrequest | 1 | उत्पादन | सीएसआर से एवलॉन मेमोरी-मैप्ड इंटरफ़ेस प्रतीक्षा अनुरोध नियंत्रण। |
| avl_csr_rddata_valid | 1 | उत्पादन | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस रीड डेटा मान्य है जो इंगित करता है कि सीएसआर रीड डेटा उपलब्ध है। |
| मेमोरी एक्सेस के लिए एवलॉन मेमोरी-मैप्ड स्लेव इंटरफ़ेस (avl_ mem) | |||
| avl_mem_write | 1 | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस मेमोरी पर नियंत्रण लिखता है |
| avl_mem_burstcount | 7 | इनपुट | मेमोरी के लिए एवलॉन मेमोरी-मैप्ड इंटरफ़ेस बर्स्ट काउंट। मान 1 से 64 तक (अधिकतम पृष्ठ आकार)। |
| avl_mem_wairequest | 1 | उत्पादन | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस मेमोरी से प्रतीक्षा अनुरोध नियंत्रण। |
| avl_mem_read | 1 | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस मेमोरी पर नियंत्रण पढ़ता है |
| avl_mem_addr | N | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस एड्रेस बस। एड्रेस बस वर्ड एड्रेसिंग में है।
पते की चौड़ाई प्रयुक्त फ्लैश मेमोरी घनत्व पर निर्भर करती है। |
| avl_mem_writedata | 32 | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस मेमोरी में डेटा बस लिखता है |
| avl_mem_readddata | 32 | उत्पादन | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस मेमोरी से डेटा बस पढ़ता है। |
| avl_mem_rddata_valid | 1 | उत्पादन | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस रीड डेटा मान्य है जो इंगित करता है कि मेमोरी रीड डेटा उपलब्ध है। |
| avl_mem_bytenble | 4 | इनपुट | एवलॉन मेमोरी-मैप्ड इंटरफ़ेस राइट डेटा बस को मेमोरी में सक्षम बनाता है। बर्स्टिंग मोड के दौरान, टीनएबल बस लॉजिक हाई होगी, 4'b1111। |
| घड़ी और रीसेट | |||
| क्लक | 1 | इनपुट | IP को क्लॉक करने के लिए इनपुट क्लॉक। (1) |
| रीसेट_एन | 1 | इनपुट | आईपी रीसेट करने के लिए अतुल्यकालिक रीसेट। (2) |
| नाली इंटरफ़ेस(3) | |||
| fqspi_dataout | 4 | द्विदिश | फ्लैश डिवाइस से डेटा फीड करने के लिए इनपुट या आउटपुट पोर्ट। |
| जारी… | |||
| संकेत | चौड़ाई | दिशा | विवरण |
| qspi_dclk | 1 | उत्पादन | फ्लैश डिवाइस को क्लॉक सिग्नल प्रदान करता है। |
| qspi_scein | 1 | उत्पादन | फ्लैश डिवाइस को एनसीएस सिग्नल प्रदान करता है।
Stratix® V, Arria® V, Cyclone® V और पुराने उपकरणों का समर्थन करता है। |
| 3 | उत्पादन | फ्लैश डिवाइस को एनसीएस सिग्नल प्रदान करता है।
Intel Arria 10 और Intel Cyclone 10 GX उपकरणों का समर्थन करता है। |
- आप क्लॉक फ्रीक्वेंसी को 50 MHz के बराबर या कम पर सेट कर सकते हैं।
- आईपी रीसेट करने के लिए कम से कम एक क्लॉक साइकिल के लिए सिग्नल को होल्ड करें।
- उपलब्ध जब आप समर्पित सक्रिय सीरियल इंटरफ़ेस पैरामीटर अक्षम करें सक्षम करते हैं।
संबंधित जानकारी
- क्वाड-सीरियल कॉन्फ़िगरेशन (EPCQ) डिवाइस डेटाशीट
- ईपीसीक्यू-एल सीरियल कॉन्फ़िगरेशन डिवाइस डेटाशीट
- ईपीसीक्यू-ए सीरियल कॉन्फ़िगरेशन डिवाइस डेटाशीट
पैरामीटर
तालिका 3. पैरामीटर सेटिंग्स
| पैरामीटर | कानूनी मूल्य | विवरण |
| कॉन्फ़िगरेशन डिवाइस प्रकार | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A | EPCQ, EPCQ-L, या EPCQ-A उपकरण प्रकार निर्दिष्ट करता है जिसका आप उपयोग करना चाहते हैं। |
| I/O मोड चुनें | सामान्य मानक दोहरी क्वाड | जब आप फास्ट रीड ऑपरेशन को सक्षम करते हैं तो विस्तारित डेटा चौड़ाई का चयन करता है। |
| समर्पित सक्रिय सीरियल इंटरफ़ेस अक्षम करें | — | ASMIBLOCK सिग्नल को आपके डिज़ाइन के शीर्ष स्तर पर रूट करता है। |
| एसपीआई पिन इंटरफ़ेस सक्षम करें | — | ASMIBLOCK संकेतों का SPI पिन इंटरफ़ेस में अनुवाद करता है। |
| फ़्लैश सिमुलेशन मॉडल सक्षम करें | — | सिमुलेशन के लिए डिफ़ॉल्ट ईपीसीक्यू 1024 सिमुलेशन मॉडल का उपयोग करता है। यदि आप किसी तृतीय-पक्ष फ़्लैश डिवाइस का उपयोग कर रहे हैं, तो इसे देखें एएन 720: अपने डिजाइन में एएसएमआई ब्लॉक का अनुकरण करना फ्लैश मॉडल को ASMI ब्लॉक से जोड़ने के लिए एक रैपर बनाने के लिए। |
| प्रयुक्त चिप चयन की संख्या | 1
2(4) 3(4) |
फ्लैश से जुड़े चिप सेलेक्ट की संख्या का चयन करता है। |
- केवल Intel Arria 10 डिवाइस, Intel Cyclone 10 GX डिवाइस और सक्षम SPI पिन इंटरफ़ेस वाले अन्य डिवाइस में समर्थित है।
संबंधित जानकारी
- क्वाड-सीरियल कॉन्फ़िगरेशन (EPCQ) डिवाइस डेटाशीट
- ईपीसीक्यू-एल सीरियल कॉन्फ़िगरेशन डिवाइस डेटाशीट
- ईपीसीक्यू-ए सीरियल कॉन्फ़िगरेशन डिवाइस डेटाशीट
- एएन 720: अपने डिजाइन में एएसएमआई ब्लॉक का अनुकरण करना
रजिस्टर मैप
तालिका 4. मानचित्र रजिस्टर करें
- निम्न तालिका में ऑफ़सेट प्रत्येक पता स्मृति पता स्थान के 1 शब्द का प्रतिनिधित्व करता है।
- सभी रजिस्टरों का डिफ़ॉल्ट मान 0x0 है।
| ओफ़्सेट | नाम पंजीकृत करें | आर/डब्ल्यू | फ़ील्ड नाम | अंश | चौड़ाई | विवरण |
| 0 | WR_सक्षम | W | WR_सक्षम | 0 | 1 | लेखन सक्षम करने के लिए 1 लिखें। |
| 1 | WR_अक्षम | W | WR_अक्षम | 0 | 1 | राइट डिसेबल करने के लिए 1 लिखें। |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | स्थिति रजिस्टर में लिखने के लिए जानकारी शामिल है। |
| 3 | आरडी_स्थिति | R | आरडी_स्थिति | 7:0 | 8 | रीड स्टेटस रजिस्टर ऑपरेशन से जानकारी शामिल है। |
| 4 | सेक्टर_मिटाना | W | सेक्टर वैल्यू | 23:0
या 31:0 |
24 या
32 |
डिवाइस घनत्व के आधार पर मिटाए जाने वाले सेक्टर का पता शामिल करें। (5) |
| 5 | SUBSECTOR_ERASE | W | सब-सेक्टर वैल्यू | 23:0
या 31:0 |
24 या
32 |
डिवाइस घनत्व के आधार पर मिटाए जाने वाले सबसेक्टर का पता होता है। (6) |
| 6 – 7 | सुरक्षित | |||||
| 8 | नियंत्रण | डब्ल्यू/आर | चिप का चयन करें | 7:4 | 4 | फ्लैश डिवाइस का चयन करता है। डिफ़ॉल्ट मान 0 है, जो पहले फ्लैश डिवाइस को लक्षित करता है। दूसरे उपकरण का चयन करने के लिए, मान को 1 पर सेट करें, तीसरे उपकरण का चयन करने के लिए, मान को 2 पर सेट करें। |
| सुरक्षित | ||||||
| डब्ल्यू/आर | अक्षम करना | 0 | 1 | सभी आउटपुट सिग्नल को उच्च-जेड स्थिति में डालकर आईपी के एसपीआई संकेतों को अक्षम करने के लिए इसे 1 पर सेट करें। | ||
| जारी… | ||||||
| ओफ़्सेट | नाम पंजीकृत करें | आर/डब्ल्यू | फ़ील्ड नाम | अंश | चौड़ाई | विवरण |
| इसका उपयोग अन्य उपकरणों के साथ बस साझा करने के लिए किया जा सकता है। | ||||||
| 9 – 12 | सुरक्षित | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | एनवीसीआर मूल्य | 15:0 | 16 | नॉन-वोलाटाइल कॉन्फिगरेशन रजिस्टर में वैल्यू लिखता है। |
| 14 | RD_NON_VOLATILE_CONF_REG | R | एनवीसीआर मूल्य | 15:0 | 16 | गैर-वाष्पशील कॉन्फ़िगरेशन रजिस्टर से मूल्य पढ़ता है |
| 15 | RD_FLAG_STATUS_REG | R | RD_FLAG_STATUS_REG | 8 | 8 | ध्वज स्थिति रजिस्टर पढ़ता है |
| 16 | CLR_FLAG_ स्थिति REG | W | CLR_FLAG_ स्थिति REG | 8 | 8 | फ़्लैग स्थिति रजिस्टर साफ़ करता है |
| 17 | बल्क_ईआरएसई | W | बल्क_ईआरएसई | 0 | 1 | पूरी चिप मिटाने के लिए 1 लिखें (सिंगल-डाई डिवाइस के लिए).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | पूरे डाई को मिटाने के लिए 1 लिखें (स्टैक-डाई डिवाइस के लिए)।(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | 1 बाइट एड्रेस मोड में प्रवेश करने के लिए 4 लिखें |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | 1 बाइट एड्रेस मोड से बाहर निकलने के लिए 4 लिखें |
| 21 | सेक्टर_प्रोटेक्ट | W | सेक्टर प्रोटेक्ट वैल्यू | 7:0 | 8 | किसी क्षेत्र की सुरक्षा के लिए स्थिति रजिस्टर में लिखने का मूल्य। (8) |
| 22 | आरडी_मेमोरी_कैपेसिटी_आईडी | R | मेमोरी क्षमता मान | 7:0 | 8 | स्मृति क्षमता आईडी की जानकारी शामिल है। |
| 23 –
32 |
सुरक्षित | |||||
आपको केवल क्षेत्र के भीतर कोई पता निर्दिष्ट करने की आवश्यकता है और आईपी उस विशेष क्षेत्र को मिटा देगा।
आपको केवल सब-सेक्टर के भीतर कोई पता निर्दिष्ट करने की आवश्यकता है और आईपी उस विशेष सब-सेक्टर को मिटा देगा।
संबंधित जानकारी
- क्वाड-सीरियल कॉन्फ़िगरेशन (EPCQ) डिवाइस डेटाशीट
- ईपीसीक्यू-एल सीरियल कॉन्फ़िगरेशन डिवाइस डेटाशीट
- ईपीसीक्यू-ए सीरियल कॉन्फ़िगरेशन डिवाइस डेटाशीट
- एवलॉन इंटरफ़ेस निर्दिष्टीकरण
संचालन
एएसएमआई पैरेलल II इंटेल एफपीजीए आईपी इंटरफेस एवलॉन मेमोरी-मैप्ड इंटरफेस कंप्लेंट हैं। अधिक जानकारी के लिए, एवलॉन विनिर्देशों को देखें।
- आपको केवल डाई के भीतर किसी भी पते को निर्दिष्ट करने की आवश्यकता है और आईपी उस विशेष डाई को मिटा देगा।
- ईपीसीक्यू और ईपीसीक्यू-एल उपकरणों के लिए, ब्लॉक प्रोटेक्ट बिट बिट [2:4] और [6] हैं और टॉप/बॉटम (टीबी) बिट स्टेटस रजिस्टर का बिट 5 है। ईपीसीक्यू-ए उपकरणों के लिए। ब्लॉक प्रोटेक्ट बिट बिट [2:4] है और टीबी बिट स्टेटस रजिस्टर का बिट 5 है।
संबंधित जानकारी
- एवलॉन इंटरफ़ेस निर्दिष्टीकरण
नियंत्रण स्थिति रजिस्टर संचालन
आप नियंत्रण स्थिति रजिस्टर (CSR) का उपयोग करके किसी विशिष्ट पते पर पढ़ने या लिखने का कार्य कर सकते हैं।
नियंत्रण स्थिति रजिस्टर के लिए पढ़ने या लिखने के संचालन को निष्पादित करने के लिए, इन चरणों का पालन करें:
- avl_csr_write या avl_csr_read सिग्नल डालें, जबकि
avl_csr_waitrequest संकेत कम है (यदि प्रतीक्षा अनुरोध संकेत अधिक है, तो avl_csr_write या avl_csr_read संकेत को तब तक उच्च रखा जाना चाहिए जब तक कि प्रतीक्षा अनुरोध संकेत कम न हो जाए)। - उसी समय, avl_csr_address बस पर पता मान सेट करें। यदि यह एक लेखन ऑपरेशन है, तो avl_csr_writedata बस पर मान डेटा को पते के साथ सेट करें।
- यदि यह एक रीड ट्रांजैक्शन है, तब तक प्रतीक्षा करें जब तक कि रीड डेटा को पुनः प्राप्त करने के लिए avl_csr_readdatavalid सिग्नल उच्च घोषित न हो जाए।
- ऑपरेशंस के लिए जिन्हें फ्लैश करने के लिए राइट वैल्यू की आवश्यकता होती है, आपको पहले राइट इनेबल ऑपरेशन करना होगा।
- हर बार जब आप लिखने या मिटाने का आदेश जारी करते हैं तो आपको फ़्लैग स्थिति रजिस्टर अवश्य पढ़ना चाहिए।
- यदि एकाधिक फ्लैश डिवाइस का उपयोग किया जाता है, तो आपको विशिष्ट फ्लैश डिवाइस पर कोई भी ऑपरेशन करने से पहले सही चिप चयन का चयन करने के लिए चिप चयन रजिस्टर में लिखना होगा।
चित्रा 2. मेमोरी क्षमता रजिस्टर वेवफॉर्म पूर्व पढ़ेंample
चित्र 3. सक्षम रजिस्टर वेवफ़ॉर्म पूर्व लिखेंample
मेमोरी ऑपरेशंस
ASMI समानांतर II Intel FPGA IP मेमोरी इंटरफ़ेस फटने और डायरेक्ट फ्लैश मेमोरी एक्सेस का समर्थन करता है। डायरेक्ट फ्लैश मेमोरी एक्सेस के दौरान, IP आपको कोई भी डायरेक्ट रीड या राइट ऑपरेशन करने की अनुमति देने के लिए निम्न चरणों का पालन करता है:
- राइट ऑपरेशन के लिए सक्षम लिखें
- यह सुनिश्चित करने के लिए फ़्लैग स्थिति रजिस्टर जांचें कि कार्रवाई फ़्लैश पर पूरी हो गई है
- ऑपरेशन पूरा होने पर प्रतीक्षा अनुरोध सिग्नल जारी करें
मेमोरी ऑपरेशंस एवलॉन मेमोरी-मैप्ड इंटरफ़ेस ऑपरेशंस के समान हैं। आपको पता बस में सही मान सेट करना होगा, डेटा लिखना होगा यदि यह एक लिखित लेन-देन है, एकल लेनदेन के लिए बर्स्ट काउंट मान को 1 पर ड्राइव करें या आपका वांछित बर्स्ट काउंट मान, और लिखने या पढ़ने के संकेत को ट्रिगर करें।
चित्र 4. 8-वर्ड राइट बर्स्ट वेवफॉर्म Example
चित्रा 5. 8-वर्ड रीडिंग बर्स्ट वेवफॉर्म एक्सample
चित्र 6. 1-बाइट बाईटीनेबल = 4'b0001 वेवफॉर्म पूर्व लिखेंample
ASMI पैरेलल II Intel FPGA IP यूज़ केस Exampलेस
उपयोग मामला पूर्वampलेस ASMI समानांतर II IP और J का उपयोग करते हैंTAG-टू-एवलॉन मास्टर फ्लैश एक्सेस ऑपरेशंस करने के लिए, जैसे कि सिलिकॉन आईडी पढ़ना, मेमोरी पढ़ना, मेमोरी लिखना, सेक्टर मिटाना, सेक्टर प्रोटेक्ट करना, फ्लैग स्टेटस रजिस्टर क्लियर करना और एनवीसीआर लिखना।
पूर्व चलाने के लिएampलेस, आपको FPGA को कॉन्फिगर करना होगा। इन कदमों का अनुसरण करें:
- प्लेटफ़ॉर्म डिज़ाइनर सिस्टम के आधार पर FPGA को कॉन्फ़िगर करें जैसा कि नीचे दिए गए चित्र में दिखाया गया है।
चित्र 7. ASMI समानांतर II IP और J को दर्शाने वाला प्लेटफ़ॉर्म डिज़ाइनर सिस्टमTAG-टू-एवलॉन मास्टर
- निम्नलिखित टीसीएल स्क्रिप्ट को उसी निर्देशिका में अपनी परियोजना के रूप में सहेजें। उदाहरण के लिए स्क्रिप्ट को epcq128_access.tcl नाम देंampले.
- सिस्टम कंसोल लॉन्च करें। कंसोल में, "स्रोत epcq128_access.tcl" का उपयोग करके स्क्रिप्ट को स्रोत करें।
Exampले 1: कॉन्फिगरेशन डिवाइसेस की सिलिकॉन आईडी पढ़ें
Example 2: पता H'40000000 पर डेटा का एक शब्द पढ़ें और लिखें
Exampले 3: सेक्टर 64 को मिटा दें
Exampले 4: सेक्टर्स पर सेक्टर प्रोटेक्ट करें (0 से 127)
Example 5: फ्लैग स्टेटस रजिस्टर को पढ़ें और क्लियर करें
Exampले 6: एनवीसीआर पढ़ें और लिखें
एएसएमआई समानांतर II इंटेल एफपीजीए आईपी उपयोगकर्ता गाइड अभिलेखागार
IP संस्करण v19.1 तक Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करणों के समान हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 या बाद के संस्करण से, IP कोर में एक नई IP संस्करण योजना है।
यदि कोई IP कोर संस्करण सूचीबद्ध नहीं है, तो पिछले IP कोर संस्करण के लिए उपयोगकर्ता मार्गदर्शिका लागू होती है।
| इंटेल क्वार्टस प्राइम संस्करण | आईपी कोर संस्करण | उपयोगकर्ता गाइड |
| 17.0 | 17.0 | Altera ASMI समानांतर II IP कोर उपयोगकर्ता मार्गदर्शिका |
ASMI समानांतर II Intel FPGA IP उपयोगकर्ता गाइड के लिए दस्तावेज़ संशोधन इतिहास
| दस्तावेज़ संस्करण | इंटेल क्वार्टस प्राइम संस्करण | आईपी संस्करण | परिवर्तन |
| 2020.07.29 | 18.0 | 18.0 | • दस्तावेज़ का शीर्षक इसमें अपडेट किया गया एएसएमआई समानांतर II इंटेल एफपीजीए आईपी उपयोगकर्ता गाइड.
• अपडेट किया गया तालिका 2: पैरामीटर सेटिंग्स अनुभाग में पैरामीटर. |
| 2018.09.24 | 18.0 | 18.0 | • ASMI समानांतर II Intel FPGA IP कोर के लिए अनुप्रयोगों और समर्थन पर अतिरिक्त जानकारी।
• को संदर्भित करने के लिए एक नोट जोड़ा गया जेनेरिक सीरियल फ्लैश इंटरफेस इंटेल एफपीजीए आईपी कोर यूजर गाइड. • जोड़ा गया ASMI समानांतर II Intel FPGA IP कोर उपयोग केस Exampलेस अनुभाग। |
| 2018.05.07 | 18.0 | 18.0 | • Altera ASMI Parallel II IP core का नाम बदलकर ASMI Parallel II Intel FPGA IP core per Intel rebranding कर दिया गया।
• EPCQ-A उपकरणों के लिए अतिरिक्त समर्थन। • में clk सिग्नल में एक नोट जोड़ा गया पोर्ट विवरण मेज़। • में qspi_scein सिग्नल के लिए विवरण अपडेट किया गया पोर्ट विवरण मेज़। • में SECTOR_PROTECT रजिस्टर में एक नोट जोड़ा गया रजिस्टर मैप मेज़। • में SECTOR_ERASE और SUBSECTOR_ERASE रजिस्टरों के लिए बिट और चौड़ाई अपडेट की गई रजिस्टर मैप मेज़। • SECTOR_PROTECT के लिए बिट और चौड़ाई अपडेट की गई में रजिस्टर करें रजिस्टर मैप मेज़। |
| जारी… | |||
| दस्तावेज़ संस्करण | इंटेल क्वार्टस प्राइम संस्करण | आईपी संस्करण | परिवर्तन |
| • में नियंत्रण रजिस्टर के चिप चयन विकल्प के लिए अद्यतन विवरण रजिस्टर मैप मेज़।
• SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE, और DIE_ERASE रजिस्टरों के लिए फ़ुटनोट को अपडेट किया रजिस्टर मैप मेज़। • vl_mem_addr के लिए विवरण अपडेट किया गया में संकेत पोर्ट विवरण मेज़। • मामूली संपादकीय संपादन। |
| तारीख | संस्करण | परिवर्तन |
| मई 2017 | 2017.05.08 | प्रारंभिक रिहाई। |
इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।
*अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।
दस्तावेज़ / संसाधन
 |
इंटेल एएसएमआई समानांतर II इंटेल एफपीजीए आईपी [पीडीएफ] उपयोगकर्ता गाइड ASMI समानांतर II Intel FPGA IP, ASMI, समानांतर II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
