ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP omogućava pristup Intel FPGA konfiguracijskim uređajima, a to su quad-serial konfiguracija (EPCQ), low-voltage quad-serial konfiguracija (EPCQ-L) i EPCQ-A serijska konfiguracija. Možete koristiti ovu IP adresu za čitanje i pisanje podataka na vanjske flash uređaje za aplikacije, kao što je ažuriranje udaljenog sistema i SEU Sensitivity Map Header File (.smh) pohrana.
Osim funkcija koje podržava ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP dodatno podržava:
- Direktan fleš pristup (upisivanje/čitanje) preko Avalon® memorijskog interfejsa.
- Kontrolni registar za druge operacije preko sučelja registra statusa kontrole (CSR) u Avalon memorijskom mapiranom sučelju.
- Prevedite generičke komande iz Avalon memorijskog mapiranog interfejsa u komandne kodove uređaja.
ASMI Parallel II Intel FPGA IP je dostupan za sve porodice Intel FPGA uređaja uključujući Intel MAX® 10 uređaje koji koriste GPIO način rada.
ASMI Parallel II Intel FPGA IP podržava samo EPCQ, EPCQ-L i EPCQ-A uređaje. Ako koristite flash uređaje treće strane, morate koristiti Generic Serial Flash Interface Intel FPGA IP.
ASMI Parallel II Intel FPGA IP je podržan u softveru Intel Quartus® Prime verzija 17.0 i novije.
Povezane informacije
- Uvod u Intel FPGA IP jezgra
- Pruža opšte informacije o svim Intel FPGA IP jezgrama, uključujući parametriranje, generisanje, nadogradnju i simulaciju IP jezgara.
- Kreiranje Version-Independent IP i Qsys simulacijskih skripti
- Kreirajte skripte za simulaciju koje ne zahtijevaju ručno ažuriranje softvera ili nadogradnje IP verzije.
- Najbolje prakse upravljanja projektima
- Smjernice za efikasno upravljanje i prenosivost vašeg projekta i IP-a files.
- ASMI Parallel Intel FPGA IP Core Uputstvo za upotrebu
- Generički serijski Flash interfejs Intel FPGA IP Uputstvo za upotrebu
- Pruža podršku za flash uređaje trećih strana.
- AN 720: Simulacija ASMI bloka u vašem dizajnu
Informacije o izdanju
IP verzije su iste kao verzije softvera Intel Quartus Prime Design Suite do v19.1. Od verzije softvera Intel Quartus Prime Design Suite 19.2 ili novije, IP jezgre imaju novu šemu IP verzija.
Broj IP verzije (XYZ) može se promijeniti iz jedne verzije softvera Intel Quartus Prime u drugu. Promjena u:
- X označava veliku reviziju IP-a. Ako ažurirate svoj Intel Quartus Prime softver, morate regenerisati IP.
- Y označava da IP uključuje nove funkcije. Regenerirajte svoj IP da biste uključili ove nove funkcije.
- Z označava da IP uključuje manje promjene. Ponovo generirajte svoj IP kako biste uključili ove promjene.
Tabela 1. Informacije o izdanju ASMI Parallel II Intel FPGA IP
| Stavka | Opis |
| IP verzija | 18.0 |
| Verzija Intel Quartus Prime Pro Edition | 18.0 |
| Datum izlaska | 2018.05.07 |
Luke
Slika 1. Blok dijagram portova
Tabela 2. Opis portova
| Signal | Širina | Smjer | Opis |
| Avalon memorijski mapirani Slave interfejs za CSR (avl_csr) | |||
| avl_csr_addr | 6 | Input | Adresna sabirnica interfejsa mapirana memorijom Avalon. Adresna magistrala je u adresiranju riječi. |
| avl_csr_read | 1 | Input | Kontrola čitanja Avalon memorijskog interfejsa u CSR. |
| avl_csr_rddata | 32 | Izlaz | Avalon memorijsko mapirani interfejs za čitanje sabirnice podataka iz CSR-a. |
| avl_csr_write | 1 | Input | Kontrola pisanja Avalon memorijskog interfejsa u CSR. |
| avl_csr_writedata | 32 | Input | Avalon memorijsko mapirani interfejs za upis podataka sabirnice podataka u CSR. |
| avl_csr_waitrequest | 1 | Izlaz | Avalon memorijsko mapirano sučelje kontrola zahtjeva čekanja iz CSR-a. |
| avl_csr_rddata_valid | 1 | Izlaz | Podaci za čitanje Avalon memorijsko mapiranog interfejsa su validni koji ukazuju da su podaci za čitanje CSR dostupni. |
| Avalon memorijski mapiran Slave interfejs za pristup memoriji (avl_ mem) | |||
| avl_mem_write | 1 | Input | Avalon memorijsko mapirano sučelje kontrola pisanja u memoriju |
| avl_mem_burstcount | 7 | Input | Avalon memorijsko mapirani interfejs burst count za memoriju. Opseg vrijednosti od 1 do 64 (maksimalna veličina stranice). |
| avl_mem_waitrequest | 1 | Izlaz | Avalon memorijsko mapirani interfejs za kontrolu zahtjeva čekanja iz memorije. |
| avl_mem_read | 1 | Input | Avalon memorijsko mapirani interfejs za kontrolu čitanja u memoriju |
| avl_mem_addr | N | Input | Adresna sabirnica interfejsa mapirana memorijom Avalon. Adresna magistrala je u adresiranju riječi.
Širina adrese zavisi od gustine fleš memorije koja se koristi. |
| avl_mem_writedata | 32 | Input | Avalon memorijsko mapirano sučelje upisuje sabirnicu podataka u memoriju |
| avl_mem_readddata | 32 | Izlaz | Avalon memorijsko mapirani interfejs čita sabirnicu podataka iz memorije. |
| avl_mem_rddata_valid | 1 | Izlaz | Avalon memorijsko mapirani interfejs čitanja podataka je validan što ukazuje da su podaci za čitanje memorije dostupni. |
| avl_mem_byteenble | 4 | Input | Avalon memorijsko mapirani interfejs za pisanje podataka omogućava sabirnicu do memorije. Tokom burst moda, bajteenable sabirnica će biti logički visoka, 4'b1111. |
| Sat i resetovanje | |||
| clk | 1 | Input | Unesite sat za taktiranje IP-a. (1) |
| reset_n | 1 | Input | Asinhroni reset za resetiranje IP-a.(2) |
| Conduit Interface(3) | |||
| fqspi_dataout | 4 | Dvosmerni | Ulazni ili izlazni port za unos podataka sa fleš uređaja. |
| nastavak… | |||
| Signal | Širina | Smjer | Opis |
| qspi_dclk | 1 | Izlaz | Pruža signal sata fleš uređaju. |
| qspi_scein | 1 | Izlaz | Pruža ncs signal fleš uređaju.
Podržava Stratix® V, Arria® V, Cyclone® V i starije uređaje. |
| 3 | Izlaz | Pruža ncs signal fleš uređaju.
Podržava Intel Arria 10 i Intel Cyclone 10 GX uređaje. |
- Možete postaviti frekvenciju takta na nižu ili jednaku 50 MHz.
- Zadržite signal najmanje jedan ciklus takta da resetujete IP.
- Dostupno kada omogućite parametar Onemogući namjenski aktivni serijski interfejs.
Povezane informacije
- Podatkovni list uređaja za Quad-Serial Configuration (EPCQ).
- EPCQ-L list s podacima o uređajima za serijsku konfiguraciju
- EPCQ-A list s podacima o uređaju za serijsku konfiguraciju
Parameters
Tabela 3. Postavke parametara
| Parametar | Legal Values | Opisi |
| Tip konfiguracije uređaja | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A, EPCQXNUMXA | Određuje tip uređaja EPCQ, EPCQ-L ili EPCQ-A koji želite da koristite. |
| Odaberite I/O mod | NORMALNI STANDARDNI DUAL QUAD | Odabire proširenu širinu podataka kada omogućite operaciju brzog čitanja. |
| Onemogućite namjenski aktivni serijski interfejs | — | Usmjerava ASMIBLOCK signale na najviši nivo vašeg dizajna. |
| Omogući interfejs za SPI pinove | — | Prevodi ASMIBLOCK signale na SPI pin interfejs. |
| Omogući simulacijski model blica | — | Koristi zadani EPCQ 1024 simulacijski model za simulaciju. Ako koristite flash uređaj treće strane, pogledajte AN 720: Simulacija ASMI bloka u vašem dizajnu da kreirate omot za povezivanje flash modela sa ASMI blokom. |
| Broj korištenog čipa Odaberite | 1
2(4) 3(4) |
Odabire broj odabranih čipova povezanih na blic. |
- Podržano samo na Intel Arria 10 uređajima, Intel Cyclone 10 GX uređajima i drugim uređajima sa omogućenim interfejsom Enable SPI pinova.
Povezane informacije
- Podatkovni list uređaja za Quad-Serial Configuration (EPCQ).
- EPCQ-L list s podacima o uređajima za serijsku konfiguraciju
- EPCQ-A list s podacima o uređaju za serijsku konfiguraciju
- AN 720: Simulacija ASMI bloka u vašem dizajnu
Registrirajte se Karta
Tabela 4. Registarska karta
- Svaki pomak adrese u sljedećoj tabeli predstavlja 1 riječ memorijskog adresnog prostora.
- Svi registri imaju zadanu vrijednost 0x0.
| Offset | Registrirajte ime | R/W | Ime polja | Bit | Širina | Opis |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Write 1 za omogućavanje pisanja. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Write 1 da izvršite onemogućavanje pisanja. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Sadrži informacije za upis u registar statusa. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Sadrži informacije iz operacije registra statusa čitanja. |
| 4 | SECTOR_ERASE | W | Vrijednost sektora | 23:0
ili 31:0 |
24 ili
32 |
Sadrži adresu sektora za brisanje u zavisnosti od gustine uređaja.(5) |
| 5 | SUBSECTOR_ERASE | W | Vrijednost podsektora | 23:0
ili 31:0 |
24 ili
32 |
Sadrži adresu podsektora za brisanje u zavisnosti od gustine uređaja.(6) |
| 6 – 7 | Rezervirano | |||||
| 8 | KONTROLA | W/R | CHIP SELECT | 7:4 | 4 | Bira fleš uređaj. Zadana vrijednost je 0, koja cilja na prvi flash uređaj. Da biste odabrali drugi uređaj, postavite vrijednost na 1, da biste odabrali treći uređaj, postavite vrijednost na 2. |
| Rezervirano | ||||||
| W/R | ONEMOGUĆI | 0 | 1 | Postavite ovo na 1 da biste onemogućili SPI signale IP-a stavljanjem svih izlaznih signala u visoko Z stanje. | ||
| nastavak… | ||||||
| Offset | Registrirajte ime | R/W | Ime polja | Bit | Širina | Opis |
| Ovo se može koristiti za dijeljenje magistrale sa drugim uređajima. | ||||||
| 9 – 12 | Rezervirano | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR vrijednost | 15:0 | 16 | Upisuje vrijednost u nepromjenjivi registar konfiguracije. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR vrijednost | 15:0 | 16 | Čita vrijednost iz nepromjenjivog registra konfiguracije |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Čita registar statusa zastavice |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Briše registar statusa zastavice |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Upišite 1 da izbrišete cijeli čip (za uređaj s jednom matricom).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Upišite 1 da izbrišete cijelu kockicu (za uređaj sa slaganjem).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Upišite 1 da biste ušli u način adrese od 4 bajta |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Upišite 1 da biste izašli iz moda adrese od 4 bajta |
| 21 | SECTOR_PROTECT | W | Vrijednost zaštite sektora | 7:0 | 8 | Vrijednost za upis u statusni registar radi zaštite sektora. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Vrijednost kapaciteta memorije | 7:0 | 8 | Sadrži informacije o ID-u memorijskog kapaciteta. |
| 23 –
32 |
Rezervirano | |||||
Vi samo trebate navesti bilo koju adresu unutar sektora i IP će izbrisati taj određeni sektor.
Vi samo trebate navesti bilo koju adresu unutar podsektora i IP će izbrisati taj određeni podsektor.
Povezane informacije
- Podatkovni list uređaja za Quad-Serial Configuration (EPCQ).
- EPCQ-L list s podacima o uređajima za serijsku konfiguraciju
- EPCQ-A list s podacima o uređaju za serijsku konfiguraciju
- Specifikacije Avalon interfejsa
Operacije
ASMI Parallel II Intel FPGA IP interfejsi su kompatibilni sa Avalon memorijskim mapiranim interfejsom. Za više detalja pogledajte Avalon specifikacije.
- Vi samo trebate navesti bilo koju adresu unutar matrice i IP će obrisati tu konkretnu kockicu.
- Za EPCQ i EPCQ-L uređaje, bit zaštite bloka su bit [2:4] i [6], a gornji/donji (TB) bit je bit 5 statusnog registra. Za EPCQ-A uređaje. zaštitni bit bloka su bit [2:4], a bit TB je bit 5 statusnog registra.
Povezane informacije
- Specifikacije Avalon interfejsa
Operacije registra statusa kontrole
Možete izvršiti čitanje ili pisanje na određeni pomak adrese koristeći kontrolni statusni registar (CSR).
Da biste izvršili operaciju čitanja ili pisanja za registar statusa kontrole, slijedite ove korake:
- Potvrdite avl_csr_write ili avl_csr_read signal dok je
avl_csr_waitrequest signal je nizak (ako je signal zahtjeva čekanja visok, signal avl_csr_write ili avl_csr_read mora se održavati visokim dok signal zahtjeva čekanja ne padne nizak). - U isto vrijeme postavite vrijednost adrese na magistrali avl_csr_address. Ako je to operacija pisanja, postavite podatke o vrijednosti na sabirnici avl_csr_writedata zajedno sa adresom.
- Ako se radi o transakciji čitanja, pričekajte dok se signal avl_csr_readdatavalid ne potvrdi kao visok da biste dohvatili pročitane podatke.
- Za operacije koje zahtijevaju da vrijednost pisanja treperi, morate prvo izvršiti operaciju omogućavanja pisanja.
- Morate pročitati registar statusa zastavice svaki put kada izdate naredbu za pisanje ili brisanje.
- Ako se koristi više flash uređaja, morate upisati u registar za odabir čipa da biste odabrali ispravan odabir čipa prije izvođenja bilo kakve operacije na određenom flash uređaju.
Slika 2. Čitanje talasnog oblika registra kapaciteta memorije nprample
Slika 3. Write Enable Register Waveform Example
Memorijske operacije
ASMI Parallel II Intel FPGA IP memorijski interfejs podržava bursting i direktan pristup fleš memoriji. Tokom direktnog pristupa flash memoriji, IP obavlja sljedeće korake kako bi vam omogućio da izvršite bilo koju direktnu operaciju čitanja ili pisanja:
- Omogućavanje pisanja za operaciju pisanja
- Provjerite registar statusa zastavice kako biste bili sigurni da je operacija završena na blicu
- Otpustite signal zahtjeva za čekanjem kada se operacija završi
Memorijske operacije su slične operacijama interfejsa mapiranih memorijom Avalona. Morate postaviti ispravnu vrijednost na adresnoj magistrali, upisati podatke ako se radi o transakciji pisanja, podesiti vrijednost brojanja rafala na 1 za jednu transakciju ili željenu vrijednost brojanja rafala i pokrenuti signal za pisanje ili čitanje.
Slika 4. 8-Word Write Burst Waveform Example
Slika 5. Rafalni talas za čitanje od 8 reči, prample
Slika 6. 1-Byte Write byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP slučaj upotrebe pramples
Slučaj upotrebe nprampkoriste ASMI Parallel II IP i JTAG-to-Avalon Master za obavljanje operacija flash pristupa, kao što su čitanje silikonskog ID-a, čitanje memorije, memorija pisanja, brisanje sektora, zaštita sektora, brisanje registra statusa zastavice i pisanje nvcr-a.
Za pokretanje bivšegamples, morate konfigurirati FPGA. Slijedite ove korake:
- Konfigurirajte FPGA baziran na Platform Designer sistemu kao što je prikazano na sljedećoj slici.
Slika 7. Sistem dizajnera platforme koji prikazuje ASMI Parallel II IP i JTAG-Avalon Masteru
- Sačuvajte sljedeću TCL skriptu u istom direktoriju kao i vaš projekt. Imenujte skriptu kao epcq128_access.tcl, na primjerample.
- Pokrenite sistemsku konzolu. U konzoli, izvor skripte koristeći “source epcq128_access.tcl”.
Example 1: Pročitajte silikonski ID konfiguracionih uređaja
Example 2: Pročitajte i napišite jednu riječ podataka na adresi H'40000000
Example 3: Obriši sektor 64
Example 4: Izvršite zaštitu sektora na sektorima (0 do 127)
Example 5: Čitanje i brisanje registra statusa zastavice
Example 6: Čitanje i pisanje nvcr
ASMI Parallel II Intel FPGA IP Korisnički vodič Arhiva
IP verzije su iste kao verzije softvera Intel Quartus Prime Design Suite do v19.1. Od verzije softvera Intel Quartus Prime Design Suite 19.2 ili novije, IP jezgre imaju novu šemu IP verzija.
Ako verzija IP jezgra nije navedena, primjenjuje se korisnički vodič za prethodnu verziju IP jezgre.
| Intel Quartus Prime verzija | IP Core verzija | Uputstvo za upotrebu |
| 17.0 | 17.0 | Altera ASMI Parallel II IP Core korisnički priručnik |
Istorija revizija dokumenta za ASMI Parallel II Intel FPGA IP korisnički priručnik
| Verzija dokumenta | Intel Quartus Prime verzija | IP verzija | Promjene |
| 2020.07.29 | 18.0 | 18.0 | • Ažuriran je naslov dokumenta na ASMI Parallel II Intel FPGA IP korisnički priručnik.
• Ažurirano Tabela 2: Postavke parametara u sekciji Parameters. |
| 2018.09.24 | 18.0 | 18.0 | • Dodate informacije o aplikacijama i podršci za ASMI Parallel II Intel FPGA IP jezgro.
• Dodata napomena koja se odnosi na Generički serijski Flash interfejs Intel FPGA IP Core Uputstvo za upotrebu. • Dodano ASMI Parallel II Intel FPGA IP Core slučaj upotrebe pramples odjeljak. |
| 2018.05.07 | 18.0 | 18.0 | • Preimenovano je Altera ASMI Parallel II IP jezgro u ASMI Parallel II Intel FPGA IP jezgro po Intel rebrandingu.
• Dodata podrška za EPCQ-A uređaje. • Dodata napomena za clk signal u Opis luka sto. • Ažuriran opis za qspi_scein signal u Opis luka sto. • Dodata napomena u registar SECTOR_PROTECT u Registrirajte se Karta sto. • Ažuriran bit i širina za registre SECTOR_ERASE i SUBSECTOR_ERASE u Registrirajte se Karta sto. • Ažuriran bit i širina za SECTOR_PROTECT registrirajte se u Registrirajte se Karta sto. |
| nastavak… | |||
| Verzija dokumenta | Intel Quartus Prime verzija | IP verzija | Promjene |
| • Ažuriran opis opcije CHIP SELECT registra CONTROL u Registrirajte se Karta sto.
• Ažurirane fusnote za registre SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE i DIE_ERASE u Registrirajte se Karta sto. • Ažuriran opis za vl_mem_addr signal u Opis luka sto. • Manje uredničke izmjene. |
| Datum | Verzija | Promjene |
| maja 2017 | 2017.05.08 | Prvo izdanje. |
Intel Corporation. Sva prava zadržana. Intel, Intel logo i druge Intel oznake su zaštitni znaci Intel Corporation ili njenih podružnica. Intel garantuje performanse svojih FPGA i poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Intelovom standardnom garancijom, ali zadržava pravo da izvrši izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Intel ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primene ili korišćenja bilo koje informacije, proizvoda ili usluge opisane ovde, osim ako je Intel izričito pristao u pisanoj formi. Intelovim kupcima se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego što se oslone na bilo koju objavljenu informaciju i prije naručivanja proizvoda ili usluga.
*Druga imena i robne marke mogu se smatrati vlasništvom drugih.
Dokumenti / Resursi
 |
intel ASMI Parallel II Intel FPGA IP [pdf] Korisnički priručnik ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
