ASMI Parallel II Intel FPGA IP
De ASMI Parallel II Intel® FPGA IP jout tagong ta de Intel FPGA-konfiguraasjeapparaten, dy't de quad-seriële konfiguraasje (EPCQ), low-vol binnetage quad-seriële konfiguraasje (EPCQ-L), en EPCQ-A serial konfiguraasje. Jo kinne dizze IP brûke om gegevens te lêzen en te skriuwen nei de eksterne flash-apparaten foar applikaasjes, lykas systeemfernijing op ôfstân en SEU Sensitivity Map Header File (.smh) opslach.
Oars as de funksjes stipe troch de ASMI Parallel Intel FPGA IP, stipet de ASMI Parallel II Intel FPGA IP ek:
- Direkte flash tagong (skriuwe / lêzen) fia de Avalon® ûnthâld-mapped ynterface.
- Kontrolearje register foar oare operaasjes fia de kontrôle status register (CSR) ynterface yn de Avalon ûnthâld-mapped ynterface.
- Oersette de generike kommando's fan 'e Avalon-ûnthâld-mapeare ynterface yn apparaatkommandokoades.
De ASMI Parallel II Intel FPGA IP is beskikber foar alle Intel FPGA-apparaatfamyljes ynklusyf de Intel MAX® 10-apparaten dy't de GPIO-modus brûke.
De ASMI Parallel II Intel FPGA IP stipet allinich de EPCQ-, EPCQ-L- en EPCQ-A-apparaten. As jo flash-apparaten fan tredden brûke, moatte jo de Generic Serial Flash Interface Intel FPGA IP brûke.
De ASMI Parallel II Intel FPGA IP wurdt stipe yn de Intel Quartus® Prime software ferzje 17.0 en fierder.
Related Information
- Yntroduksje ta Intel FPGA IP Cores
- Jout algemiene ynformaasje oer alle Intel FPGA IP-kearnen, ynklusyf parameterisearjen, generearjen, opwurdearjen en simulearjen fan IP-kearnen.
- It meitsjen fan ferzje-ûnôfhinklike IP- en Qsys-simulaasjeskripts
- Meitsje simulaasjeskripts dy't gjin hânmjittige fernijings nedich binne foar upgrades fan software of IP-ferzje.
- Project Management Best Practices
- Rjochtlinen foar effisjint behear en portabiliteit fan jo projekt en IP files.
- ASMI Parallel Intel FPGA IP Core User Guide
- Generic Serial Flash Interface Intel FPGA IP User Guide
- Biedt stipe foar flash-apparaten fan tredden.
- AN 720: Simulearje it ASMI-blok yn jo ûntwerp
Release ynformaasje
IP-ferzjes binne itselde as de Intel Quartus Prime Design Suite-softwareferzjes oant v19.1. Fan Intel Quartus Prime Design Suite-softwareferzje 19.2 of letter hawwe IP-kearnen in nij IP-ferzjeskema.
It IP-ferzje-nûmer (XYZ) kin feroarje fan de iene Intel Quartus Prime-softwareferzje nei de oare. In feroaring yn:
- X jout in grutte revyzje fan it IP oan. As jo jo Intel Quartus Prime-software bywurkje, moatte jo it IP opnij meitsje.
- Y jout oan dat it IP nije funksjes omfettet. Regenerearje jo IP om dizze nije funksjes op te nimmen.
- Z jout oan dat it IP lytse feroarings omfettet. Regenerearje jo IP om dizze wizigingen op te nimmen.
Tabel 1. ASMI Parallel II Intel FPGA IP Release ynformaasje
| Ûnderdiel | Beskriuwing |
| IP Ferzje | 18.0 |
| Intel Quartus Prime Pro Edition Ferzje | 18.0 |
| Release Date | 2018.05.07 |
Ports
figuer 1. Ports Block Diagram
Tabel 2. Ports Beskriuwing
| Sinjaal | Breedte | Rjochting | Beskriuwing |
| Avalon Memory-Mapped Slave Interface foar CSR (avl_csr) | |||
| avl_csr_addr | 6 | Ynfier | Avalon ûnthâld-mapped ynterface adres bus. De adresbus is yn wurdadressering. |
| avl_csr_read | 1 | Ynfier | Avalon ûnthâld-mapped ynterface lêzen kontrôle oan de CSR. |
| avl_csr_rddata | 32 | Utfier | Avalon ûnthâld-mapped ynterface lêzen gegevens bus út de CSR. |
| avl_csr_write | 1 | Ynfier | Avalon ûnthâld-mapped ynterface skriuwkontrôle nei de CSR. |
| avl_csr_writedata | 32 | Ynfier | Avalon ûnthâld-mapped ynterface skriuwt gegevens bus nei CSR. |
| avl_csr_waitrequest | 1 | Utfier | Avalon ûnthâld-mapped ynterface waitrequest kontrôle fan de CSR. |
| avl_csr_rddata_valid | 1 | Utfier | Avalon ûnthâld-mapped ynterface lêzen gegevens jildich dat jout oan dat de CSR lêzen gegevens is beskikber. |
| Avalon Memory-Mapped Slave Interface foar Memory Access (avl_ mem) | |||
| avl_mem_write | 1 | Ynfier | Avalon ûnthâld-mapped ynterface skriuwkontrôle nei it ûnthâld |
| avl_mem_burstcount | 7 | Ynfier | Avalon ûnthâld-mapped ynterface burst count foar it ûnthâld. De wearde berik fan 1 oant 64 (maksimum sidegrutte). |
| avl_mem_waitrequest | 1 | Utfier | Avalon ûnthâld-mapped ynterface waitrequest kontrôle út it ûnthâld. |
| avl_mem_read | 1 | Ynfier | Avalon ûnthâld-mapped ynterface lêzen kontrôle nei it ûnthâld |
| avl_mem_addr | N | Ynfier | Avalon ûnthâld-mapped ynterface adres bus. De adresbus is yn wurdadressering.
De breedte fan it adres hinget ôf fan de brûkte flash ûnthâld tichtens. |
| avl_mem_writedata | 32 | Ynfier | Avalon ûnthâld-mapped ynterface skriuwt gegevens bus nei it ûnthâld |
| avl_mem_readddata | 32 | Utfier | Avalon ûnthâld-mapped ynterface lêzen gegevens bus út it ûnthâld. |
| avl_mem_rddata_valid | 1 | Utfier | Avalon ûnthâld-mapped ynterface lêzen gegevens jildich dat jout oan it ûnthâld lêzen gegevens is beskikber. |
| avl_mem_byteenble | 4 | Ynfier | Avalon ûnthâld-mapped ynterface skriuwgegevens ynskeakelje bus nei ûnthâld. Tidens bursting modus sil byteenable bus logika heech, 4'b1111. |
| Klok en weromsette | |||
| klk | 1 | Ynfier | Ynfier klok om de IP te klokken. (1) |
| reset_n | 1 | Ynfier | Asynchronous reset om de IP te resetten.(2) |
| Conduit ynterface(3) | |||
| fqspi_dataout | 4 | Bidireksjoneel | Ynput- of útfierpoarte om gegevens fan it flashapparaat te fieren. |
| fierder… | |||
| Sinjaal | Breedte | Rjochting | Beskriuwing |
| qspi_dclk | 1 | Utfier | Jout klok sinjaal oan de flash apparaat. |
| qspi_scein | 1 | Utfier | Jout it ncs-sinjaal oan it flash-apparaat.
Unterstützt Stratix® V, Arria® V, Cyclone® V, en âldere apparaten. |
| 3 | Utfier | Jout it ncs-sinjaal oan it flash-apparaat.
Unterstützt Intel Arria 10 en Intel Cyclone 10 GX apparaten. |
- Jo kinne de klokfrekwinsje ynstelle op leger as gelyk oan 50 MHz.
- Hâld it sinjaal foar op syn minst ien klok syklus te resetten de IP.
- Beskikber as jo de parameter Dedicated Active Serial ynterface útskeakelje ynskeakelje.
Related Information
- Quad-Serial konfiguraasje (EPCQ) Apparaten Datasheet
- EPCQ-L Serial konfiguraasje apparaten Datasheet
- EPCQ-A Serial konfiguraasje apparaat Datasheet
Parameters
tabel 3. Parameter ynstellings
| Parameter | Juridyske wearden | Beskriuwings |
| Konfiguraasje apparaat type | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64, EPCQ | Spesifisearret it EPCQ-, EPCQ-L- of EPCQ-A-apparaattype dat jo brûke wolle. |
| Kies I/O-modus | NORMAAL STANDARD DUAL QUAD | Selektearret útwreide gegevensbreedte as jo de Fast Read-operaasje ynskeakelje. |
| Skeakelje tawijd Active Serial ynterface | — | Rûtes de ASMIBLOCK-sinjalen nei it boppeste nivo fan jo ûntwerp. |
| Ynskeakelje SPI pins ynterface | — | Fertaalt de ASMIBLOCK-sinjalen nei de SPI-pin-ynterface. |
| Ynskeakelje flash simulaasje model | — | Brûkt it standert EPCQ 1024 simulaasjemodel foar simulaasje. As jo in flash-apparaat fan tredden brûke, ferwize dan nei AN 720: Simulearje it ASMI-blok yn jo ûntwerp om in wrapper te meitsjen om it flitsmodel te ferbinen mei it ASMI-blok. |
| Oantal Chip Selektearje brûkt | 1
2(4) 3(4) |
Selektearret it oantal chip selektearje ferbûn mei de flitser. |
- Allinich stipe yn Intel Arria 10-apparaten, Intel Cyclone 10 GX-apparaten, en oare apparaten mei SPI-pins-ynterface ynskeakele.
Related Information
- Quad-Serial konfiguraasje (EPCQ) Apparaten Datasheet
- EPCQ-L Serial konfiguraasje apparaten Datasheet
- EPCQ-A Serial konfiguraasje apparaat Datasheet
- AN 720: Simulearje it ASMI-blok yn jo ûntwerp
Registrearje Map
tabel 4. Register Map
- Elts adres offset yn de folgjende tabel stiet foar 1 wurd fan ûnthâld adres romte.
- Alle registers hawwe in standertwearde fan 0x0.
| Offset | Registrearje Namme | R/W | Fjildnamme | Bit | Breedte | Beskriuwing |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Skriuw 1 om skriuw ynskeakelje út te fieren. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Skriuw 1 om skriuwútskeakeling út te fieren. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Befettet de ynformaasje om te skriuwen nei it statusregister. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Befettet de ynformaasje fan it lêzen status register operaasje. |
| 4 | SECTOR_ERASE | W | Sektorwearde | 23:0
of 31:0 |
24 of
32 |
Befette it sektoradres dat moat wurde wiske ôfhinklik fan apparaatdichtheid.(5) |
| 5 | SUBSECTOR_ERASE | W | Subsektor Wearde | 23:0
of 31:0 |
24 of
32 |
Befettet it subsektoradres dat moat wurde wiske ôfhinklik fan apparaatstichtens.(6) |
| 6 – 7 | Reservearre | |||||
| 8 | KONTRÔLE | W/R | CHIP SELECT | 7:4 | 4 | Selektearret flash apparaat. De standertwearde is 0, dy't it earste flitsapparaat rjochtet. Om twadde apparaat te selektearjen, set de wearde op 1, om it tredde apparaat te selektearjen, set de wearde yn op 2. |
| Reservearre | ||||||
| W/R | ÚTskeakelje | 0 | 1 | Stel dit op 1 om de SPI-sinjalen fan 'e IP út te skeakeljen troch alle útfiersinjaal yn hege Z-status te setten. | ||
| fierder… | ||||||
| Offset | Registrearje Namme | R/W | Fjildnamme | Bit | Breedte | Beskriuwing |
| Dit kin brûkt wurde om bus te dielen mei oare apparaten. | ||||||
| 9 – 12 | Reservearre | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | De priis fan NVCR | 15:0 | 16 | Skriuwt wearde nei net-flechtich konfiguraasjeregister. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | De priis fan NVCR | 15:0 | 16 | Lês wearde út net-flechtich konfiguraasje register |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Lês flaggestatus register |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Wiskje flaggestatusregister |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Skriuw 1 om de hiele chip te wiskjen (foar ien-die-apparaat).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Skriuw 1 om de hiele die te wiskjen (foar stapel-die-apparaat).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Skriuw 1 om de adresmodus fan 4 bytes yn te gean |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Skriuw 1 om 4 bytes adresmodus út te gean |
| 21 | SECTOR_PROTECT | W | Sektor beskermje wearde | 7:0 | 8 | Wearde om te skriuwen nei statusregister om in sektor te beskermjen. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Unthâld kapasiteit wearde | 7:0 | 8 | Befettet de ynformaasje fan ûnthâld kapasiteit ID. |
| 23 -
32 |
Reservearre | |||||
Jo hoege allinich elk adres binnen de sektor op te jaan en it IP sil dy bepaalde sektor wiskje.
Jo hoege allinich in adres binnen de subsektor op te jaan en it IP sil dy bepaalde subsektor wiskje.
Related Information
- Quad-Serial konfiguraasje (EPCQ) Apparaten Datasheet
- EPCQ-L Serial konfiguraasje apparaten Datasheet
- EPCQ-A Serial konfiguraasje apparaat Datasheet
- Avalon Interface Spesifikaasjes
Operations
De ASMI Parallel II Intel FPGA IP-ynterfaces binne Avalon-ûnthâld-mapeare ynterface-kompatibel. Foar mear details, ferwize nei de Avalon spesifikaasjes.
- Jo hoege allinich in adres yn 'e stjer op te jaan en de IP sil dy bepaalde stjer wiskje.
- Foar EPCQ- en EPCQ-L-apparaten binne de blokbeskermingsbit bit [2:4] en [6] en de boppe- / ûnderkant (TB) bit is bit 5 fan it statusregister. Foar EPCQ-A apparaten. it blok beskerme bit binne bit [2:4] en de TB bit is bit 5 fan de status register.
Related Information
- Avalon Interface Spesifikaasjes
Control Status Register Operations
Jo kinne útfiere in lêzen of skriuwen nei in spesifyk adres offset mei help fan de Control Status Register (CSR).
Om de lês- of skriuwoperaasje foar it kontrôlestatusregister út te fieren, folgje dizze stappen:
- Assert de avl_csr_write of avl_csr_read sinjaal wylst de
avl_csr_waitrequest sinjaal is leech (as it waitrequest sinjaal is heech, de avl_csr_write of avl_csr_read sinjaal moat wurde hâlden heech oant it waitrequest sinjaal giet leech). - Stel tagelyk de adreswearde yn op de bus avl_csr_address. As it is in skriuwoperaasje, set de wearde gegevens op de avl_csr_writedata bus tegearre mei it adres.
- As it is in lêzen transaksje, wachtsje oant de avl_csr_readdatavalid sinjaal wurdt asserted heech te heljen de lêzen gegevens.
- Foar operaasjes dy't skriuwwearde nedich binne om te flitsen, moatte jo earst de skriuw-ynskeakelje operaasje útfiere.
- Jo moatte it flaggestatusregister lêze elke kear as jo in skriuw- of wiskekommando útjaan.
- As meardere flash apparaten wurde brûkt, Jo moatte skriuwe nei de chip selektearje register foar in selektearje de juste chip selektearje foar in útfiere eltse operaasje oan de spesifike flash apparaat.
figuer 2. Lês Memory Kapasiteit Register Waveform Example
figuer 3. Skriuw ynskeakelje Register Waveform Example
Unthâld operaasjes
De ASMI Parallel II Intel FPGA IP ûnthâld ynterface stipet bursting en direkte flash ûnthâld tagong. Tidens de direkte tagong ta flash-ûnthâld fiert de IP de folgjende stappen út om jo elke direkte lês- of skriuwoperaasje út te fieren:
- Skriuw ynskeakelje foar de skriuwoperaasje
- Kontrolearje flaggestatusregister om te soargjen dat de operaasje is foltôge by de flits
- Los it wachtfersyksinjaal los as de operaasje foltôge is
Unthâld operaasjes binne fergelykber mei de Avalon ûnthâld-mapped ynterface operaasjes. Jo moatte de juste wearde op 'e adresbus ynstelle, gegevens skriuwe as it in skriuwtransaksje is, de burst-countwearde nei 1 ride foar ien transaksje of jo winske burst-countwearde, en it skriuw- of lêzensinjaal oansette.
figuer 4. 8-Word Write Burst Waveform Example
figuer 5. 8-Word Reading Burst Waveform Example
Figuer 6. 1-Byte Write byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP Use Case Examples
It gebrûk gefal bglampLes brûke de ASMI Parallel II IP en JTAG-to-Avalon Master om operaasjes foar flash-tagong út te fieren, lykas lêzen silisium ID, lêsûnthâld, skriuwûnthâld, sektor wiskje, sektorbeskerming, wiskje flaggestatusregister, en skriuw nvcr.
Om rinne de eksamples, Jo moatte konfigurearje de FPGA. Folgje dizze stappen:
- Konfigurearje de FPGA basearre op Platform Designer systeem lykas werjûn yn de folgjende figuer.
Ofbylding 7. Platfoarmûntwerpsysteem dat de ASMI Parallel II IP en JTAG-to-Avalon Master
- Bewarje it folgjende TCL-skript yn deselde map as jo projekt. Neam it skript as epcq128_access.tcl foar bglample.
- Starte systeem konsole. Boarne it skript yn 'e konsole troch "boarne epcq128_access.tcl" te brûken.
Example 1: Lês de Silicon ID fan de konfiguraasje apparaten
Example 2: Lês en skriuw ien wurd mei gegevens op adres H'40000000
Example 3: Sektor 64 wiskje
Example 4: Sektorbeskerming útfiere by sektoaren (0 oant 127)
Example 5: Lês en wiskje Flag Status Register
Example 6: Lês en skriuw nvcr
ASMI Parallel II Intel FPGA IP User Guide Archives
IP-ferzjes binne itselde as de Intel Quartus Prime Design Suite-softwareferzjes oant v19.1. Fan Intel Quartus Prime Design Suite-softwareferzje 19.2 of letter hawwe IP-kearnen in nij IP-ferzjeskema.
As in IP-kearnferzje net fermeld is, jildt de brûkersgids foar de foarige IP-kearnferzje.
| Intel Quartus Prime Ferzje | IP Core Ferzje | Brûkersgids |
| 17.0 | 17.0 | Altera ASMI Parallel II IP Core User Guide |
Dokumintferzjeskiednis foar de ASMI Parallel II Intel FPGA IP User Guide
| Dokumint Ferzje | Intel Quartus Prime Ferzje | IP Ferzje | Feroarings |
| 2020.07.29 | 18.0 | 18.0 | • Updated it dokumint titel oan ASMI Parallel II Intel FPGA IP User Guide.
• Updated tabel 2: Parameter ynstellings yn seksje Parameters. |
| 2018.09.24 | 18.0 | 18.0 | • Added ynformaasje oer de applikaasjes en stipe foar de ASMI Parallel II Intel FPGA IP kearn.
• In notysje tafoege om te ferwizen nei de Generic Serial Flash Interface Intel FPGA IP Core User Guide. • Added de ASMI Parallel II Intel FPGA IP Core Use Case Examples ôfdieling. |
| 2018.05.07 | 18.0 | 18.0 | • Omdoopt Altera ASMI Parallel II IP kearn nei ASMI Parallel II Intel FPGA IP kearn per Intel rebranding.
• Added stipe foar EPCQ-A apparaten. • Added in notysje oan de clk sinjaal yn de Ports Beskriuwing tafel. • Updated de beskriuwing foar de qspi_scein sinjaal yn de Ports Beskriuwing tafel. • Added in notysje oan de SECTOR_PROTECT register yn de Registrearje Map tafel. • Bywurke de bit en breedte foar SECTOR_ERASE en SUBSECTOR_ERASE registers yn de Registrearje Map tafel. • Updated it bytsje en breedte foar SECTOR_PROTECT registrearje yn de Registrearje Map tafel. |
| fierder… | |||
| Dokumint Ferzje | Intel Quartus Prime Ferzje | IP Ferzje | Feroarings |
| • Updated de beskriuwing foar de CHIP SELECT opsje fan de CONTROL register yn de Registrearje Map tafel.
• Bywurke de fuotnoaten foar de registers SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE en DIE_ERASE yn de Registrearje Map tafel. • Updated de beskriuwing foar de vl_mem_addr sinjaal yn 'e Ports Beskriuwing tafel. • Lytse redaksjonele bewurkings. |
| Datum | Ferzje | Feroarings |
| Mei 2017 | 2017.05.08 | Inisjele release. |
Intel Corporation. Alle rjochten foarbehâlden. Intel, it Intel-logo en oare Intel-merken binne hannelsmerken fan Intel Corporation of har dochterûndernimmingen. Intel garandearret prestaasjes fan har FPGA- en semiconductor-produkten oan hjoeddeistige spesifikaasjes yn oerienstimming mei Intel's standert garânsje, mar behâldt it rjocht foar om op elts momint feroarings te meitsjen oan produkten en tsjinsten sûnder notice. Intel nimt gjin ferantwurdlikens of oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Intel. Intel-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten.
* Oare nammen en merken kinne wurde opeaske as eigendom fan oaren.
Dokuminten / Resources
 |
intel ASMI Parallel II Intel FPGA IP [pdf] Brûkersgids ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
