ASMI Parallel II Intel FPGA IP
De ASMI Parallel II Intel® FPGA IP biedt toegang tot de Intel FPGA-configuratieapparaten, dit zijn de quad-seriële configuratie (EPCQ), low-voltage quad-seriële configuratie (EPCQ-L) en EPCQ-A seriële configuratie. U kunt dit IP-adres gebruiken om gegevens te lezen en te schrijven naar de externe flash-apparaten voor toepassingen, zoals systeemupdates op afstand en SEU Sensitivity Map Header File (.smh) opslag.
Naast de functies die worden ondersteund door de ASMI Parallel Intel FPGA IP, ondersteunt de ASMI Parallel II Intel FPGA IP bovendien:
- Directe flash-toegang (schrijven/lezen) via de Avalon®-geheugenkaartinterface.
- Controleregister voor andere bewerkingen via de Control Status Register (CSR)-interface in de Avalon-geheugenkaartinterface.
- Vertaal de algemene opdrachten van de Avalon-geheugenkaartinterface naar apparaatopdrachtcodes.
De ASMI Parallel II Intel FPGA IP is beschikbaar voor alle Intel FPGA-apparaatfamilies, inclusief de Intel MAX® 10-apparaten die de GPIO-modus gebruiken.
De ASMI Parallel II Intel FPGA IP ondersteunt alleen de EPCQ-, EPCQ-L- en EPCQ-A-apparaten. Als u flashapparaten van derden gebruikt, moet u de algemene seriële flashinterface Intel FPGA IP gebruiken.
De ASMI Parallel II Intel FPGA IP wordt ondersteund in de Intel Quartus® Prime-softwareversie 17.0 en hoger.
Gerelateerde informatie
- Inleiding tot Intel FPGA IP-kernen
- Biedt algemene informatie over alle Intel FPGA IP-cores, inclusief het parametriseren, genereren, upgraden en simuleren van IP-cores.
- Versie-onafhankelijke IP- en Qsys-simulatiescripts maken
- Maak simulatiescripts waarvoor geen handmatige updates voor software- of IP-versie-upgrades nodig zijn.
- Best practices voor projectbeheer
- Richtlijnen voor efficiënt beheer en overdraagbaarheid van uw project en IP files.
- ASMI parallelle Intel FPGA IP Core-gebruikershandleiding
- Algemene seriële flashinterface Intel FPGA IP-gebruikershandleiding
- Biedt ondersteuning voor flash-apparaten van derden.
- AN 720: Simulatie van het ASMI-blok in uw ontwerp
Vrijgave-informatie
IP-versies zijn hetzelfde als de Intel Quartus Prime Design Suite-softwareversies tot v19.1. Vanaf Intel Quartus Prime Design Suite-softwareversie 19.2 of hoger hebben IP-cores een nieuw IP-versiebeheerschema.
Het IP-versienummer (XYZ) kan van de ene Intel Quartus Prime-softwareversie naar de andere veranderen. Een verandering in:
- X duidt op een ingrijpende herziening van het IP. Als u uw Intel Quartus Prime-software bijwerkt, moet u het IP-adres opnieuw genereren.
- Y geeft aan dat het IP-adres nieuwe functies bevat. Genereer uw IP opnieuw om deze nieuwe functies op te nemen.
- Z geeft aan dat het IP-adres kleine wijzigingen bevat. Genereer uw IP opnieuw om deze wijzigingen op te nemen.
Tabel 1. ASMI Parallel II Intel FPGA IP-release-informatie
| Item | Beschrijving |
| IP-versie | 18.0 |
| Intel Quartus Prime Pro Edition-versie | 18.0 |
| Releasedatum | 2018.05.07 |
Havens
Figuur 1. Blokdiagram poorten
Tabel 2. Beschrijving van poorten
| Signaal | Breedte | Richting | Beschrijving |
| Avalon geheugen-toegewezen slave-interface voor CSR (avl_csr) | |||
| avl_csr_addr | 6 | Invoer | Avalon geheugen toegewezen interface-adresbus. De adresbus is in woordadressering. |
| avl_csr_read | 1 | Invoer | Avalon geheugen-toegewezen interface leescontrole naar de CSR. |
| avl_csr_rddata | 32 | Uitvoer | Avalon-geheugenkaartinterface leest de databus van de CSR. |
| avl_csr_write | 1 | Invoer | Avalon geheugen-toegewezen interface schrijft controle naar de CSR. |
| avl_csr_writedata | 32 | Invoer | Avalon-geheugenkaartinterface schrijft databus naar CSR. |
| avl_csr_waitrequest | 1 | Uitvoer | Avalon geheugen toegewezen interface wachtverzoekcontrole van de CSR. |
| avl_csr_rddata_valid | 1 | Uitvoer | Avalon memory-mapped interface leesgegevens geldig, wat aangeeft dat de CSR-leesgegevens beschikbaar zijn. |
| Avalon Memory Mapped Slave Interface voor geheugentoegang (avl_mem) | |||
| avl_mem_write | 1 | Invoer | Avalon geheugen-toegewezen interface schrijft controle naar het geheugen |
| avl_mem_burstcount | 7 | Invoer | Avalon geheugen toegewezen interface burst-telling voor het geheugen. Het waardebereik van 1 tot 64 (maximaal paginaformaat). |
| avl_mem_waitrequest | 1 | Uitvoer | Avalon geheugen toegewezen interface wachtverzoekcontrole vanuit het geheugen. |
| avl_mem_read | 1 | Invoer | Avalon geheugen-toegewezen interface leest de controle naar het geheugen |
| avl_mem_adr | N | Invoer | Avalon geheugen toegewezen interface-adresbus. De adresbus is in woordadressering.
De breedte van het adres is afhankelijk van de gebruikte flashgeheugendichtheid. |
| avl_mem_writedata | 32 | Invoer | Avalon-geheugenkaartinterface schrijft databus naar het geheugen |
| avl_mem_readddata | 32 | Uitvoer | Avalon-geheugenkaartinterface leest de databus uit het geheugen. |
| avl_mem_rddata_valid | 1 | Uitvoer | Avalon geheugen-toegewezen interface-leesgegevens geldig, wat aangeeft dat de geheugenleesgegevens beschikbaar zijn. |
| avl_mem_byteenble | 4 | Invoer | Avalon-geheugentoegewezen interface schrijft data-enable-bus naar geheugen. Tijdens de bursting-modus zal de byteenbare bus logisch hoog zijn, 4'b1111. |
| Klok en reset | |||
| klikken | 1 | Invoer | Voer de klok in om het IP-adres te klokken. (1) |
| reset_n | 1 | Invoer | Asynchrone reset om het IP-adres opnieuw in te stellen.(2) |
| Leidinginterface(3) | |||
| fqspi_dataout | 4 | bidirectionele | Invoer- of uitvoerpoort om gegevens van het flashapparaat in te voeren. |
| voortgezet… | |||
| Signaal | Breedte | Richting | Beschrijving |
| qspi_dclk | 1 | Uitvoer | Levert een kloksignaal aan het flitsapparaat. |
| qspi_scein | 1 | Uitvoer | Levert het ncs-signaal aan het flashapparaat.
Ondersteunt Stratix® V, Arria® V, Cyclone® V en oudere apparaten. |
| 3 | Uitvoer | Levert het ncs-signaal aan het flashapparaat.
Ondersteunt Intel Arria 10- en Intel Cyclone 10 GX-apparaten. |
- U kunt de klokfrequentie lager of gelijk aan 50 MHz instellen.
- Houd het signaal minimaal één klokcyclus vast om het IP-adres opnieuw in te stellen.
- Beschikbaar wanneer u de parameter Disable dedicated Active Serial interface inschakelt.
Gerelateerde informatie
- Gegevensblad voor apparaten met quad-seriële configuratie (EPCQ).
- EPCQ-L Gegevensblad voor seriële configuratie-apparaten
- EPCQ-A Gegevensblad voor seriële configuratie-apparaat
Parameters
Tabel 3. Parameterinstellingen
| Parameter | Wettelijke waarden | Beschrijvingen |
| Configuratie apparaattype | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A | Specificeert het EPCQ-, EPCQ-L- of EPCQ-A-apparaattype dat u wilt gebruiken. |
| Kies I/O-modus | NORMAAL STANDAARD DUBBELE QUAD | Selecteert uitgebreide databreedte wanneer u de Fast Read-bewerking inschakelt. |
| Schakel speciale actieve seriële interface uit | — | Leidt de ASMIBLOCK-signalen naar het hoogste niveau van uw ontwerp. |
| Schakel de SPI-pinneninterface in | — | Vertaalt de ASMIBLOCK-signalen naar de SPI-pininterface. |
| Flash-simulatiemodel inschakelen | — | Gebruikt het standaard EPCQ 1024-simulatiemodel voor simulatie. Als u een flashapparaat van derden gebruikt, raadpleegt u AN 720: Simulatie van het ASMI-blok in uw ontwerp om een wrapper te maken om het flashmodel te verbinden met het ASMI Block. |
| Aantal gebruikte Chip Select | 1
2(4) 3(4) |
Selecteert het aantal chipselecties dat op de flitser is aangesloten. |
- Alleen ondersteund op Intel Arria 10-apparaten, Intel Cyclone 10 GX-apparaten en andere apparaten waarvoor de interface SPI-pinnen inschakelen is ingeschakeld.
Gerelateerde informatie
- Gegevensblad voor apparaten met quad-seriële configuratie (EPCQ).
- EPCQ-L Gegevensblad voor seriële configuratie-apparaten
- EPCQ-A Gegevensblad voor seriële configuratie-apparaat
- AN 720: Simulatie van het ASMI-blok in uw ontwerp
Registreer kaart
Tabel 4. Registerkaart
- Elke adresoffset in de volgende tabel vertegenwoordigt 1 woord geheugenadresruimte.
- Alle registers hebben een standaardwaarde van 0x0.
| Verschuiven | Naam registreren | Rood/Wit | Veldnaam | Beetje | Breedte | Beschrijving |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Schrijf 1 om schrijfinschakeling uit te voeren. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Schrijf 1 om schrijfuitschakeling uit te voeren. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Bevat de informatie die naar het statusregister moet worden geschreven. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Bevat de informatie over de leesstatusregisterbewerking. |
| 4 | SECTOR_ERASE | W | Sectorwaarde | 23:0
of 31:0 |
24 of
32 |
Bevat het sectoradres dat moet worden gewist, afhankelijk van de apparaatdichtheid.(5) |
| 5 | SUBSECTOR_ERASE | W | Subsectorwaarde | 23:0
of 31:0 |
24 of
32 |
Bevat het subsectoradres dat moet worden gewist, afhankelijk van de apparaatdichtheid.(6) |
| 6 – 7 | Gereserveerd | |||||
| 8 | CONTROLE | W/R | CHIP SELECTEREN | 7:4 | 4 | Selecteert flitsapparaat. De standaardwaarde is 0, die gericht is op het eerste flitsapparaat. Om het tweede apparaat te selecteren, stelt u de waarde in op 1. Om het derde apparaat te selecteren, stelt u de waarde in op 2. |
| Gereserveerd | ||||||
| W/R | UITZETTEN | 0 | 1 | Stel dit in op 1 om de SPI-signalen van het IP-adres uit te schakelen door alle uitgangssignalen in de hoge Z-status te zetten. | ||
| voortgezet… | ||||||
| Verschuiven | Naam registreren | Rood/Wit | Veldnaam | Beetje | Breedte | Beschrijving |
| Dit kan worden gebruikt om de bus te delen met andere apparaten. | ||||||
| 9 – 12 | Gereserveerd | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR-waarde | 15:0 | 16 | Schrijft waarde naar niet-vluchtig configuratieregister. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR-waarde | 15:0 | 16 | Leest de waarde uit het niet-vluchtige configuratieregister |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Leest het vlagstatusregister |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Wist het vlagstatusregister |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Schrijf 1 om de hele chip te wissen (voor een apparaat met één dobbelsteen).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Schrijf 1 om de hele dobbelsteen te wissen (voor een stapel-matrijsapparaat).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Schrijf 1 om de adresmodus van 4 bytes te openen |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Schrijf 1 om de adresmodus van 4 bytes te verlaten |
| 21 | SECTOR_PROTECT | W | Sector beschermt waarde | 7:0 | 8 | Waarde om naar het statusregister te schrijven om een sector te beschermen. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Waarde geheugencapaciteit | 7:0 | 8 | Bevat de informatie over de geheugencapaciteit-ID. |
| 23 –
32 |
Gereserveerd | |||||
U hoeft alleen maar een adres binnen de sector op te geven en het IP-adres zal die specifieke sector wissen.
U hoeft alleen maar een adres binnen de subsector op te geven en het IP-adres zal die specifieke subsector wissen.
Gerelateerde informatie
- Gegevensblad voor apparaten met quad-seriële configuratie (EPCQ).
- EPCQ-L Gegevensblad voor seriële configuratie-apparaten
- EPCQ-A Gegevensblad voor seriële configuratie-apparaat
- Specificaties Avalon-interface
Operaties
De ASMI Parallel II Intel FPGA IP-interfaces zijn compatibel met Avalon-geheugenkaartinterfaces. Raadpleeg de Avalon-specificaties voor meer details.
- U hoeft alleen maar een adres binnen de dobbelsteen op te geven en het IP-adres zal die specifieke dobbelsteen wissen.
- Voor EPCQ- en EPCQ-L-apparaten zijn de blokbeschermingsbits bit [2:4] en [6] en is de boven-/onderbit (TB) bit 5 van het statusregister. Voor EPCQ-A-apparaten. de blokbeschermingsbit is bit [2:4] en de TB-bit is bit 5 van het statusregister.
Gerelateerde informatie
- Specificaties Avalon-interface
Controlestatusregisterbewerkingen
U kunt lezen of schrijven naar een specifieke adresoffset met behulp van het Control Status Register (CSR).
Volg deze stappen om de lees- of schrijfbewerking voor het besturingsstatusregister uit te voeren:
- Bevestig het signaal avl_csr_write of avl_csr_read terwijl het
avl_csr_waitrequest-signaal is laag (als het waitrequest-signaal hoog is, moet het avl_csr_write- of avl_csr_read-signaal hoog worden gehouden totdat het waitrequest-signaal laag wordt). - Stel tegelijkertijd de adreswaarde in op de avl_csr_address-bus. Als het een schrijfbewerking is, stelt u de waardegegevens samen met het adres in op de avl_csr_writedata-bus.
- Als het een leestransactie is, wacht dan tot het signaal avl_csr_readdatavalid hoog is om de leesgegevens op te halen.
- Voor bewerkingen waarbij de schrijfwaarde moet knipperen, moet u eerst de schrijfvrijgavebewerking uitvoeren.
- Elke keer dat u een schrijf- of wisopdracht geeft, moet u het vlagstatusregister lezen.
- Als er meerdere flashapparaten worden gebruikt, moet u naar het chipselectieregister schrijven om de juiste chipselectie te selecteren voordat u enige bewerking op het specifieke flashapparaat uitvoert.
Figuur 2. Lees de golfvorm van het geheugencapaciteitregister Example
Figuur 3. Schrijfinschakelregistergolfvorm Example
Geheugenbewerkingen
De ASMI Parallel II Intel FPGA IP-geheugeninterface ondersteunt bursting en directe flash-geheugentoegang. Tijdens de directe toegang tot het flashgeheugen voert het IP-adres de volgende stappen uit, zodat u elke directe lees- of schrijfbewerking kunt uitvoeren:
- Schrijfvrijgave voor de schrijfbewerking
- Controleer het vlagstatusregister om er zeker van te zijn dat de bewerking bij de flits is voltooid
- Laat het wachtverzoeksignaal los wanneer de bewerking is voltooid
Geheugenbewerkingen zijn vergelijkbaar met de Avalon-geheugentoegewezen interfacebewerkingen. U moet de juiste waarde instellen op de adresbus, gegevens schrijven als het een schrijftransactie is, de burst-telwaarde naar 1 brengen voor een enkele transactie of de gewenste burst-telwaarde, en het schrijf- of leessignaal activeren.
Afbeelding 4. Burst-golfvorm van 8 woorden, bijvample
Afbeelding 5. Burst-golfvorm voor het lezen van 8 woorden, bijvample
Figuur 6. 1-Byte Write byteenable = 4'b0001 Golfvorm Example
ASMI Parallel II Intel FPGA IP-gebruiksscenario Exampde
De use-case bijvampbestanden gebruiken de ASMI Parallel II IP en JTAG-naar-Avalon Master om flash-toegangsbewerkingen uit te voeren, zoals het lezen van silicium-ID, het lezen van geheugen, het schrijven van geheugen, het wissen van sectoren, het beschermen van sectoren, het wissen van het vlagstatusregister en het schrijven van nvcr.
Om de ex te runnenampbestanden, moet u de FPGA configureren. Volg deze stappen:
- Configureer de FPGA op basis van het Platform Designer-systeem, zoals weergegeven in de volgende afbeelding.
Afbeelding 7. Platform Designer-systeem met de ASMI Parallel II IP en JTAG-naar-Avalon Meester
- Sla het volgende TCL-script op in dezelfde map als uw project. Noem het script bijvoorbeeld epcq128_access.tclampik.
- Start de systeemconsole. Bron het script in de console met behulp van “source epcq128_access.tcl”.
Example 1: Lees de Silicon ID van de configuratie-apparaten
Example 2: Lezen en schrijven van één woord aan gegevens op adres H'40000000
Example 3: Wis sector 64
Example 4: Voer sectorbescherming uit bij sectoren (0 tot 127)
Example 5: Vlagstatusregister lezen en wissen
Example 6: Lezen en schrijven nvcr
ASMI Parallel II Intel FPGA IP Gebruikershandleiding Archief
IP-versies zijn hetzelfde als de Intel Quartus Prime Design Suite-softwareversies tot v19.1. Vanaf Intel Quartus Prime Design Suite-softwareversie 19.2 of hoger hebben IP-cores een nieuw IP-versiebeheerschema.
Als er geen IP-kernversie wordt vermeld, is de gebruikershandleiding voor de vorige IP-kernversie van toepassing.
| Intel Quartus Prime-versie | IP Core-versie | Gebruikershandleiding |
| 17.0 | 17.0 | Altera ASMI Parallel II IP Core-gebruikershandleiding |
Documentrevisiegeschiedenis voor de ASMI Parallel II Intel FPGA IP-gebruikershandleiding
| Documentversie | Intel Quartus Prime-versie | IP-versie | Wijzigingen |
| 2020.07.29 | 18.0 | 18.0 | • De documenttitel bijgewerkt naar ASMI Parallel II Intel FPGA IP-gebruikershandleiding.
• Bijgewerkt Tabel 2: parameterinstellingen in sectie Parameters. |
| 2018.09.24 | 18.0 | 18.0 | • Informatie toegevoegd over de applicaties en ondersteuning voor de ASMI Parallel II Intel FPGA IP core.
• Een opmerking toegevoegd om te verwijzen naar de Algemene seriële flashinterface Intel FPGA IP Core gebruikershandleiding. • Toegevoegd ASMI Parallel II Intel FPGA IP Core-gebruikscasus Exampde sectie. |
| 2018.05.07 | 18.0 | 18.0 | • Hernoemd naar Altera ASMI Parallel II IP core naar ASMI Parallel II Intel FPGA IP core per Intel rebranding.
• Ondersteuning toegevoegd voor EPCQ-A-apparaten. • Een noot toegevoegd aan het clk-signaal in de Poorten Beschrijving tafel. • De beschrijving voor het qspi_scein-signaal in de bijgewerkt Poorten Beschrijving tafel. • Een notitie toegevoegd aan het SECTOR_PROTECT-register in de Registreer kaart tafel. • Bit en breedte bijgewerkt voor SECTOR_ERASE- en SUBSECTOR_ERASE-registers in de Registreer kaart tafel. • De bit en breedte voor SECTOR_PROTECT bijgewerkt inschrijven in de Registreer kaart tafel. |
| voortgezet… | |||
| Documentversie | Intel Quartus Prime-versie | IP-versie | Wijzigingen |
| • De beschrijving voor de CHIP SELECT-optie van het CONTROL-register in de bijgewerkt Registreer kaart tafel.
• De voetnoten bijgewerkt voor de registers SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE en DIE_ERASE in de Registreer kaart tafel. • De beschrijving voor vl_mem_addr bijgewerkt signaal in de Poorten Beschrijving tafel. • Kleine redactionele wijzigingen. |
| Datum | Versie | Wijzigingen |
| Mei 2017 | 2017.05.08 | Eerste release. |
Intel Corporation. Alle rechten voorbehouden. Intel, het Intel-logo en andere Intel-merken zijn handelsmerken van Intel Corporation of haar dochterondernemingen. Intel garandeert de prestaties van zijn FPGA- en halfgeleiderproducten volgens de huidige specificaties in overeenstemming met de standaardgarantie van Intel, maar behoudt zich het recht voor om op elk moment en zonder voorafgaande kennisgeving wijzigingen aan te brengen in producten en services. Intel aanvaardt geen verantwoordelijkheid of aansprakelijkheid die voortvloeit uit de toepassing of het gebruik van informatie, producten of diensten die hierin worden beschreven, behalve zoals uitdrukkelijk schriftelijk door Intel is overeengekomen. Intel-klanten wordt geadviseerd om de nieuwste versie van apparaatspecificaties te verkrijgen voordat ze vertrouwen op gepubliceerde informatie en voordat ze bestellingen voor producten of diensten plaatsen.
*Andere namen en merken kunnen eigendom van anderen zijn.
Documenten / Bronnen
 |
Intel ASMI Parallel II Intel FPGA IP [pdf] Gebruikershandleiding ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
