ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP обеспечивает доступ к устройствам конфигурации Intel FPGA, которые представляют собой конфигурацию с четырьмя последовательными портами (EPCQ),tagКонфигурация с четырьмя последовательными портами (EPCQ-L) и последовательная конфигурация EPCQ-A. Вы можете использовать этот IP-адрес для чтения и записи данных на внешние флэш-устройства для приложений, таких как удаленное обновление системы и заголовок карты чувствительности SEU. File (.smh) хранилище.
Помимо функций, поддерживаемых ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP дополнительно поддерживает:
- Прямой доступ к флэш-памяти (запись/чтение) через интерфейс отображения памяти Avalon®.
- Регистр управления для других операций через интерфейс регистра состояния управления (CSR) в интерфейсе отображения памяти Avalon.
- Преобразуйте общие команды из отображаемого в память интерфейса Avalon в коды команд устройства.
IP-адрес ASMI Parallel II Intel FPGA доступен для всех семейств устройств Intel FPGA, включая устройства Intel MAX® 10, использующие режим GPIO.
ASMI Parallel II Intel FPGA IP поддерживает только устройства EPCQ, EPCQ-L и EPCQ-A. Если вы используете флэш-устройства сторонних производителей, вы должны использовать универсальный последовательный интерфейс флэш-памяти Intel FPGA IP.
ASMI Parallel II Intel FPGA IP поддерживается в программном обеспечении Intel Quartus® Prime версии 17.0 и выше.
Сопутствующая информация
- Введение в IP-ядра Intel FPGA
- Предоставляет общую информацию обо всех IP-ядрах Intel FPGA, включая параметризацию, создание, обновление и моделирование IP-ядер.
- Создание независимых от версии сценариев моделирования IP и Qsys
- Создавайте сценарии моделирования, которые не требуют ручного обновления программного обеспечения или обновлений версии IP.
- Лучшие практики управления проектами
- Рекомендации по эффективному управлению и переносимости вашего проекта и ИС files.
- Руководство пользователя ASMI Parallel Intel FPGA IP Core
- Универсальный последовательный флэш-интерфейс Руководство пользователя Intel FPGA IP
- Обеспечивает поддержку сторонних флэш-устройств.
- AN 720: Моделирование блока ASMI в вашем проекте
Информация о выпуске
Версии IP совпадают с версиями программного обеспечения Intel Quartus Prime Design Suite до версии 19.1. Начиная с версии программного обеспечения Intel Quartus Prime Design Suite 19.2 или более поздней версии, IP-ядра имеют новую схему управления версиями IP.
Номер версии IP (XYZ) может меняться от одной версии программного обеспечения Intel Quartus Prime к другой. Изменение в:
- X указывает на основную версию IP. Если вы обновляете программное обеспечение Intel Quartus Prime, вы должны заново сгенерировать IP-адрес.
- Y указывает, что IP включает новые функции. Восстановите свой IP-адрес, чтобы включить эти новые функции.
- Z указывает на то, что IP содержит незначительные изменения. Восстановите свой IP-адрес, чтобы включить эти изменения.
Таблица 1. Информация о выпуске ASMI Parallel II Intel FPGA IP
| Элемент | Описание |
| IP-версия | 18.0 |
| Версия Intel Quartus Prime Pro Edition | 18.0 |
| Дата выпуска | 2018.05.07 |
Порты
Рисунок 1. Блок-схема портов
Таблица 2. Порты Описание
| Сигнал | Ширина | Направление | Описание |
| Подчиненный интерфейс Avalon с отображением памяти для CSR (avl_csr) | |||
| avl_csr_addr | 6 | Вход | Адресная шина интерфейса Avalon с отображением памяти. Адресная шина имеет адресацию слов. |
| avl_csr_read | 1 | Вход | Интерфейс Avalon с отображением памяти управляет чтением CSR. |
| avl_csr_rddata | 32 | Выход | Интерфейс Avalon с отображением памяти считывает шину данных с CSR. |
| avl_csr_write | 1 | Вход | Интерфейс Avalon с отображением памяти управляет записью в CSR. |
| avl_csr_writedata | 32 | Вход | Интерфейс Avalon с отображением памяти записывает шину данных в CSR. |
| avl_csr_waitrequest | 1 | Выход | Управление ожиданием запроса интерфейса Avalon с отображением памяти от CSR. |
| avl_csr_rddata_valid | 1 | Выход | Допустимы данные чтения интерфейса Avalon с отображением памяти, что указывает на доступность данных чтения CSR. |
| Подчиненный интерфейс Avalon с отображением памяти для доступа к памяти (avl_mem) | |||
| avl_mem_write | 1 | Вход | Интерфейс Avalon с отображением памяти, управление записью в память |
| avl_mem_burstcount | 7 | Вход | Счетчик всплесков интерфейса Avalon с отображением памяти для памяти. Диапазон значений от 1 до 64 (максимальный размер страницы). |
| avl_mem_waitrequest | 1 | Выход | Отображаемый в память интерфейс Avalon управляет ожиданием запроса из памяти. |
| avl_mem_read | 1 | Вход | Интерфейс Avalon с отображением памяти, управление чтением в память |
| avl_mem_addr | N | Вход | Адресная шина интерфейса Avalon с отображением памяти. Адресная шина имеет адресацию слов.
Ширина адреса зависит от используемой плотности флэш-памяти. |
| avl_mem_writedata | 32 | Вход | Интерфейс Avalon с отображением памяти записывает шину данных в память |
| avl_mem_readddata | 32 | Выход | Интерфейс Avalon с отображением памяти считывает шину данных из памяти. |
| avl_mem_rddata_valid | 1 | Выход | Доступны данные чтения интерфейса Avalon с отображением памяти, что указывает на то, что данные чтения памяти доступны. |
| avl_mem_byteenble | 4 | Вход | Интерфейс Avalon с отображением памяти разрешает запись данных шины в память. В пакетном режиме байтовая шина будет иметь высокий логический уровень, 4'b1111. |
| Часы и сброс | |||
| цлк | 1 | Вход | Введите часы для синхронизации IP. (1) |
| сброс_n | 1 | Вход | Асинхронный сброс для сброса IP.(2) |
| Проводной интерфейс(3) | |||
| fqspi_dataout | 4 | двунаправленная | Входной или выходной порт для подачи данных с флэш-устройства. |
| продолжение… | |||
| Сигнал | Ширина | Направление | Описание |
| qspi_dclk | 1 | Выход | Подает тактовый сигнал на флэш-устройство. |
| qspi_scein | 1 | Выход | Подает сигнал ncs на флэш-устройство.
Поддерживает Stratix® V, Arria® V, Cyclone® V и более старые устройства. |
| 3 | Выход | Подает сигнал ncs на флэш-устройство.
Поддерживает устройства Intel Arria 10 и Intel Cyclone 10 GX. |
- Вы можете установить тактовую частоту ниже или равной 50 МГц.
- Удерживайте сигнал не менее одного тактового цикла, чтобы сбросить IP.
- Доступно при включении параметра Отключить выделенный активный последовательный интерфейс.
Сопутствующая информация
- Техническое описание устройств Quad-Serial Configuration (EPCQ)
- Техническое описание устройств с последовательной конфигурацией EPCQ-L
- Техническое описание устройства с последовательной конфигурацией EPCQ-A
Параметры
Таблица 3. Настройки параметров
| Параметр | Правовые ценности | Описания |
| Тип устройства конфигурации | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A | Указывает тип устройства EPCQ, EPCQ-L или EPCQ-A, который вы хотите использовать. |
| Выберите режим ввода/вывода | НОРМАЛЬНЫЙ СТАНДАРТ ДВОЙНОЙ КВАДРО | Выбирает расширенную ширину данных при включении операции быстрого чтения. |
| Отключить выделенный интерфейс Active Serial | — | Направляет сигналы ASMIBLOCK на верхний уровень вашего проекта. |
| Включить интерфейс контактов SPI | — | Преобразует сигналы ASMIBLOCK в контактный интерфейс SPI. |
| Включить имитационную модель flash | — | Использует модель EPCQ 1024 по умолчанию для моделирования. Если вы используете флэш-устройство стороннего производителя, см. AN 720: Моделирование блока ASMI в вашем проекте создать оболочку для подключения модели флэш-памяти к блоку ASMI. |
| Количество использованных чипов Select | 1
2(4) 3(4) |
Выбор количества чипов, подключенных к флэш-памяти. |
- Поддерживается только в устройствах Intel Arria 10, устройствах Intel Cyclone 10 GX и других устройствах с включенным интерфейсом Enable SPI pins.
Сопутствующая информация
- Техническое описание устройств Quad-Serial Configuration (EPCQ)
- Техническое описание устройств с последовательной конфигурацией EPCQ-L
- Техническое описание устройства с последовательной конфигурацией EPCQ-A
- AN 720: Моделирование блока ASMI в вашем проекте
Зарегистрировать карту
Таблица 4. Карта регистров
- Каждое смещение адреса в следующей таблице соответствует 1 слову адресного пространства памяти.
- Все регистры имеют значение по умолчанию 0x0.
| Компенсировать | Зарегистрируйте имя | Ч/З | Имя поля | Кусочек | Ширина | Описание |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Запишите 1, чтобы разрешить запись. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Напишите 1, чтобы отключить запись. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Содержит информацию для записи в регистр состояния. |
| 3 | РД_СТАТУС | R | РД_СТАТУС | 7:0 | 8 | Содержит информацию об операции чтения регистра состояния. |
| 4 | СЕКТОР_ERASE | W | Значение сектора | 23:0
или 31: 0 |
24 или
32 |
Содержит адрес сектора, который необходимо стереть в зависимости от плотности устройства.(5) |
| 5 | SUBSECTOR_ERASE | W | Значение подсектора | 23:0
или 31: 0 |
24 или
32 |
Содержит адрес подсектора, который будет удален в зависимости от плотности устройства.(6) |
| 6 – 7 | Сдержанный | |||||
| 8 | КОНТРОЛЬ | В/П | ВЫБОР ЧИПА | 7:4 | 4 | Выбирает флэш-устройство. Значение по умолчанию — 0, которое указывает на первое флэш-устройство. Для выбора второго устройства установите значение 1, для выбора третьего устройства установите значение 2. |
| Сдержанный | ||||||
| В/П | ЗАПРЕЩАТЬ | 0 | 1 | Установите это значение на 1, чтобы отключить сигналы SPI IP, переведя все выходные сигналы в состояние high-Z. | ||
| продолжение… | ||||||
| Компенсировать | Зарегистрируйте имя | Ч/З | Имя поля | Кусочек | Ширина | Описание |
| Это можно использовать для совместного использования шины с другими устройствами. | ||||||
| 9 – 12 | Сдержанный | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | Значение NVCR | 15:0 | 16 | Записывает значение в энергонезависимый регистр конфигурации. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | Значение NVCR | 15:0 | 16 | Считывает значение из энергонезависимого регистра конфигурации |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Читает регистр состояния флага |
| 16 | CLR_FLAG_ СТАТУС РЕГ | W | CLR_FLAG_ СТАТУС РЕГ | 8 | 8 | Очищает регистр статуса флага |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Напишите 1, чтобы стереть весь чип (для устройства с одним кристаллом).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Напишите 1, чтобы стереть всю матрицу (для устройства со стековой матрицей).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Напишите 1, чтобы войти в режим 4-байтового адреса |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Напишите 1, чтобы выйти из режима 4-байтового адреса. |
| 21 | SECTOR_PROTECT | W | Значение защиты сектора | 7:0 | 8 | Значение для записи в регистр состояния для защиты сектора. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Объем памяти | 7:0 | 8 | Содержит информацию об идентификаторе объема памяти. |
| 23 –
32 |
Сдержанный | |||||
Вам нужно только указать любой адрес в пределах сектора, и IP-адрес удалит этот конкретный сектор.
Вам нужно только указать любой адрес в пределах подсектора, и IP-адрес удалит этот конкретный подсектор.
Сопутствующая информация
- Техническое описание устройств Quad-Serial Configuration (EPCQ)
- Техническое описание устройств с последовательной конфигурацией EPCQ-L
- Техническое описание устройства с последовательной конфигурацией EPCQ-A
- Технические характеристики интерфейса Avalon
Операции
IP-интерфейсы ASMI Parallel II Intel FPGA совместимы с интерфейсом Avalon с отображением памяти. Дополнительные сведения см. в спецификациях Avalon.
- Вам нужно только указать любой адрес внутри кристалла, и IP-адрес удалит этот конкретный кристалл.
- Для устройств EPCQ и EPCQ-L биты защиты блока — это биты [2:4] и [6], а верхний/нижний бит (TB) — это бит 5 регистра состояния. Для устройств EPCQ-A. бит защиты блока - это бит [2:4], а бит TB - это бит 5 регистра состояния.
Сопутствующая информация
- Технические характеристики интерфейса Avalon
Управление операциями регистра состояния
Вы можете выполнить чтение или запись по определенному смещению адреса, используя регистр состояния управления (CSR).
Чтобы выполнить операцию чтения или записи для регистра состояния управления, выполните следующие действия:
- Подтвердите сигнал avl_csr_write или avl_csr_read, пока
Сигнал avl_csr_waitrequest низкий (если сигнал waitrequest высокий, сигнал avl_csr_write или avl_csr_read должен поддерживаться на высоком уровне до тех пор, пока сигнал waitrequest не станет низким). - В то же время установите значение адреса на шине avl_csr_address. Если это операция записи, установите значение data на шине avl_csr_writedata вместе с адресом.
- Если это транзакция чтения, подождите, пока сигнал avl_csr_readdatavalid не станет высоким, чтобы получить прочитанные данные.
- Для операций, требующих записи значения во флэш-память, вы должны сначала выполнить операцию разрешения записи.
- Вы должны читать регистр статуса флага каждый раз, когда вы вводите команду записи или стирания.
- Если используется несколько флэш-устройств, вы должны записать в регистр выбора микросхемы, чтобы выбрать правильный выбор микросхемы, прежде чем выполнять какие-либо операции с конкретным флэш-устройством.
Рисунок 2. Форма волны чтения регистра емкости памяти Example
Рис. 3. Форма волны регистра разрешения записи, примерample
Операции с памятью
Интерфейс IP-памяти ASMI Parallel II Intel FPGA поддерживает пакетный и прямой доступ к флэш-памяти. Во время прямого доступа к флэш-памяти IP выполняет следующие шаги, чтобы вы могли выполнить любую операцию прямого чтения или записи:
- Write enable для операции записи
- Проверьте регистр состояния флага, чтобы убедиться, что операция была завершена во флэш-памяти.
- Отпустите сигнал ожидания, когда операция будет завершена.
Операции с памятью аналогичны операциям интерфейса Avalon с отображением памяти. Вы должны установить правильное значение на адресной шине, записать данные, если это транзакция записи, установить значение счетчика пакетов в 1 для одиночной транзакции или желаемое значение счетчика пакетов и запустить сигнал записи или чтения.
Рис. 4. Форма импульса записи из 8 слов, примерample
Рис. 5. Пакетный сигнал чтения из 8 слов, примерample
Рисунок 6. 1-байтовая запись byteenable = 4'b0001 Waveform Example
Пример использования ASMI Parallel II Intel FPGA IP Exampле
Пример использованияampВ файлах используются ASMI Parallel II IP и JTAG-to-Avalon Master для выполнения операций доступа к флэш-памяти, таких как чтение идентификатора кремния, чтение памяти, запись в память, стирание сектора, защита сектора, очистка регистра состояния флага и запись nvcr.
Чтобы запустить бывшийampфайлы, вы должны настроить FPGA. Следуй этим шагам:
- Настройте FPGA на основе системы Platform Designer, как показано на следующем рисунке.
Рис. 7. Система Platform Designer, показывающая ASMI Parallel II IP и JTAGМастер Авалона
- Сохраните следующий сценарий TCL в том же каталоге, что и ваш проект. Назовите скрипт как epcq128_access.tcl для exampле.
- Запустите системную консоль. В консоли создайте сценарий, используя «source epcq128_access.tcl».
ExampШаг 1: Считайте Silicon ID устройств конфигурации
Example 2: Чтение и запись одного слова данных по адресу H'40000000
ExampШаг 3: Стереть сектор 64
ExampШаг 4: Выполнить защиту секторов в секторах (от 0 до 127)
ExampШаг 5: Чтение и очистка регистра состояния флага
ExampШаг 6: Чтение и запись nvcr
Архив руководства пользователя ASMI Parallel II Intel FPGA IP
Версии IP совпадают с версиями программного обеспечения Intel Quartus Prime Design Suite до версии 19.1. Начиная с версии программного обеспечения Intel Quartus Prime Design Suite 19.2 или более поздней версии, IP-ядра имеют новую схему управления версиями IP.
Если версия ядра IP отсутствует в списке, применяется руководство пользователя для предыдущей версии ядра IP.
| Версия Intel Quartus Prime | Версия IP-ядра | Руководство пользователя |
| 17.0 | 17.0 | Altera ASMI Parallel II IP Core Руководство пользователя |
История изменений документа для ASMI Parallel II Intel FPGA IP User Guide
| Версия документа | Версия Intel Quartus Prime | IP-версия | Изменения |
| 2020.07.29 | 18.0 | 18.0 | • Обновлено название документа на Руководство пользователя ASMI Parallel II Intel FPGA IP.
• Обновлено Таблица 2: Настройки параметров в разделе Параметры. |
| 2018.09.24 | 18.0 | 18.0 | • Добавлена информация о приложениях и поддержке IP-ядра ASMI Parallel II Intel FPGA.
• Добавлено примечание для ссылки на Универсальный последовательный флэш-интерфейс Intel FPGA IP Core Руководство пользователя. • Добавлен Пример использования ASMI Parallel II Intel FPGA IP Core Exampле раздел. |
| 2018.05.07 | 18.0 | 18.0 | • IP-ядро Altera ASMI Parallel II переименовано в IP-ядро ASMI Parallel II Intel FPGA в соответствии с ребрендингом Intel.
• Добавлена поддержка устройств EPCQ-A. • Добавлено примечание к сигналу clk в Описание портов стол. • Обновлено описание сигнала qspi_scein в Описание портов стол. • Добавлено примечание к регистру SECTOR_PROTECT в Зарегистрировать карту стол. • Обновлен бит и ширина для регистров SECTOR_ERASE и SUBSECTOR_ERASE в Зарегистрировать карту стол. • Обновлен бит и ширина для SECTOR_PROTECT. зарегистрироваться в Зарегистрировать карту стол. |
| продолжение… | |||
| Версия документа | Версия Intel Quartus Prime | IP-версия | Изменения |
| • Обновлено описание опции CHIP SELECT регистра CONTROL в Зарегистрировать карту стол.
• Обновлены сноски для регистров SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE и DIE_ERASE в Зарегистрировать карту стол. • Обновлено описание vl_mem_addr. сигнал в Описание портов стол. • Незначительные редакционные правки. |
| Дата | Версия | Изменения |
| Май 2017 г. | 2017.05.08 | Первоначальный выпуск. |
Корпорация Интел. Все права защищены. Intel, логотип Intel и другие товарные знаки Intel являются товарными знаками корпорации Intel или ее дочерних компаний. Корпорация Intel гарантирует производительность своих FPGA и полупроводниковых продуктов в соответствии с текущими спецификациями в соответствии со стандартной гарантией Intel, но оставляет за собой право вносить изменения в любые продукты и услуги в любое время без предварительного уведомления. Intel не принимает на себя никакой ответственности или обязательств, возникающих в связи с применением или использованием какой-либо информации, продуктов или услуг, описанных в настоящем документе, за исключением случаев, когда это прямо согласовано с корпорацией Intel в письменной форме. Клиентам Intel рекомендуется получить последнюю версию спецификаций устройств, прежде чем полагаться на какую-либо опубликованную информацию и размещать заказы на продукты или услуги.
*Другие названия и бренды могут быть заявлены как собственность других лиц.
Документы/Ресурсы
 |
Intel ASMI Parallel II Intel FPGA IP [pdf] Руководство пользователя ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
