ASMI Parallel II 英特尔 FPGA IP
ASMI Parallel II 英特尔® FPGA IP 提供对英特尔 FPGA 配置设备的访问，这些设备是四串行配置 (EPCQ)、低电压tage 四路串行配置 (EPCQ-L) 和 EPCQ-A 串行配置。 您可以使用此 IP 将数据读写到外部闪存设备，以用于远程系统更新和 SEU 灵敏度映射标头等应用 File (.smh) 存储。
除了 ASMI Parallel Intel FPGA IP 支持的特性外，ASMI Parallel II Intel FPGA IP 还支持：
- 通过 Avalon® 内存映射接口直接访问闪存（写/读）。
- 通过 Avalon 内存映射接口中的控制状态寄存器 (CSR) 接口控制其他操作的寄存器。
- 将来自 Avalon 内存映射接口的通用命令转换为设备命令代码。
ASMI Parallel II 英特尔 FPGA IP 适用于所有英特尔 FPGA 设备系列，包括使用 GPIO 模式的英特尔 MAX® 10 设备。
ASMI Parallel II 英特尔 FPGA IP 仅支持 EPCQ、EPCQ-L 和 EPCQ-A 器件。 如果您使用第三方闪存设备，则必须使用通用串行闪存接口英特尔 FPGA IP。
英特尔 Quartus® Prime 软件版本 17.0 及更高版本支持 ASMI Parallel II 英特尔 FPGA IP。
相关信息
- 英特尔 FPGA IP 内核简介
- 提供有关所有 Intel FPGA IP 内核的一般信息，包括参数化、生成、升级和仿真 IP 内核。
- 创建与版本无关的 IP 和 Qsys 仿真脚本
- 创建不需要手动更新软件或 IP 版本升级的仿真脚本。
- 项目管理最佳实践
- 项目和 IP 的有效管理和可移植性指南 files.
- ASMI 并行英特尔 FPGA IP 核用户指南
- 通用串行闪存接口英特尔 FPGA IP 用户指南
- 提供对第三方闪存设备的支持。
- AN 720：在您的设计中模拟 ASMI 块
发布信息
IP 版本与最高 v19.1 的英特尔 Quartus Prime 设计套件软件版本相同。 从 Intel Quartus Prime Design Suite 软件版本 19.2 或更高版本开始，IP 核具有新的 IP 版本控制方案。
IP 版本 (XYZ) 编号可能会从一个 Intel Quartus Prime 软件版本更改为另一个。 一个变化：
- X 表示 IP 的重大修订。 如果更新 Intel Quartus Prime 软件，则必须重新生成 IP。
- Y 表示 IP 包含新功能。 重新生成您的 IP 以包含这些新功能。
- Z 表示 IP 包含较小的更改。 重新生成您的 IP 以包含这些更改。
表 1. ASMI Parallel II Intel FPGA IP 发布信息
| 物品 | 描述 |
| IP版本 | 18.0 |
| Intel Quartus Prime Pro Edition 版本 | 18.0 |
| 发布日期 | 2018.05.07 |
端口
图 1. 端口框图
表 2. 端口说明
| 信号 | 宽度 | 方向 | 描述 |
| CSR (avl_csr) 的 Avalon 内存映射从接口 | |||
| avl_csr_地址 | 6 | 输入 | Avalon 内存映射接口地址总线。 地址总线采用字寻址方式。 |
| avl_csr_read | 1 | 输入 | Avalon 内存映射接口对 CSR 的读取控制。 |
| avl_csr_rddata | 32 | 输出 | Avalon 内存映射接口从 CSR 读取数据总线。 |
| avl_csr_write | 1 | 输入 | Avalon 内存映射接口对 CSR 的写控制。 |
| avl_csr_writedata | 32 | 输入 | Avalon 内存映射接口将数据总线写入 CSR。 |
| avl_csr_waitrequest | 1 | 输出 | Avalon 内存映射接口 waitrequest 由 CSR 控制。 |
| avl_csr_rddata_valid | 1 | 输出 | Avalon 内存映射接口读取数据有效，表示 CSR 读取数据可用。 |
| 用于内存访问的 Avalon 内存映射从接口 (avl_ mem) | |||
| avl_mem_write | 1 | 输入 | Avalon 内存映射接口对内存的写控制 |
| avl_mem_burstcount | 7 | 输入 | 内存的 Avalon 内存映射接口突发计数。 值范围从 1 到 64（最大页面大小）。 |
| avl_mem_waitrequest | 1 | 输出 | Avalon 内存映射接口 waitrequest 由内存控制。 |
| avl_mem_read | 1 | 输入 | Avalon 内存映射接口对内存的读取控制 |
| avl_mem_地址 | N | 输入 | Avalon 内存映射接口地址总线。 地址总线采用字寻址方式。
地址的宽度取决于所使用的闪存密度。 |
| avl_mem_writedata | 32 | 输入 | Avalon 内存映射接口将数据总线写入内存 |
| avl_mem_readddata | 32 | 输出 | Avalon 内存映射接口从内存读取数据总线。 |
| avl_mem_rddata_valid | 1 | 输出 | Avalon 内存映射接口读取数据有效，表示内存读取数据可用。 |
| avl_mem_byteenble | 4 | 输入 | Avalon 内存映射接口写数据使能总线到内存。 在突发模式期间，byteenable 总线将为逻辑高电平，4'b1111。 |
| 时钟和复位 | |||
| 时钟 | 1 | 输入 | 为 IP 提供时钟的输入时钟。 (1) |
| 重置_n | 1 | 输入 | 异步重置重置IP。（2） |
| 导管接口（3） | |||
| fqspi_数据输出 | 4 | 双向 | 输入或输出端口，用于从闪存设备馈送数据。 |
| 持续… | |||
| 信号 | 宽度 | 方向 | 描述 |
| qspi_dclk | 1 | 输出 | 为闪存设备提供时钟信号。 |
| qspi_scein | 1 | 输出 | 向闪存设备提供 ncs 信号。
支持 Stratix® V、Arria® V、Cyclone® V 和更早的器件。 |
| 3 | 输出 | 向闪存设备提供 ncs 信号。
支持英特尔 Arria 10 和英特尔 Cyclone 10 GX 设备。 |
- 您可以将时钟频率设置为低于或等于 50 MHz。
- 保持信号至少一个时钟周期以重置 IP。
- 当您启用禁用专用活动串行接口参数时可用。
相关信息
- 四串行配置 (EPCQ) 器件数据表
- EPCQ-L 串行配置设备数据表
- EPCQ-A 串行配置器件数据表
参数
表 3. 参数设置
| 范围 | 法律价值 | 描述 |
| 配置设备类型 | EPCQ16、EPCQ32、EPCQ64、EPCQ128、EPCQ256、EPCQ512、EPCQ-L256、EPCQ-L512、EPCQ-L1024、EPCQ4A、EPCQ16A、EPCQ32A、EPCQ64A、EPCQ128A | 指定要使用的 EPCQ、EPCQ-L 或 EPCQ-A 设备类型。 |
| 选择 I/O 模式 | 标准双人房 | 启用快速读取操作时选择扩展数据宽度。 |
| 禁用专用的活动串行接口 | — | 将 ASMIBLOCK 信号路由到设计的顶层。 |
| 启用 SPI 引脚接口 | — | 将 ASMIBLOCK 信号转换为 SPI 引脚接口。 |
| 启用闪存仿真模型 | — | 使用默认的 EPCQ 1024 仿真模型进行仿真。 如果您使用的是第三方闪存设备，请参阅 AN 720：在您的设计中模拟 ASMI 块 创建一个包装器以将闪存模型与 ASMI 块连接起来。 |
| 使用的片选数 | 1
2(4) 3(4) |
选择连接到闪存的片选数。 |
- 仅在英特尔 Arria 10 设备、英特尔 Cyclone 10 GX 设备和其他启用了启用 SPI 引脚接口的设备中受支持。
相关信息
- 四串行配置 (EPCQ) 器件数据表
- EPCQ-L 串行配置设备数据表
- EPCQ-A 串行配置器件数据表
- AN 720：在您的设计中模拟 ASMI 块
注册地图
表 4. 寄存器映射
- 下表中的每个地址偏移量代表 1 个字的内存地址空间。
- 所有寄存器的默认值为 0x0。
| 抵消 | 注册名称 | 读/写 | 字段名称 | 少量 | 宽度 | 描述 |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | 写 1 执行写使能。 |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | 写 1 执行写禁止。 |
| 2 | 写入状态 | W | 写入状态 | 7:0 | 8 | 包含要写入状态寄存器的信息。 |
| 3 | RD_状态 | R | RD_状态 | 7:0 | 8 | 包含来自读取状态寄存器操作的信息。 |
| 4 | 扇区_擦除 | W | 行业价值 | 23:0
或31：0 |
24 或
32 |
包含要根据设备密度擦除的扇区地址。(5) |
| 5 | SUBSECTOR_ERASE | W | 分部门价值 | 23:0
或31：0 |
24 或
32 |
包含要根据设备密度擦除的子扇区地址。(6) |
| 6 – 7 | 预订的 | |||||
| 8 | 控制 | 写/读 | 片选 | 7:4 | 4 | 选择闪存设备。 默认值为 0，以第一个闪存设备为目标。 要选择第二个设备，请将值设置为 1，要选择第三个设备，请将值设置为 2。 |
| 预订的 | ||||||
| 写/读 | 禁用 | 0 | 1 | 将其设置为 1 以通过将所有输出信号置于高阻态来禁用 IP 的 SPI 信号。 | ||
| 持续… | ||||||
| 抵消 | 注册名称 | 读/写 | 字段名称 | 少量 | 宽度 | 描述 |
| 这可用于与其他设备共享总线。 | ||||||
| 9 – 12 | 预订的 | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR值 | 15:0 | 16 | 将值写入非易失性配置寄存器。 |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR值 | 15:0 | 16 | 从非易失性配置寄存器读取值 |
| 15 | RD_FLAG_STATUS_REG | R | RD_FLAG_STATUS_REG | 8 | 8 | 读取标志状态寄存器 |
| 16 | CLR_FLAG_STATUS 寄存器 | W | CLR_FLAG_STATUS 寄存器 | 8 | 8 | 清除标志状态寄存器 |
| 17 | 批量擦除 | W | 批量擦除 | 0 | 1 | 写入 1 以擦除整个芯片（对于单芯片设备）。（7) |
| 18 | 芯片擦除 | W | 芯片擦除 | 0 | 1 | 写入 1 以擦除整个芯片（对于堆叠芯片设备）。（7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | 写1进入4字节地址模式 |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | 写 1 退出 4 字节地址模式 |
| 21 | 扇区_保护 | W | 行业保值 | 7:0 | 8 | 写入状态寄存器以保护扇区的值。 (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | 内存容量值 | 7:0 | 8 | 包含内存容量ID的信息。 |
| 23 –
32 |
预订的 | |||||
您只需指定扇区内的任何地址，IP 就会擦除该特定扇区。
您只需指定子扇区内的任何地址，IP 就会擦除该特定子扇区。
相关信息
- 四串行配置 (EPCQ) 器件数据表
- EPCQ-L 串行配置设备数据表
- EPCQ-A 串行配置器件数据表
- Avalon 接口规范
运营
ASMI Parallel II Intel FPGA IP 接口符合 Avalon 内存映射接口。 有关详细信息，请参阅 Avalon 规范。
- 您只需指定裸片内的任何地址，IP 就会擦除该特定裸片。
- 对于 EPCQ 和 EPCQ-L 器件，块保护位是位 [2:4] 和 [6]，顶部/底部 (TB) 位是状态寄存器的位 5。 对于 EPCQ-A 设备。 块保护位是位 [2:4]，TB 位是状态寄存器的位 5。
相关信息
- Avalon 接口规范
控制状态寄存器操作
您可以使用控制状态寄存器 (CSR) 对特定地址偏移执行读取或写入操作。
要执行控制状态寄存器的读取或写入操作，请按照以下步骤操作：
- 置位 avl_csr_write 或 avl_csr_read 信号，同时
avl_csr_waitrequest 信号为低电平（如果 waitrequest 信号为高电平，avl_csr_write 或 avl_csr_read 信号必须保持高电平直到 waitrequest 信号变低）。 - 同时在avl_csr_address总线上设置地址值。 如果是写操作，将value数据和地址一起设置到avl_csr_writedata总线上。
- 如果是读取事务，请等待 avl_csr_readdatavalid 信号置为高电平以检索读取数据。
- 对于需要将值写入闪存的操作，必须先执行写使能操作。
- 每次发出写入或擦除命令时都必须读取标志状态寄存器。
- 如果使用多个 flash 设备，在对特定 flash 设备执行任何操作之前，您必须写入片选寄存器以选择正确的片选。
图 2. 读取内存容量寄存器波形示例ample
图 3. 写入使能寄存器波形示例ample
内存操作
ASMI Parallel II 英特尔 FPGA IP 内存接口支持突发和直接闪存访问。 在直接闪存访问期间，IP 执行以下步骤以允许您执行任何直接读取或写入操作：
- 写操作的写使能
- 检查标志状态寄存器以确保操作已在闪存完成
- 操作完成后释放waitrequest信号
内存操作类似于 Avalon 内存映射接口操作。 您必须在地址总线上设置正确的值，如果是写入事务则写入数据，将单个事务的突发计数值驱动为 1 或您想要的突发计数值，然后触发写入或读取信号。
图 4. 8 字写入突发波形示例ample
图 5. 8 字读取突发波形示例ample
图 6. 1 字节写入 byteenable = 4'b0001 波形示例ample
ASMI Parallel II 英特尔 FPGA IP 用例示例amp莱斯
用例前amp文件使用 ASMI Parallel II IP 和 JTAG-to-Avalon Master 执行闪存访问操作，例如读取硅 ID、读取存储器、写入存储器、扇区擦除、扇区保护、清除标志状态寄存器和写入 nvcr。
运行前amp文件，您必须配置 FPGA。 按着这些次序：
- 基于Platform Designer系统配置FPGA如下图所示。
图 7. 显示 ASMI Parallel II IP 和 J 的 Platform Designer 系统TAG- 到阿瓦隆大师
- 将以下 TCL 脚本保存在与您的项目相同的目录中。 将脚本命名为 epcq128_access.tcl for examp勒。
- 启动系统控制台。 在控制台中，使用“source epcq128_access.tcl”获取脚本源。
Example 1：读取配置设备的芯片 ID
Example 2: 在地址 H'40000000 读写一个字的数据
Example 3：擦除扇区 64
Example 4：在扇区（0 到 127）执行扇区保护
Examp图 5：读取并清除标志状态寄存器
Example 6: 读写 nvcr
ASMI Parallel II 英特尔 FPGA IP 用户指南档案
IP 版本与最高 v19.1 的英特尔 Quartus Prime 设计套件软件版本相同。 从 Intel Quartus Prime Design Suite 软件版本 19.2 或更高版本开始，IP 核具有新的 IP 版本控制方案。
如果未列出 IP 核版本，则适用先前 IP 核版本的用户指南。
| 英特尔 Quartus Prime 版本 | IP核版本 | 用户指南 |
| 17.0 | 17.0 | Altera ASMI Parallel II IP 内核用户指南 |
ASMI Parallel II 英特尔 FPGA IP 用户指南的文档修订历史
| 文档版本 | 英特尔 Quartus Prime 版本 | IP版本 | 更改 |
| 2020.07.29 | 18.0 | 18.0 | • 将文档标题更新为 ASMI Parallel II Intel FPGA IP 用户指南.
• 更新 表 2：参数设置 在部分 参数. |
| 2018.09.24 | 18.0 | 18.0 | • 添加了有关ASMI Parallel II 英特尔FPGA IP 核的应用和支持的信息。
• 添加了注释以提及 通用串行闪存接口 Intel FPGA IP Core 用户指南. • 添加了 ASMI Parallel II 英特尔 FPGA IP 核用例示例amp莱斯 部分。 |
| 2018.05.07 | 18.0 | 18.0 | • 根据英特尔品牌重塑，将Altera ASMI Parallel II IP 核重命名为ASMI Parallel II 英特尔FPGA IP 核。
• 添加了对EPCQ-A 设备的支持。 • 在 clk 信号中添加了注释 端口说明 桌子。 • 更新了 qspi_scein 信号的描述 端口说明 桌子。 • 在 SECTOR_PROTECT 寄存器中添加了注释 注册地图 桌子。 • 更新了 SECTOR_ERASE 和 SUBSECTOR_ERASE 寄存器的位和宽度 注册地图 桌子。 • 更新了 SECTOR_PROTECT 的位和宽度 在注册 注册地图 桌子。 |
| 持续… | |||
| 文档版本 | 英特尔 Quartus Prime 版本 | IP版本 | 更改 |
| • 更新了 CHIP SELECT 选项中 CONTROL 寄存器的描述 注册地图 桌子。
• 更新了 SECTOR_ERASE、SUBSECTOR_ERASE、BULK_ERASE 和 DIE_ERASE 寄存器的脚注 注册地图 桌子。 • 更新了 vl_mem_addr 的描述 信号在 端口说明 桌子。 • 少量的编辑编辑。 |
| 日期 | 版本 | 更改 |
| 2017 年 XNUMX 月 | 2017.05.08 | 初始版本。 |
英特尔公司。 版权所有。 英特尔、英特尔标识和其他英特尔标志是英特尔公司或其子公司的商标。 英特尔保证其 FPGA 和半导体产品的性能符合英特尔的标准保证，符合当前规格，但保留随时更改任何产品和服务的权利，恕不另行通知。 除非英特尔明确书面同意，否则英特尔不承担因应用或使用此处描述的任何信息、产品或服务而产生的任何责任或义务。 建议英特尔客户在依赖任何已发布的信息以及下订单购买产品或服务之前获取最新版本的设备规格。
*其他名称和品牌可能是其他所有者的财产。
文件/资源
 |
英特尔 ASMI Parallel II 英特尔 FPGA IP [pdf] 用户指南 ASMI Parallel II 英特尔 FPGA IP、ASMI、并行 II 英特尔 FPGA IP、II 英特尔 FPGA IP、FPGA IP |
