ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP обезбедува пристап до уредите за конфигурација на Intel FPGA, кои се четири сериска конфигурација (EPCQ), ниска јачинаtage quad-serial конфигурација (EPCQ-L) и EPCQ-A сериска конфигурација. Можете да ја користите оваа IP адреса за читање и пишување податоци на надворешните флеш-уреди за апликации, како што се далечинското ажурирање на системот и SEU Sensitivity Map Header File (.смх) складирање.
Освен карактеристиките поддржани од ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP дополнително поддржува:
- Директен блиц пристап (пишување/читање) преку мемориски мапиран интерфејс Avalon®.
- Контролен регистар за други операции преку интерфејсот на контролниот регистар на статус (CSR) во интерфејсот мапиран со меморија на Avalon.
- Преведете ги генеричките команди од интерфејсот мапиран со меморија Авалон во командни кодови на уредот.
ASMI Parallel II Intel FPGA IP е достапна за сите фамилии на уреди Intel FPGA, вклучувајќи ги и уредите Intel MAX® 10 кои користат режим GPIO.
ASMI Parallel II Intel FPGA IP ги поддржува само уредите EPCQ, EPCQ-L и EPCQ-A. Ако користите флеш-уреди од трета страна, мора да користите генерички сериски блиц интерфејс Intel FPGA IP.
ASMI Parallel II Intel FPGA IP е поддржан во софтверот Intel Quartus® Prime верзија 17.0 и натаму.
Поврзани информации
- Вовед во Intel FPGA IP јадра
- Обезбедува општи информации за сите Intel FPGA IP-јадра, вклучувајќи параметриза, генерирање, надградба и симулирање на IP-јадра.
- Создавање IP независна верзија и скрипти за симулација на Qsys
- Креирајте скрипти за симулација за кои не се потребни рачни ажурирања за надградба на софтвер или IP верзија.
- Најдобри практики за управување со проекти
- Насоки за ефикасно управување и преносливост на вашиот проект и IP files.
- Упатство за користење на ASMI Parallel Intel FPGA IP Core
- Генерички сериски блиц интерфејс Intel FPGA IP Упатство за корисникот
- Обезбедува поддршка за флеш-уреди од трети страни.
- AN 720: Симулирање на блокот ASMI во вашиот дизајн
Информации за издавање
IP верзиите се исти како верзиите на софтверот Intel Quartus Prime Design Suite до v19.1. Од верзијата 19.2 или понова на софтверот Intel Quartus Prime Design Suite, јадрата на IP имаат нова шема за верзии на IP.
Бројот на IP верзијата (XYZ) може да се промени од една верзија на софтверот Intel Quartus Prime во друга. Промена во:
- X означува голема ревизија на IP. Ако го ажурирате софтверот Intel Quartus Prime, мора да ја регенерирате IP-адресата.
- Y покажува дека IP вклучува нови функции. Регенерирајте ја вашата IP адреса за да ги вклучите овие нови функции.
- Z покажува дека IP вклучува мали промени. Регенерирајте ја вашата IP адреса за да ги вклучите овие промени.
Табела 1. ASMI Parallel II Информации за издавање на IP на Intel FPGA
| Ставка | Опис |
| IP верзија | 18.0 |
| Верзијата на Intel Quartus Prime Pro Edition | 18.0 |
| Датум на издавање | 2018.05.07 |
Пристаништа
Слика 1. Блок дијаграм на порти
Табела 2. Опис на порти
| Сигнал | Ширина | Насока | Опис |
| Слав интерфејс мапиран со Авалон меморија за ООП (avl_csr) | |||
| avl_csr_addr | 6 | Влез | Адресна магистрала за интерфејс мапирана со меморија на Авалон. Адресната магистрала е во Word адресирање. |
| avl_csr_read | 1 | Влез | Авалон мемориски интерфејс контрола за читање на ООП. |
| avl_csr_rddata | 32 | Излез | Авалон интерфејс мапиран со меморија за читање магистрала за податоци од CSR. |
| avl_csr_write | 1 | Влез | Авалон мемориски интерфејс контрола за запишување на CSR. |
| avl_csr_writedata | 32 | Влез | Авалон интерфејс мапиран со меморија магистрала за запишување податоци до CSR. |
| avl_csr_waitrequest | 1 | Излез | Контрола на барање за чекање интерфејс мапирана со меморија Авалон од ООП. |
| avl_csr_rddata_valid | 1 | Излез | Валидни податоци за читање на интерфејсот мапиран со меморија Авалон, што укажува на достапни податоци за читање на ООП. |
| Слав интерфејс мапиран со Авалон меморија за пристап до меморија (avl_ mem) | |||
| avl_mem_write | 1 | Влез | Авалон мемориски интерфејс контрола за пишување во меморијата |
| avl_mem_burstcount | 7 | Влез | Авалон меморија-мапиран интерфејс рафал број за меморија. Вредноста се движи од 1 до 64 (максимална големина на страницата). |
| avl_mem_waitrequest | 1 | Излез | Контрола на барање за чекање интерфејс мапирана со меморија Авалон од меморијата. |
| avl_mem_read | 1 | Влез | Авалон мемориски интерфејс контрола за читање во меморијата |
| avl_mem_addr | N | Влез | Адресна магистрала за интерфејс мапирана со меморија на Авалон. Адресната магистрала е во Word адресирање.
Ширината на адресата зависи од густината на флеш меморијата што се користи. |
| avl_mem_writedata | 32 | Влез | Авалон интерфејс мапиран со мемориска магистрала за запишување податоци во меморијата |
| avl_mem_readddata | 32 | Излез | Авалон интерфејс мапиран со мемориска магистрала за читање податоци од меморијата. |
| avl_mem_rddata_valid | 1 | Излез | Валидни податоци за читање на интерфејсот мапиран со меморија Авалон, што укажува дека податоците за читање од меморија се достапни. |
| avl_mem_byteenble | 4 | Влез | Авалон мемориски интерфејс за пишување податоци овозможува автобус до меморија. За време на режимот на пукање, магистралата со можност за бајт ќе биде логично висока, 4'b1111. |
| Часовник и ресетирање | |||
| clk | 1 | Влез | Внесете часовник за да ја заклучите IP-адресата. (1) |
| reset_n | 1 | Влез | Асинхроно ресетирање за ресетирање на IP.(2) |
| Интерфејс на каналот(3) | |||
| fqspi_dataout | 4 | Бидренцеционен | Влезна или излезна порта за внесување податоци од флеш-уредот. |
| продолжи… | |||
| Сигнал | Ширина | Насока | Опис |
| qspi_dclk | 1 | Излез | Обезбедува сигнал за часовникот до блиц-уредот. |
| qspi_scein | 1 | Излез | Обезбедува ncs сигнал до флеш-уредот.
Поддржува Stratix® V, Arria® V, Cyclone® V и постари уреди. |
| 3 | Излез | Обезбедува ncs сигнал до флеш-уредот.
Поддржува уреди Intel Arria 10 и Intel Cyclone 10 GX. |
- Можете да ја поставите фреквенцијата на часовникот на помала или еднаква на 50 MHz.
- Држете го сигналот најмалку еден такт за да ја ресетирате IP-а.
- Достапно кога ќе го овозможите параметарот Оневозможи посветен интерфејс за активен серијал.
Поврзани информации
- Лист со податоци за уреди со четири сериска конфигурација (EPCQ).
- EPCQ-L Лист со податоци за уреди за сериска конфигурација
- EPCQ-A Лист со податоци на уредот за сериска конфигурација
Параметри
Табела 3. Поставки на параметри
| Параметар | Правни вредности | Описи |
| Тип на конфигурациски уред | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ-L32, EPCQ-L64, EPCQ-L128, EPCQXNUMXA, EPCQXNUMXA, EPCAXNUMX, EPCEPQACXNUMX | Го одредува типот на уред EPCQ, EPCQ-L или EPCQ-A што сакате да го користите. |
| Изберете В/И режим | NORMAL STANDARD DUAL QUAD | Избира проширена ширина на податоци кога ќе ја овозможите операцијата Брзо читање. |
| Оневозможете го наменскиот интерфејс за активен серијал | — | Ги насочува сигналите ASMIBLOCK до највисокото ниво на вашиот дизајн. |
| Овозможете интерфејс за иглички SPI | — | Ги преведува сигналите ASMIBLOCK на интерфејсот на пиновите SPI. |
| Овозможи модел за симулација на блиц | — | Го користи стандардниот модел за симулација EPCQ 1024 за симулација. Ако користите флеш-уред од трета страна, погледнете на AN 720: Симулирање на блокот ASMI во вашиот дизајн да креирате обвивка за поврзување на моделот на блицот со блокот ASMI. |
| Број на користен избор на чип | 1
2(4) 3(4) |
Го избира бројот на избор на чип поврзан со блицот. |
- Поддржано само кај уредите Intel Arria 10, уредите Intel Cyclone 10 GX и други уреди со овозможен интерфејс за пиновите за Овозможи SPI.
Поврзани информации
- Лист со податоци за уреди со четири сериска конфигурација (EPCQ).
- EPCQ-L Лист со податоци за уреди за сериска конфигурација
- EPCQ-A Лист со податоци на уредот за сериска конфигурација
- AN 720: Симулирање на блокот ASMI во вашиот дизајн
Регистрирајте мапа
Табела 4. Регистрирај се мапа
- Секое поместување на адресата во следната табела претставува 1 збор од меморискиот адресен простор.
- Сите регистри имаат стандардна вредност 0x0.
| Офсет | Регистрирајте име | R/W | Име на полето | Бит | Ширина | Опис |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Напишете 1 за да извршите овозможување за пишување. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Напишете 1 за да извршите оневозможување на запишување. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Ги содржи информациите за пишување во регистарот за статус. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Ги содржи информациите од операцијата на регистарот за читање статус. |
| 4 | SECTOR_ERASE | W | Секторска вредност | 23:0
или 31:0 |
24 или
32 |
Содржете ја адресата на секторот што треба да се избрише во зависност од густината на уредот.(5) |
| 5 | SUBSECTOR_ERASE | W | Вредност на потсекторот | 23:0
или 31:0 |
24 или
32 |
Ја содржи адресата на потсекторот што треба да се избрише во зависност од густината на уредот.(6) |
| 6 – 7 | Резервирано | |||||
| 8 | КОНТРОЛА | В/Р | ИЗБОР НА ЧИП | 7:4 | 4 | Избира блиц уред. Стандардната вредност е 0, која е насочена кон првиот флеш-уред. За да изберете втор уред, поставете ја вредноста на 1, за да го изберете третиот уред, поставете ја вредноста на 2. |
| Резервирано | ||||||
| В/Р | ОНЕСВЕЖИ | 0 | 1 | Поставете го ова на 1 за да ги оневозможите SPI сигналите на IP со ставање на целиот излезен сигнал во состојба на висока Z. | ||
| продолжи… | ||||||
| Офсет | Регистрирајте име | R/W | Име на полето | Бит | Ширина | Опис |
| Ова може да се користи за споделување автобус со други уреди. | ||||||
| 9 – 12 | Резервирано | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR вредност | 15:0 | 16 | Запишува вредност во неиспарливи конфигурациски регистар. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR вредност | 15:0 | 16 | Ја чита вредноста од неиспарливиот конфигурациски регистар |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Го чита регистарот за статус на знаменце |
| 16 | CLR_FLAG_ СТАТУС РЕГ | W | CLR_FLAG_ СТАТУС РЕГ | 8 | 8 | Го брише регистарот за статус на знаменце |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Напишете 1 за да го избришете целиот чип (за уред со едно копче).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Напишете 1 за да ја избришете целата матрица (за уред со магацин).7) |
| 19 | 4BYTES_ADDR_MK | W | 4BYTES_ADDR_MK | 0 | 1 | Напишете 1 за да внесете адресен режим од 4 бајти |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Напишете 1 за да излезете од режимот на адреса од 4 бајти |
| 21 | SECTOR_PROTECT | W | Вредност за заштита на секторот | 7:0 | 8 | Вредност за пишување во статус регистар за заштита на сектор. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Вредност на капацитетот на меморијата | 7:0 | 8 | Содржи информации за ID на капацитетот на меморијата. |
| 23 -
32 |
Резервирано | |||||
Треба само да наведете која било адреса во секторот и IP ќе го избрише тој одреден сектор.
Треба само да наведете која било адреса во потсекторот и IP ќе го избрише тој конкретен потсектор.
Поврзани информации
- Лист со податоци за уреди со четири сериска конфигурација (EPCQ).
- EPCQ-L Лист со податоци за уреди за сериска конфигурација
- EPCQ-A Лист со податоци на уредот за сериска конфигурација
- Спецификации за интерфејс Авалон
Операции
ASMI Parallel II Intel FPGA IP интерфејсите се усогласени со мемориски интерфејс на Avalon. За повеќе детали, погледнете ги спецификациите на Авалон.
- Треба само да наведете која било адреса во матрицата и IP ќе ја избрише таа конкретна матрица.
- За уредите EPCQ и EPCQ-L, битот за заштита од блок се бит [2:4] и [6], а горниот/долниот бит (TB) е бит 5 од статусниот регистар. За уредите EPCQ-A. битот за заштита на блокот е бит [2:4], а ТБ битот е бит 5 од статусниот регистар.
Поврзани информации
- Спецификации за интерфејс Авалон
Операции на контролен регистар на статус
Можете да извршите читање или запишување на одредена поместување на адресата користејќи го Регистарот за контролен статус (CSR).
За да ја извршите операцијата за читање или запишување за контролниот статусен регистар, следете ги овие чекори:
- Поставете го сигналот avl_csr_write или avl_csr_read додека
Сигналот avl_csr_waitrequest е низок (ако сигналот за барање за чекање е висок, сигналот avl_csr_write или avl_csr_read мора да се одржува високо додека сигналот за барање за чекање не се намали). - Во исто време, поставете ја вредноста на адресата на автобусот avl_csr_address. Ако е операција за запишување, поставете ги податоците за вредноста на магистралата avl_csr_writedata заедно со адресата.
- Ако се работи за трансакција за читање, почекајте додека сигналот avl_csr_readdatavalid не биде наведен високо за да ги вратите прочитаните податоци.
- За операции кои бараат вредност за запишување да трепка, прво мора да ја извршите операцијата за овозможување запис.
- Мора да го читате регистарот за статус на знаменце секогаш кога ќе издавате команда за пишување или бришење.
- Ако се користат повеќе уреди за блиц, мора да напишете во регистарот за избор на чип за да го изберете правилното избирање чип пред да извршите каква било операција на конкретниот флеш-уред.
Слика 2. Бранова форма на регистар на капацитет за читање на меморија Прample
Слика 3. Напишете Enable Register Waveform Example
Мемориски операции
ASMI Parallel II Intel FPGA IP меморискиот интерфејс поддржува пукање и директен пристап до флеш меморија. За време на директниот пристап до флеш меморијата, IP ги извршува следните чекори за да ви овозможи да извршите каква било операција за директно читање или запишување:
- Овозможи за пишување за операцијата за запишување
- Проверете го регистарот за статус на знаменце за да бидете сигурни дека операцијата е завршена на блиц
- Ослободете го сигналот за барање за чекање кога операцијата ќе заврши
Мемориските операции се слични на операциите на интерфејс мапирани со меморија на Авалон. Мора да ја поставите точната вредност во магистралата за адреси, да напишете податоци ако е трансакција за запишување, да ја доведете вредноста на бројот на рафали на 1 за единечна трансакција или саканата вредност на бројот на рафали и да го активирате сигналот за запишување или читање.
Слика 4. 8-Word Write Burst Waveform Example
Слика 5. 8-Читање на зборови со рафална бранова форма Прample
Слика 6. 1-Byte Write byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP Случај за употреба Прampлес
Случајот за употреба прamples ги користиме ASMI Parallel II IP и JTAG-to-Avalon Master за извршување операции за блиц пристап, како што се читање ID на силикон, меморија за читање, меморија за пишување, бришење сектор, заштита на сектор, бришење на регистарот за статус на знаменце и пишување nvcr.
Да се кандидира на ексamples, мора да ја конфигурирате FPGA. Следете ги овие чекори:
- Конфигурирајте го FPGA врз основа на системот Platform Designer како што е прикажано на следната слика.
Слика 7. Систем за дизајнер на платформа што ги прикажува ASMI Parallel II IP и JTAG-до-Авалон мајстор
- Зачувајте ја следната TCL скрипта во истиот директориум како и вашиот проект. Именувајте ја скриптата како epcq128_access.tcl на прampле.
- Стартувајте системска конзола. Во конзолата, изворете ја скриптата користејќи „извор epcq128_access.tcl“.
Exampле 1: Прочитајте го силиконскиот ID на уредите за конфигурација
Example 2: Читајте и напишете еден збор податоци на адресата H'40000000
Exampле 3: Избриши сектор 64
Exampле 4: Изведете заштита на секторот во сектори (0 до 127)
Exampле 5: Прочитајте и исчистете го регистарот за статус на знаменце
Example 6: Читање и пишување nvcr
ASMI Parallel II Intel FPGA IP Упатство за корисникот Архиви
IP верзиите се исти како верзиите на софтверот Intel Quartus Prime Design Suite до v19.1. Од верзијата 19.2 или понова на софтверот Intel Quartus Prime Design Suite, јадрата на IP имаат нова шема за верзии на IP.
Ако не е наведена верзија на основната IP IP, се применува упатството за корисникот за претходната верзија на основната IP.
| Интел Quartus Prime верзија | IP Core верзија | Упатство за употреба |
| 17.0 | 17.0 | Упатство за употреба на Altera ASMI Parallel II IP Core |
Историја на ревизии на документи за корисничко упатство за ASMI Parallel II Intel FPGA IP
| Верзија на документ | Интел Quartus Prime верзија | IP верзија | Промени |
| 2020.07.29 | 18.0 | 18.0 | • Го ажурираше насловот на документот на Упатство за корисникот на ASMI Parallel II Intel FPGA IP.
• Ажурирано Табела 2: Поставки за параметри во делот Параметри. |
| 2018.09.24 | 18.0 | 18.0 | • Додадени информации за апликациите и поддршката за ASMI Parallel II Intel FPGA IP јадрото.
• Додаде белешка за упатување на Генерички сериски блиц интерфејс Intel FPGA IP Core кориснички водич. • Додадено е ASMI Parallel II Intel FPGA IP Core Употребен случај Прampлес дел. |
| 2018.05.07 | 18.0 | 18.0 | • Преименувано Altera ASMI Parallel II IP јадро во ASMI Parallel II Intel FPGA IP јадро по ребрендирање на Intel.
• Додадена поддршка за EPCQ-A уреди. • Додадена белешка на clk сигналот во Опис на пристаништата маса. • Ажуриран опис за сигналот qspi_scein во Опис на пристаништата маса. • Додаде белешка во регистарот SECTOR_PROTECT во Регистрирајте мапа маса. • Ги ажурираше битот и ширината за регистрите SECTOR_ERASE и SUBSECTOR_ERASE во Регистрирајте мапа маса. • Ги ажурираше битот и ширината за SECTOR_PROTECT регистрирајте се во Регистрирајте мапа маса. |
| продолжи… | |||
| Верзија на документ | Интел Quartus Prime верзија | IP верзија | Промени |
| • Го ажурираше описот за опцијата CHIP SELECT на регистарот CONTROL во Регистрирајте мапа маса.
• Ги ажурираше фуснотите за регистрите SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE и DIE_ERASE во Регистрирајте мапа маса. • Ажуриран опис за vl_mem_addr сигнал во Опис на пристаништата маса. • Мали уредувачки уредувања. |
| Датум | Верзија | Промени |
| мај 2017 година | 2017.05.08 | Почетно ослободување. |
Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира извршување на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Интел, но го задржува правото да прави промени на сите производи и услуги во секое време без најава. Интел не превзема никаква одговорност или одговорност што произлегува од апликацијата или употребата на какви било информации, производ или услуга опишани овде, освен како што е изрично договорено во писмена форма од страна на Intel. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги.
*Други имиња и брендови може да се бараат како сопственост на други.
Документи / ресурси
 |
intel ASMI Parallel II Intel FPGA IP [pdf] Упатство за корисникот ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
