ASMI समानांतर II Intel FPGA IP
ASMI समानांतर II Intel® FPGA IP ले Intel FPGA कन्फिगरेसन उपकरणहरूमा पहुँच प्रदान गर्दछ, जुन क्वाड-सिरियल कन्फिगरेसन (EPCQ), कम-भोलtage क्वाड-सिरियल कन्फिगरेसन (EPCQ-L), र EPCQ-A सीरियल कन्फिगरेसन। तपाईले यो IP लाई रिमोट सिस्टम अपडेट र SEU संवेदनशीलता नक्सा हेडर जस्ता अनुप्रयोगहरूका लागि बाह्य फ्ल्यास उपकरणहरूमा डेटा पढ्न र लेख्न प्रयोग गर्न सक्नुहुन्छ। File (.smh) भण्डारण।
ASMI समानान्तर Intel FPGA IP द्वारा समर्थित सुविधाहरू बाहेक, ASMI समानांतर II Intel FPGA IP ले थप समर्थन गर्दछ:
- Avalon® मेमोरी म्याप गरिएको इन्टरफेस मार्फत प्रत्यक्ष फ्ल्यास पहुँच (लेख्नुहोस्/पढ्नुहोस्)।
- Avalon मेमोरी-म्याप गरिएको इन्टरफेसमा कन्ट्रोल स्टेटस रजिस्टर (CSR) इन्टरफेस मार्फत अन्य कार्यहरूको लागि नियन्त्रण दर्ता।
- Avalon मेमोरी-म्याप गरिएको इन्टरफेसबाट यन्त्र आदेश कोडहरूमा जेनेरिक आदेशहरू अनुवाद गर्नुहोस्।
ASMI Parallel II Intel FPGA IP सबै Intel FPGA उपकरण परिवारहरूका लागि उपलब्ध छ जसमा Intel MAX® 10 यन्त्रहरू GPIO मोड प्रयोग गरिरहेका छन्।
ASMI समानान्तर II Intel FPGA IP ले EPCQ, EPCQ-L, र EPCQ-A यन्त्रहरूलाई मात्र समर्थन गर्दछ। यदि तपाइँ तेस्रो-पक्ष फ्ल्यास उपकरणहरू प्रयोग गर्दै हुनुहुन्छ भने, तपाइँले जेनेरिक सीरियल फ्ल्यास इन्टरफेस Intel FPGA IP प्रयोग गर्नुपर्छ।
ASMI Parallel II Intel FPGA IP लाई Intel Quartus® प्राइम सफ्टवेयर संस्करण 17.0 र त्यसपछि समर्थित छ।
सम्बन्धित जानकारी
- Intel FPGA IP कोरको परिचय
- सबै Intel FPGA IP कोरहरूको बारेमा सामान्य जानकारी प्रदान गर्दछ, जसमा प्यारामिटराइजिङ, जेनेरेटिङ, अपग्रेडिङ, र आईपी कोर सिमुलेट गर्ने।
- संस्करण-स्वतन्त्र आईपी र Qsys सिमुलेशन लिपिहरू सिर्जना गर्दै
- सिमुलेशन स्क्रिप्टहरू सिर्जना गर्नुहोस् जुन सफ्टवेयर वा IP संस्करण अपग्रेडहरूको लागि म्यानुअल अद्यावधिकहरू आवश्यक पर्दैन।
- परियोजना व्यवस्थापन उत्तम अभ्यासहरू
- तपाईंको परियोजना र IP को कुशल व्यवस्थापन र पोर्टेबिलिटीका लागि दिशानिर्देशहरू files.
- ASMI समानांतर Intel FPGA IP कोर प्रयोगकर्ता गाइड
- जेनेरिक सीरियल फ्लैश इन्टरफेस इंटेल FPGA आईपी प्रयोगकर्ता गाइड
- तेस्रो-पक्ष फ्लैश उपकरणहरूको लागि समर्थन प्रदान गर्दछ।
- AN 720: तपाईंको डिजाइनमा ASMI ब्लक सिमुलेट गर्दै
सूचना जारी गर्नुहोस्
IP संस्करणहरू इन्टेल क्वार्टस प्राइम डिजाइन सुइट सफ्टवेयर संस्करणहरू v19.1 सम्म उस्तै छन्। Intel Quartus प्राइम डिजाइन सुइट सफ्टवेयर संस्करण 19.2 वा पछिको, IP कोरहरूमा नयाँ IP संस्करण योजना छ।
IP संस्करण (XYZ) नम्बर एक Intel Quartus प्राइम सफ्टवेयर संस्करणबाट अर्कोमा परिवर्तन हुन सक्छ। मा परिवर्तन:
- X ले IP को एक प्रमुख संशोधन संकेत गर्दछ। यदि तपाईंले आफ्नो Intel Quartus प्राइम सफ्टवेयर अपडेट गर्नुभयो भने, तपाईंले IP पुन: उत्पन्न गर्नुपर्छ।
- Y ले आईपीले नयाँ सुविधाहरू समावेश गरेको संकेत गर्छ। यी नयाँ सुविधाहरू समावेश गर्न आफ्नो IP पुन: उत्पन्न गर्नुहोस्।
- Z ले संकेत गर्दछ कि IP मा साना परिवर्तनहरू समावेश छन्। यी परिवर्तनहरू समावेश गर्न आफ्नो IP पुन: उत्पन्न गर्नुहोस्।
तालिका १। ASMI समानांतर II Intel FPGA IP रिलीज जानकारी
| वस्तु | विवरण |
| आईपी संस्करण | 18.0 |
| इंटेल क्वार्टस प्राइम प्रो संस्करण संस्करण | 18.0 |
| रिलीज मिति | 2018.05.07 |
पोर्टहरू
चित्र 1. पोर्ट ब्लक रेखाचित्र
तालिका 2. पोर्ट विवरण
| संकेत | चौडाइ | दिशा | विवरण |
| CSR (avl_csr) को लागि Avalon मेमोरी-म्याप गरिएको दास इन्टरफेस | |||
| avl_csr_addr | 6 | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस ठेगाना बस। ठेगाना बस शब्द ठेगाना मा छ। |
| avl_csr_read | 1 | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस CSR मा नियन्त्रण पढ्नुहोस्। |
| avl_csr_rddata | 32 | आउटपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस CSR बाट डाटा बस पढ्छ। |
| avl_csr_write | 1 | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस CSR मा लेख्ने नियन्त्रण। |
| avl_csr_writedata | 32 | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस CSR मा डाटा बस लेख्नुहोस्। |
| avl_csr_waitrequest | 1 | आउटपुट | CSR बाट Avalon मेमोरी-म्याप गरिएको इन्टरफेस प्रतीक्षा अनुरोध नियन्त्रण। |
| avl_csr_rddata_valid | 1 | आउटपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस पढ्ने डाटा मान्य छ जसले संकेत गर्दछ कि CSR पढ्ने डाटा उपलब्ध छ। |
| मेमोरी पहुँचको लागि Avalon मेमोरी-म्याप गरिएको दास इन्टरफेस (avl_ mem) | |||
| avl_mem_write | 1 | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस मेमोरीमा नियन्त्रण लेख्नुहोस् |
| avl_mem_burstcount | 7 | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस मेमोरीको लागि बर्स्ट गणना। मान दायरा 1 देखि 64 सम्म (अधिकतम पृष्ठ आकार)। |
| avl_mem_waitrequest | 1 | आउटपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस मेमोरीबाट प्रतीक्षा अनुरोध नियन्त्रण। |
| avl_mem_read | 1 | इनपुट | Avalon मेमोरी म्याप गरिएको इन्टरफेस मेमोरीमा नियन्त्रण पढ्ने |
| avl_mem_addr | N | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेस ठेगाना बस। ठेगाना बस शब्द ठेगाना मा छ।
ठेगानाको चौडाइ प्रयोग गरिएको फ्लैश मेमोरी घनत्वमा निर्भर गर्दछ। |
| avl_mem_writedata | 32 | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेसले मेमोरीमा डाटा बस लेख्छ |
| avl_mem_readddata | 32 | आउटपुट | Avalon मेमोरी म्याप गरिएको इन्टरफेस मेमोरीबाट डाटा बस पढ्छ। |
| avl_mem_rddata_valid | 1 | आउटपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेसले डेटा पढेको मान्य छ जसले मेमोरी पढ्ने डाटा उपलब्ध छ भनी संकेत गर्छ। |
| avl_mem_byteenble | 4 | इनपुट | Avalon मेमोरी-म्याप गरिएको इन्टरफेसले डेटालाई मेमोरीमा बस सक्षम पार्छ। बर्स्टिङ मोडको समयमा, बाइटनेबल बस तर्क उच्च, 4'b1111 हुनेछ। |
| घडी र रिसेट | |||
| clk | 1 | इनपुट | आईपी घडी इनपुट घडी। (१) |
| reset_n | 1 | इनपुट | आईपी रिसेट गर्न एसिन्क्रोनस रिसेट।(२) |
| कन्ड्युट इन्टरफेस(०३०३२५) | |||
| fqspi_dataout | 4 | द्विदिशात्मक | फ्ल्यास उपकरणबाट डाटा फिड गर्न इनपुट वा आउटपुट पोर्ट। |
| जारी… | |||
| संकेत | चौडाइ | दिशा | विवरण |
| qspi_dclk | 1 | आउटपुट | फ्ल्यास उपकरणमा घडी संकेत प्रदान गर्दछ। |
| qspi_scein | 1 | आउटपुट | फ्ल्यास उपकरणमा ncs संकेत प्रदान गर्दछ।
Stratix® V, Arria® V, Cyclone® V, र पुराना यन्त्रहरूलाई समर्थन गर्दछ। |
| 3 | आउटपुट | फ्ल्यास उपकरणमा ncs संकेत प्रदान गर्दछ।
Intel Arria 10 र Intel Cyclone 10 GX उपकरणहरूलाई समर्थन गर्दछ। |
- तपाईंले घडी फ्रिक्वेन्सीलाई ५० मेगाहर्ट्जभन्दा कम वा बराबर सेट गर्न सक्नुहुन्छ।
- IP रिसेट गर्न कम्तिमा एक घडी चक्रको लागि संकेत होल्ड गर्नुहोस्।
- तपाईंले समर्पित सक्रिय सिरियल इन्टरफेस प्यारामिटर असक्षम गर्दा उपलब्ध हुन्छ।
सम्बन्धित जानकारी
- क्वाड-सिरियल कन्फिगरेसन (EPCQ) यन्त्रहरू डाटाशीट
- EPCQ-L सिरियल कन्फिगरेसन यन्त्रहरू डाटाशीट
- EPCQ-A क्रमिक कन्फिगरेसन उपकरण डाटाशीट
प्यारामिटरहरू
तालिका ३. प्यारामिटर सेटिङहरू
| प्यारामिटर | कानूनी मानहरू | विवरणहरू |
| कन्फिगरेसन उपकरण प्रकार | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128 | तपाईंले प्रयोग गर्न चाहनुभएको EPCQ, EPCQ-L, वा EPCQ-A यन्त्र प्रकार निर्दिष्ट गर्दछ। |
| I/O मोड छान्नुहोस् | सामान्य मानक दोहोरो क्वाड | तपाईंले फास्ट रिड अपरेशन सक्षम गर्दा विस्तारित डेटा चौडाइ चयन गर्दछ। |
| समर्पित सक्रिय सिरियल इन्टरफेस असक्षम गर्नुहोस् | — | ASMIBLOCK संकेतहरूलाई तपाईंको डिजाइनको शीर्ष स्तरमा रुट गर्दछ। |
| SPI पिन इन्टरफेस सक्षम गर्नुहोस् | — | SPI पिन इन्टरफेसमा ASMIBLOCK संकेतहरू अनुवाद गर्दछ। |
| फ्लैश सिमुलेशन मोडेल सक्षम गर्नुहोस् | — | सिमुलेशनको लागि पूर्वनिर्धारित EPCQ 1024 सिमुलेशन मोडेल प्रयोग गर्दछ। यदि तपाइँ तेस्रो-पक्ष फ्लैश उपकरण प्रयोग गर्दै हुनुहुन्छ भने, सन्दर्भ गर्नुहोस् AN 720: तपाईंको डिजाइनमा ASMI ब्लक सिमुलेट गर्दै ASMI ब्लकसँग फ्ल्यास मोडेल जडान गर्न र्यापर सिर्जना गर्न। |
| प्रयोग गरिएको चिप चयनको संख्या | 1
2(4) 3(4) |
फ्ल्यासमा जडान भएको चिप चयनको संख्या चयन गर्दछ। |
- Intel Arria 10 यन्त्रहरू, Intel Cyclone 10 GX यन्त्रहरू, र SPI पिन इन्टरफेस सक्षम भएका अन्य यन्त्रहरूमा मात्र समर्थित।
सम्बन्धित जानकारी
- क्वाड-सिरियल कन्फिगरेसन (EPCQ) यन्त्रहरू डाटाशीट
- EPCQ-L सिरियल कन्फिगरेसन यन्त्रहरू डाटाशीट
- EPCQ-A क्रमिक कन्फिगरेसन उपकरण डाटाशीट
- AN 720: तपाईंको डिजाइनमा ASMI ब्लक सिमुलेट गर्दै
नक्सा दर्ता गर्नुहोस्
तालिका 4. नक्सा दर्ता गर्नुहोस्
- निम्न तालिकामा प्रत्येक ठेगाना अफसेटले मेमोरी ठेगाना स्पेसको १ शब्दलाई प्रतिनिधित्व गर्दछ।
- सबै दर्ताहरूमा ०x० को पूर्वनिर्धारित मान हुन्छ।
| अफसेट | नाम दर्ता गर्नुहोस् | R/W | क्षेत्रको नाम | बिट | चौडाइ | विवरण |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | लेखन सक्षम गर्न 1 लेख्नुहोस्। |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | लेखन असक्षम कार्य गर्न 1 लेख्नुहोस्। |
| 2 | WR_STATUS | W | WR_STATUS | ००:०५ | 8 | स्थिति दर्तामा लेख्न जानकारी समावेश गर्दछ। |
| 3 | RD_STATUS | R | RD_STATUS | ००:०५ | 8 | पढ्ने स्थिति दर्ता सञ्चालनबाट जानकारी समावेश गर्दछ। |
| 4 | SECTOR_ERASE | W | सेक्टर मूल्य | ००:०५
वा १:३.९ |
२००० वा
32 |
यन्त्रको घनत्वको आधारमा मेटिने क्षेत्र ठेगाना समावेश गर्नुहोस्।(५) |
| 5 | SUBSECTOR_ERASE | W | उपक्षेत्र मूल्य | ००:०५
वा १:३.९ |
२००० वा
32 |
यन्त्रको घनत्वको आधारमा मेटिने सबसेक्टर ठेगाना समावेश गर्दछ।(६) |
| ० - ८ | आरक्षित | |||||
| 8 | नियन्त्रण | W/R | CHIP चयन गर्नुहोस् | ००:०५ | 4 | फ्ल्यास उपकरण चयन गर्दछ। पूर्वनिर्धारित मान ० हो, जसले पहिलो फ्ल्यास उपकरणलाई लक्षित गर्छ। दोस्रो उपकरण चयन गर्न, मान 0 मा सेट गर्नुहोस्, तेस्रो उपकरण चयन गर्न, मान 1 मा सेट गर्नुहोस्। |
| आरक्षित | ||||||
| W/R | असक्षम गर्नुहोस् | 0 | 1 | उच्च-Z स्थितिमा सबै आउटपुट सिग्नल राखेर IP को SPI संकेतहरू असक्षम गर्न यसलाई 1 मा सेट गर्नुहोस्। | ||
| जारी… | ||||||
| अफसेट | नाम दर्ता गर्नुहोस् | R/W | क्षेत्रको नाम | बिट | चौडाइ | विवरण |
| यो अन्य उपकरणहरूसँग बस साझेदारी गर्न प्रयोग गर्न सकिन्छ। | ||||||
| ० - ८ | आरक्षित | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR मूल्य | ००:०५ | 16 | गैर-अस्थिर कन्फिगरेसन दर्तामा मान लेख्छ। |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR मूल्य | ००:०५ | 16 | गैर-अस्थिर कन्फिगरेसन दर्ताबाट मान पढ्छ |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | झण्डा स्थिति दर्ता पढ्छ |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | झण्डा स्थिति दर्ता खाली गर्दछ |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | सम्पूर्ण चिप मेटाउन १ लेख्नुहोस् (एकल-डाइ उपकरणको लागि)।(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | सम्पूर्ण डाई मेटाउन १ लेख्नुहोस् (स्ट्याक-डाइ उपकरणको लागि)।(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | 1 बाइट ठेगाना मोड प्रविष्ट गर्न 4 लेख्नुहोस् |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | 1 बाइट ठेगाना मोडबाट बाहिर निस्कन 4 लेख्नुहोस् |
| 21 | SECTOR_PROTECT | W | क्षेत्र मूल्य संरक्षण | ००:०५ | 8 | एक क्षेत्र को रक्षा गर्न स्थिति दर्ता मा लेख्न मान। (८) |
| 22 | RD_MEMORY_CAPACITY_ID | R | मेमोरी क्षमता मूल्य | ००:०५ | 8 | मेमोरी क्षमता ID को जानकारी समावेश गर्दछ। |
| १६ -
32 |
आरक्षित | |||||
तपाईंले क्षेत्र भित्र कुनै पनि ठेगाना निर्दिष्ट गर्न आवश्यक छ र IP ले त्यो विशेष क्षेत्र मेटाउनेछ।
तपाईंले केवल उपक्षेत्र भित्रको कुनै पनि ठेगाना निर्दिष्ट गर्न आवश्यक छ र IP ले त्यो विशेष सबसेक्टर मेटाउनेछ।
सम्बन्धित जानकारी
- क्वाड-सिरियल कन्फिगरेसन (EPCQ) यन्त्रहरू डाटाशीट
- EPCQ-L सिरियल कन्फिगरेसन यन्त्रहरू डाटाशीट
- EPCQ-A क्रमिक कन्फिगरेसन उपकरण डाटाशीट
- Avalon इन्टरफेस निर्दिष्टीकरण
सञ्चालनहरू
ASMI समानांतर II Intel FPGA IP इन्टरफेसहरू Avalon मेमोरी-म्याप गरिएको इन्टरफेस अनुरूप छन्। थप विवरणहरूको लागि, Avalon विशिष्टताहरू हेर्नुहोस्।
- तपाईंले केवल डाइ भित्र कुनै पनि ठेगाना निर्दिष्ट गर्न आवश्यक छ र IP ले त्यो विशेष डाइ मेटाउनेछ।
- EPCQ र EPCQ-L यन्त्रहरूका लागि, ब्लक प्रोटेक्ट बिट बिट [२:४] र [६] र माथिल्लो/तल (TB) बिट स्टेटस रेजिस्टरको बिट ५ हो। EPCQ-A उपकरणहरूको लागि। ब्लक प्रोटेक्ट बिट बिट [२:४] र टीबी बिट स्टेटस रजिस्टरको बिट ५ हो।
सम्बन्धित जानकारी
- Avalon इन्टरफेस निर्दिष्टीकरण
नियन्त्रण स्थिति दर्ता सञ्चालनहरू
तपाईंले कन्ट्रोल स्टेटस रजिस्टर (CSR) को प्रयोग गरेर एक विशेष ठेगाना अफसेटमा पढ्न वा लेख्न सक्नुहुन्छ।
नियन्त्रण स्थिति दर्ताको लागि पढ्न वा लेख्ने कार्य कार्यान्वयन गर्न, यी चरणहरू पालना गर्नुहोस्:
- avl_csr_write वा avl_csr_read सङ्केत दाबी गर्नुहोस् जबकि
avl_csr_waitrequest सिग्नल कम छ (यदि waitrequest संकेत उच्च छ भने, avl_csr_write वा avl_csr_read सिग्नल उच्च राख्नु पर्छ जबसम्म waitrequest संकेत कम हुँदैन)। - एकै समयमा, avl_csr_address बसमा ठेगाना मान सेट गर्नुहोस्। यदि यो लेखन कार्य हो भने, ठेगानाको साथ avl_csr_writedata बसमा मान डाटा सेट गर्नुहोस्।
- यदि यो पढिएको लेनदेन हो भने, avl_csr_readdatavalid सङ्केतले पढेको डाटा पुन: प्राप्त गर्न उच्च दाबी नगरेसम्म पर्खनुहोस्।
- फ्ल्यास गर्नको लागि लेखन मान आवश्यक पर्ने अपरेसनहरूको लागि, तपाईंले पहिले लेखन सक्षम अपरेशन प्रदर्शन गर्नुपर्छ।
- तपाईले लेख्न वा मेटाउने आदेश जारी गर्दा तपाईले झण्डा स्थिति दर्ता पढ्नुपर्छ।
- यदि धेरै फ्ल्यास उपकरणहरू प्रयोग गरिन्छ भने, तपाईंले विशेष फ्ल्यास उपकरणमा कुनै पनि सञ्चालन गर्नु अघि सही चिप चयन चयन गर्न चिप चयन दर्तामा लेख्नुपर्छ।
चित्र २. पढ्नुहोस् मेमोरी क्षमता रेजिस्टर वेभफॉर्म पूर्वample
चित्र 3. लेख्नुहोस् सक्षम दर्ता वेभफर्म पूर्वample
मेमोरी सञ्चालनहरू
ASMI समानान्तर II Intel FPGA IP मेमोरी इन्टरफेसले bursting र प्रत्यक्ष फ्ल्यास मेमोरी पहुँच समर्थन गर्दछ। प्रत्यक्ष फ्ल्यास मेमोरी पहुँचको समयमा, आईपीले तपाइँलाई कुनै पनि प्रत्यक्ष पढ्न वा लेख्ने सञ्चालन गर्न अनुमति दिन निम्न चरणहरू प्रदर्शन गर्दछ:
- लेखन कार्यको लागि सक्षम लेख्नुहोस्
- फ्ल्याशमा अपरेशन पूरा भएको निश्चित गर्न फ्ल्याग स्थिति दर्ता जाँच गर्नुहोस्
- अपरेशन पूरा भएपछि प्रतीक्षा अनुरोध संकेत जारी गर्नुहोस्
मेमोरी अपरेशनहरू Avalon मेमोरी-म्याप गरिएको इन्टरफेस अपरेशनहरू जस्तै छन्। तपाईंले ठेगाना बसमा सही मान सेट गर्नुपर्छ, यदि यो लेख्ने लेनदेन हो भने डाटा लेख्नुहोस्, एकल लेनदेन वा तपाईंको इच्छित बर्स्ट काउन्ट मान 1 मा ड्राइभ गर्नुहोस्, र लेखन वा पढ्न संकेत ट्रिगर गर्नुहोस्।
चित्र 4. 8-शब्द लेख्नुहोस् बर्स्ट वेभफॉर्म पूर्वample
चित्र 5. 8-वर्ड रिडिंग बर्स्ट वेभफॉर्म पूर्वample
चित्र 6. 1-बाइट लेख्नुहोस् byteenable = 4'b0001 Waveform Example
ASMI समानांतर II Intel FPGA IP प्रयोग केस पूर्वampलेस
प्रयोग केस पूर्वampलेसले ASMI समानान्तर II IP र J प्रयोग गर्दछTAG-टु-एभालोन मास्टरले फ्ल्यास पहुँच सञ्चालनहरू गर्न, जस्तै सिलिकन आईडी पढ्नुहोस्, मेमोरी पढ्नुहोस्, मेमोरी लेख्नुहोस्, सेक्टर मेटाउनुहोस्, सेक्टर संरक्षण गर्नुहोस्, फ्ल्याग स्थिति दर्ता गर्नुहोस्, र nvcr लेख्नुहोस्।
पूर्व चलाउनampतर, तपाईंले FPGA कन्फिगर गर्नुपर्छ। यी चरणहरू पालना गर्नुहोस्:
- निम्न चित्रमा देखाइए अनुसार प्लेटफर्म डिजाइनर प्रणालीमा आधारित FPGA कन्फिगर गर्नुहोस्।
चित्र 7. प्लेटफर्म डिजाइनर प्रणाली ASMI समानान्तर II IP र J देखाउँदैTAG-बाट-एभलोन मास्टर
- निम्न TCL स्क्रिप्टलाई तपाईंको परियोजनाको रूपमा एउटै डाइरेक्टरीमा बचत गर्नुहोस्। लिपिलाई epcq128_access.tcl को रूपमा नाम दिनुहोस्ample।
- प्रणाली कन्सोल सुरु गर्नुहोस्। कन्सोलमा, "स्रोत epcq128_access.tcl" प्रयोग गरेर स्क्रिप्टको स्रोत बनाउनुहोस्।
Exampचरण 1: कन्फिगरेसन यन्त्रहरूको सिलिकन आईडी पढ्नुहोस्
Example 2: H'40000000 ठेगानामा डाटाको एक शब्द पढ्नुहोस् र लेख्नुहोस्
Example 3: सेक्टर 64 मेटाउनुहोस्
Example 4: सेक्टरहरूमा सेक्टर संरक्षण प्रदर्शन गर्नुहोस् (0 देखि 127)
Example 5: झण्डा स्थिति दर्ता पढ्नुहोस् र खाली गर्नुहोस्
Example 6: Nvcr पढ्नुहोस् र लेख्नुहोस्
ASMI समानांतर II Intel FPGA IP प्रयोगकर्ता गाइड अभिलेख
IP संस्करणहरू इन्टेल क्वार्टस प्राइम डिजाइन सुइट सफ्टवेयर संस्करणहरू v19.1 सम्म उस्तै छन्। Intel Quartus प्राइम डिजाइन सुइट सफ्टवेयर संस्करण 19.2 वा पछिको, IP कोरहरूमा नयाँ IP संस्करण योजना छ।
यदि IP कोर संस्करण सूचीबद्ध छैन भने, अघिल्लो IP कोर संस्करणको लागि प्रयोगकर्ता गाइड लागू हुन्छ।
| इंटेल क्वार्टस प्राइम संस्करण | आईपी कोर संस्करण | प्रयोगकर्ता गाइड |
| 17.0 | 17.0 | Altera ASMI समानांतर II IP कोर प्रयोगकर्ता गाइड |
ASMI समानान्तर II Intel FPGA IP प्रयोगकर्ता गाइडको लागि कागजात संशोधन इतिहास
| कागजात संस्करण | इंटेल क्वार्टस प्राइम संस्करण | आईपी संस्करण | परिवर्तनहरू |
| 2020.07.29 | 18.0 | 18.0 | • कागजात शीर्षकमा अद्यावधिक गरियो ASMI समानांतर II Intel FPGA IP प्रयोगकर्ता गाइड.
• अद्यावधिक गरियो तालिका २: प्यारामिटर सेटिङहरू खण्डमा प्यारामिटरहरू. |
| 2018.09.24 | 18.0 | 18.0 | • ASMI समानान्तर II Intel FPGA IP कोरको लागि अनुप्रयोग र समर्थनमा थप जानकारी।
• सन्दर्भ गर्न एउटा नोट थपियो जेनेरिक सीरियल फ्लैश इन्टरफेस इंटेल FPGA आईपी कोर प्रयोगकर्ता गाइड. • थपियो ASMI समानांतर II Intel FPGA IP कोर प्रयोग केस पूर्वampलेस खण्ड। |
| 2018.05.07 | 18.0 | 18.0 | • Altera ASMI Parallel II IP core लाई ASMI Parallel II Intel FPGA IP कोर प्रति Intel रिब्रान्डिङमा पुन: नामाकरण गरियो।
• EPCQ-A उपकरणहरूको लागि समर्थन थपियो। • मा clk सिग्नलमा नोट थपियो पोर्ट विवरण तालिका। • मा qspi_scein संकेतको लागि विवरण अद्यावधिक गरियो पोर्ट विवरण तालिका। • मा SECTOR_PROTECT दर्तामा एउटा टिपोट थपियो नक्सा दर्ता गर्नुहोस् तालिका। • SECTOR_ERASE र SUBSECTOR_ERASE दर्ताका लागि बिट र चौडाइ अपडेट गरियो नक्सा दर्ता गर्नुहोस् तालिका। • SECTOR_PROTECT का लागि बिट र चौडाइ अद्यावधिक गरियो मा दर्ता गर्नुहोस् नक्सा दर्ता गर्नुहोस् तालिका। |
| जारी… | |||
| कागजात संस्करण | इंटेल क्वार्टस प्राइम संस्करण | आईपी संस्करण | परिवर्तनहरू |
| • मा कन्ट्रोल दर्ताको CHIP चयन विकल्पको लागि विवरण अद्यावधिक गरियो नक्सा दर्ता गर्नुहोस् तालिका।
• SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE, र DIE_ERASE दर्ताका लागि फुटनोटहरू अद्यावधिक गरियो नक्सा दर्ता गर्नुहोस् तालिका। • vl_mem_addr को लागि विवरण अद्यावधिक गरियो मा संकेत पोर्ट विवरण तालिका। • साना सम्पादकीय सम्पादनहरू। |
| मिति | संस्करण | परिवर्तनहरू |
| मे १९४२ | 2017.05.08 | प्रारम्भिक रिलीज। |
इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर गर्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ।
*अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
कागजातहरू / स्रोतहरू
 |
intel ASMI समानांतर II Intel FPGA IP [pdf] प्रयोगकर्ता गाइड ASMI समानांतर II Intel FPGA IP, ASMI, समानांतर II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
