ASMI Parallel II Intel FPGA IP

ASMI Parallel II Intel® FPGA IP poskytuje prístup ku konfiguračným zariadeniam Intel FPGA, ktoré predstavujú štvorsériovú konfiguráciu (EPCQ), low-vol.tage štvorsériová konfigurácia (EPCQ-L) a sériová konfigurácia EPCQ-A. Túto IP adresu môžete použiť na čítanie a zapisovanie údajov na externé flash zariadenia pre aplikácie, ako je vzdialená aktualizácia systému a hlavička mapy citlivosti SEU File (.smh) úložisko.
Okrem funkcií podporovaných ASMI Parallel Intel FPGA IP ASMI Parallel II Intel FPGA IP navyše podporuje:

• Priamy flash prístup (zápis/čítanie) cez pamäťovo mapované rozhranie Avalon®.
• Riadiaci register pre ostatné operácie cez rozhranie riadiaceho stavového registra (CSR) v pamäťovo mapovanom rozhraní Avalon.
• Preložte generické príkazy z pamäťovo mapovaného rozhrania Avalonu do príkazových kódov zariadenia.

ASMI Parallel II Intel FPGA IP je k dispozícii pre všetky rodiny zariadení Intel FPGA vrátane zariadení Intel MAX® 10, ktoré používajú režim GPIO.
ASMI Parallel II Intel FPGA IP podporuje iba zariadenia EPCQ, EPCQ-L a EPCQ-A. Ak používate flash zariadenia tretích strán, musíte použiť Generic Serial Flash Interface Intel FPGA IP.
ASMI Parallel II Intel FPGA IP je podporovaný v softvéri Intel Quartus® Prime verzie 17.0 a novších.
Súvisiace informácie

• Úvod do Intel FPGA IP jadier
  • Poskytuje všeobecné informácie o všetkých jadrách Intel FPGA IP, vrátane parametrizácie, generovania, upgradovania a simulácie IP jadier.
• Vytváranie od verzie nezávislých IP a simulačných skriptov Qsys
  • Vytvorte simulačné skripty, ktoré nevyžadujú manuálne aktualizácie pre aktualizáciu softvéru alebo verzie IP.
• Najlepšie postupy projektového manažmentu
  • Pokyny pre efektívnu správu a prenosnosť vášho projektu a IP files.
• ASMI Parallel Intel FPGA IP Core Užívateľská príručka
• Všeobecné sériové rozhranie Flash Používateľská príručka Intel FPGA IP
  • Poskytuje podporu pre flash zariadenia tretích strán.
• AN 720: Simulácia bloku ASMI vo vašom dizajne

Informácie o vydaní

Verzie IP sú rovnaké ako verzie softvéru Intel Quartus Prime Design Suite až po v19.1. Od verzie softvéru Intel Quartus Prime Design Suite 19.2 alebo novšej majú jadrá IP novú schému verzovania IP.
Číslo verzie IP (XYZ) sa môže meniť z jednej verzie softvéru Intel Quartus Prime na inú. Zmena v:

• X označuje veľkú revíziu IP. Ak aktualizujete softvér Intel Quartus Prime, musíte obnoviť adresu IP.
• Y označuje, že IP obsahuje nové funkcie. Obnovte svoju IP tak, aby obsahovala tieto nové funkcie.
• Z znamená, že IP obsahuje menšie zmeny. Obnovte svoju adresu IP, aby zahŕňala tieto zmeny.

Tabuľka 1. Informácie o vydaní ASMI Parallel II Intel FPGA IP

Položka	Popis
Verzia IP	18.0
Verzia Intel Quartus Prime Pro Edition	18.0
Dátum vydania	2018.05.07

Porty

Obrázok 1. Bloková schéma portov

Tabuľka 2. Popis portov

Signál	šírka	Smer	Popis
Avalon Memory-Mapped Slave Interface for CSR (avl_csr)
avl_csr_addr	6	Vstup	Avalon pamäťovo mapovaná adresná zbernica rozhrania. Adresová zbernica je v adresovaní slov.
avl_csr_read	1	Vstup	Riadenie čítania rozhrania Avalon s pamäťovou mapou do CSR.
avl_csr_rddata	32	Výstup	Avalon pamäťovo mapované rozhranie číta dátovú zbernicu z CSR.
avl_csr_write	1	Vstup	Riadenie zápisu rozhrania Avalon s pamäťovou mapou do CSR.
avl_csr_writedata	32	Vstup	Avalon pamäťovo mapované rozhranie zapisuje dátovú zbernicu do CSR.
avl_csr_waitrequest	1	Výstup	Riadenie čakacej požiadavky rozhrania Avalon z pamäte CSR.
avl_csr_rddata_valid	1	Výstup	Platné načítané údaje rozhrania mapovaného pamäťou Avalon, ktoré naznačujú, že sú k dispozícii načítané údaje CSR.
Avalon Memory-Mapped Slave Interface pre prístup do pamäte (avl_ mem)
avl_mem_write	1	Vstup	Avalon pamäťovo mapované rozhranie riadenia zápisu do pamäte
avl_mem_burstcount	7	Vstup	Počet impulzov rozhrania Avalon s mapovaním pamäte pre pamäť. Rozsah hodnôt od 1 do 64 (maximálna veľkosť strany).
avl_mem_waitrequest	1	Výstup	Riadenie čakacej požiadavky rozhrania Avalon z pamäte.
avl_mem_read	1	Vstup	Avalon pamäťovo mapované rozhranie riadenia čítania do pamäte
avl_mem_addr	N	Vstup	Avalon pamäťovo mapovaná adresná zbernica rozhrania. Adresová zbernica je v adresovaní slov. Šírka adresy závisí od hustoty použitej flash pamäte.
avl_mem_writedata	32	Vstup	Avalon pamäťovo mapované rozhranie zapisuje dátovú zbernicu do pamäte
avl_mem_readddata	32	Výstup	Avalon pamäťovo mapované rozhranie číta dátovú zbernicu z pamäte.
avl_mem_rddata_valid	1	Výstup	Platné čítacie dáta z pamäťovo mapovaného rozhrania Avalon, ktoré označujú, že dáta čítané z pamäte sú dostupné.
avl_mem_byteenble	4	Vstup	Avalon pamäťovo mapované rozhranie umožňuje zápis dát zo zbernice do pamäte. Počas zhlukového režimu bude byteenable zbernica logická vysoká, 4'b1111.
Hodiny a reset
clk	1	Vstup	Vstupné hodiny na taktovanie IP. (1)
reset_n	1	Vstup	Asynchrónny reset na resetovanie IP.(2)
Rozhranie vedenia(3)
fqspi_dataout	4	Obojsmerný	Vstupný alebo výstupný port na napájanie údajov z flash zariadenia.
pokračovanie…

Signál	šírka	Smer	Popis
qspi_dclk	1	Výstup	Poskytuje hodinový signál do flash zariadenia.
qspi_scein	1	Výstup	Poskytuje signál ncs do flash zariadenia. Podporuje Stratix® V, Arria® V, Cyclone® V a staršie zariadenia.
	3	Výstup	Poskytuje signál ncs do flash zariadenia. Podporuje zariadenia Intel Arria 10 a Intel Cyclone 10 GX.

• Hodinovú frekvenciu môžete nastaviť na nižšiu alebo rovnú 50 MHz.
• Na resetovanie IP podržte signál aspoň jeden cyklus hodín.
• Dostupné, keď povolíte parameter Vypnúť vyhradené aktívne sériové rozhranie.

Súvisiace informácie

• Údajový list zariadení Quad-Serial Configuration (EPCQ).
• EPCQ-L Serial Configuration Devices Datasheet
• Údajový list sériového konfiguračného zariadenia EPCQ-A

Parametre

Tabuľka 3. Nastavenia parametrov

Parameter	Právne hodnoty	Popisy
Typ konfiguračného zariadenia	EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ	Určuje typ zariadenia EPCQ, EPCQ-L alebo EPCQ-A, ktoré chcete použiť.
Vyberte režim I/O	NORMAL STANDARD DUAL QUAD	Vyberie rozšírenú šírku dát, keď povolíte operáciu Fast Read.
Zakázať vyhradené aktívne sériové rozhranie	—	Smeruje signály ASMIBLOCK do najvyššej úrovne vášho dizajnu.
Povoliť rozhranie pinov SPI	—	Prekladá signály ASMIBLOCK do rozhrania SPI pin.
Povoliť model simulácie blesku	—	Na simuláciu používa predvolený simulačný model EPCQ 1024. Ak používate flashové zariadenie tretej strany, pozrite si časť AN 720: Simulácia bloku ASMI vo vašom dizajne na vytvorenie obalu na spojenie modelu blesku s blokom ASMI.
Počet použitých čipov	1 2(4) 3(4)	Slúži na výber počtu čipov pripojených k blesku.

• Podporované iba v zariadeniach Intel Arria 10, Intel Cyclone 10 GX a iných zariadeniach s povoleným rozhraním Enable SPI pins.

Súvisiace informácie

• Údajový list zariadení Quad-Serial Configuration (EPCQ).
• EPCQ-L Serial Configuration Devices Datasheet
• Údajový list sériového konfiguračného zariadenia EPCQ-A
• AN 720: Simulácia bloku ASMI vo vašom dizajne

Registrovať mapu

Tabuľka 4. Mapa registra

• Každý posun adresy v nasledujúcej tabuľke predstavuje 1 slovo adresného priestoru pamäte.
• Všetky registre majú predvolenú hodnotu 0x0.

Offset	Registrovať meno	R/W	Názov poľa	Bit	šírka	Popis
0	WR_ENABLE	W	WR_ENABLE	0	1	Zápis 1 vykoná povolenie zápisu.
1	WR_DISABLE	W	WR_DISABLE	0	1	Zápis 1 vykoná zákaz zápisu.
2	WR_STATUS	W	WR_STATUS	7:0	8	Obsahuje informácie na zápis do stavového registra.
3	RD_STATUS	R	RD_STATUS	7:0	8	Obsahuje informácie z operácie registra stavu čítania.
4	SECTOR_ERASE	W	Hodnota sektora	23:0 alebo 31:0	24 resp 32	Obsahuje adresu sektora, ktorá sa má vymazať v závislosti od hustoty zariadenia.(5)
5	SUBSECTOR_ERASE	W	Hodnota podsektora	23:0 alebo 31:0	24 resp 32	Obsahuje adresu podsektora, ktorá sa má vymazať v závislosti od hustoty zariadenia.(6)
6 – 7	Rezervované
8	KONTROLA	W/R	VÝBER ČIPU	7:4	4	Vyberie zariadenie s bleskom. Predvolená hodnota je 0, ktorá sa zameriava na prvé flash zariadenie. Ak chcete vybrať druhé zariadenie, nastavte hodnotu na 1, ak chcete vybrať tretie zariadenie, nastavte hodnotu na 2.
		Rezervované
		W/R	VYPNÚŤ	0	1	Nastavte toto na 1, aby ste deaktivovali signály SPI IP uvedením všetkých výstupných signálov do stavu vysokého Z.
pokračovanie…

Offset	Registrovať meno	R/W	Názov poľa	Bit	šírka	Popis
						Toto je možné použiť na zdieľanie zbernice s inými zariadeniami.
9 – 12	Rezervované
13	WR_NON_VOLATILE_CONF_REG	W	hodnota NVCR	15:0	16	Zapíše hodnotu do energeticky nezávislého konfiguračného registra.
14	RD_NON_VOLATILE_CONF_REG	R	hodnota NVCR	15:0	16	Číta hodnotu z energeticky nezávislého konfiguračného registra
15	RD_ FLAG_ STATUS_REG	R	RD_ FLAG_ STATUS_REG	8	8	Číta register stavu vlajky
16	CLR_FLAG_ STATUS REG	W	CLR_FLAG_ STATUS REG	8	8	Vymaže register stavu vlajky
17	BULK_ERASE	W	BULK_ERASE	0	1	Zapíšte 1, aby ste vymazali celý čip (pre zariadenie s jednou matricou).(7)
18	DIE_ERASE	W	DIE_ERASE	0	1	Napíšte 1, aby ste vymazali celú kocku (pre zariadenie so zásobníkom).(7)
19	4BYTES_ADDR_EN	W	4BYTES_ADDR_EN	0	1	Napíšte 1 pre vstup do 4bajtového režimu adresy
20	4BYTES_ADDR_EX	W	4BYTES_ADDR_EX	0	1	Napíšte 1, aby ste ukončili režim 4-bajtovej adresy
21	SECTOR_PROTECT	W	Hodnota ochrany sektora	7:0	8	Hodnota na zápis do stavového registra na ochranu sektora. (8)
22	RD_MEMORY_CAPACITY_ID	R	Hodnota kapacity pamäte	7:0	8	Obsahuje informácie o ID kapacity pamäte.
23 – 32	Rezervované

Stačí zadať akúkoľvek adresu v rámci sektora a IP vymaže daný sektor.
Stačí zadať akúkoľvek adresu v rámci podsektora a IP vymaže tento konkrétny podsektor.

Súvisiace informácie

• Údajový list zariadení Quad-Serial Configuration (EPCQ).
• EPCQ-L Serial Configuration Devices Datasheet
• Údajový list sériového konfiguračného zariadenia EPCQ-A
• Špecifikácie rozhrania Avalon

Operácie

Rozhrania ASMI Parallel II Intel FPGA IP sú kompatibilné s rozhraním Avalon s mapovaním pamäte. Viac podrobností nájdete v špecifikáciách Avalonu.

• Stačí zadať akúkoľvek adresu v kocke a IP vymaže danú kocku.
• Pre zariadenia EPCQ a EPCQ-L sú bity ochrany bloku bity [2:4] a [6] a bit horný/dolný (TB) je bit 5 stavového registra. Pre zariadenia EPCQ-A. bit ochrany bloku je bit [2:4] a bit TB je bit 5 stavového registra.

Súvisiace informácie

• Špecifikácie rozhrania Avalon

Operácie registra stavu kontroly

Môžete vykonať čítanie alebo zápis na špecifickú adresu offset pomocou Control Status Register (CSR).
Ak chcete vykonať operáciu čítania alebo zápisu pre register stavu riadenia, postupujte takto:

1. Presadzujte signál avl_csr_write alebo avl_csr_read, kým je
   Signál avl_csr_waitrequest je nízky (ak je signál waitrequest vysoký, signál avl_csr_write alebo avl_csr_read musí byť udržiavaný na vysokej úrovni, kým signál waitrequest neklesne).
2. Zároveň nastavte hodnotu adresy na zbernici avl_csr_address. Ak ide o operáciu zápisu, nastavte údaj hodnoty na zbernici avl_csr_writedata spolu s adresou.
3. Ak ide o transakciu čítania, počkajte, kým sa signál avl_csr_readdatavalid nevyhlási ako vysoký, aby ste získali načítané dáta.

• Pri operáciách, ktoré vyžadujú, aby hodnota zápisu blikala, musíte najskôr vykonať operáciu povolenia zápisu.
• Register stavu príznaku musíte prečítať vždy, keď zadáte príkaz na zápis alebo vymazanie.
• Ak sa používa viacero flash zariadení, pred vykonaním akejkoľvek operácie na konkrétnom flash zariadení musíte zapísať do registra výberu čipu, aby ste vybrali správny výber čipu.

Obrázok 2. Priebeh čítania registra kapacity pamäte Príkladample

Obrázok 3. Povoliť zápis krivky registra Príkladample

Pamäťové operácie

Pamäťové rozhranie ASMI Parallel II Intel FPGA IP podporuje zhlukovanie a priamy prístup k flash pamäti. Počas priameho prístupu do pamäte flash IP vykoná nasledujúce kroky, ktoré vám umožnia vykonať akúkoľvek operáciu priameho čítania alebo zápisu:

• Povolenie zápisu pre operáciu zápisu
• Skontrolujte register stavu vlajky, aby ste sa uistili, že operácia bola dokončená pri blesku
• Po dokončení operácie uvoľnite signál s požiadavkou čakania

Pamäťové operácie sú podobné operáciám pamäťovo mapovaného rozhrania Avalonu. Musíte nastaviť správnu hodnotu na adresovej zbernici, zapisovať údaje, ak ide o transakciu zápisu, nastaviť hodnotu počtu impulzov na 1 pre jednu transakciu alebo požadovanú hodnotu počtu impulzov a spustiť signál zápisu alebo čítania.

Obrázok 4. 8-Word Write Burst Waveform Prample

Obrázok 5. 8-Word Reading Burst Waveform Example

Obrázok 6. 1-Byte Write byteenable = 4'b0001 Waveform Prample

ASMI Parallel II Intel FPGA IP Use Case Examples

Prípad použitia naprampPoužívajú ASMI Parallel II IP a JTAG-to-Avalon Master na vykonávanie operácií flash prístupu, ako je čítanie kremíkového ID, čítanie pamäte, zápis do pamäte, vymazanie sektora, ochrana sektora, vymazanie registra stavu príznaku a zápis nvcr.
Spustiť exampmusíte nakonfigurovať FPGA. Nasleduj tieto kroky:

1. Nakonfigurujte FPGA založené na systéme Platform Designer, ako je znázornené na nasledujúcom obrázku.
   Obrázok 7. Platform Designer System zobrazujúci ASMI Parallel II IP a JTAG-na Avalon Master
2. Uložte nasledujúci skript TCL do rovnakého adresára ako váš projekt. Pomenujte skript napríklad epcq128_access.tclample.
3. Spustite systémovú konzolu. V konzole vytvorte zdrojový skript pomocou „source epcq128_access.tcl“.

Example 1: Prečítajte si Silicon ID konfiguračných zariadení

Example 2: Čítanie a zápis jedného slova údajov na adrese H'40000000

Example 3: Vymazať sektor 64

Example 4: Vykonajte ochranu sektora v sektoroch (0 až 127)

Example 5: Čítanie a vymazanie registra stavu vlajky

Example 6: Čítanie a zápis nvcr

Archív používateľskej príručky ASMI Parallel II Intel FPGA IP

Verzie IP sú rovnaké ako verzie softvéru Intel Quartus Prime Design Suite až po v19.1. Od verzie softvéru Intel Quartus Prime Design Suite 19.2 alebo novšej majú jadrá IP novú schému verzovania IP.
Ak nie je uvedená verzia jadra IP, platí používateľská príručka pre predchádzajúcu verziu jadra IP.

Verzia Intel Quartus Prime	Základná verzia IP	Používateľská príručka
17.0	17.0	Altera ASMI Parallel II IP Core užívateľská príručka

História revízií dokumentu pre ASMI Parallel II Intel FPGA IP Užívateľská príručka

Verzia dokumentu	Verzia Intel Quartus Prime	Verzia IP	Zmeny
2020.07.29	18.0	18.0	• Aktualizovaný názov dokumentu na ASMI Parallel II Intel FPGA IP Užívateľská príručka. • Aktualizované Tabuľka 2: Nastavenia parametrov v sekcii Parametre.
2018.09.24	18.0	18.0	• Pridané informácie o aplikáciách a podpore pre jadro ASMI Parallel II Intel FPGA IP. • Pridaná poznámka na odkaz Všeobecné sériové rozhranie Flash Užívateľská príručka Intel FPGA IP Core. • Pridané ASMI Parallel II Intel FPGA IP Core Use Case Examples oddiele.
2018.05.07	18.0	18.0	• Premenované Altera ASMI Parallel II IP jadro na ASMI Parallel II Intel FPGA IP jadro podľa rebrandingu Intel. • Pridaná podpora pre zariadenia EPCQ-A. • Pridaná poznámka k signálu clk v Popis portov tabuľky. • Aktualizovaný popis pre signál qspi_scein v Popis portov tabuľky. • Pridaná poznámka do registra SECTOR_PROTECT v Registrovať mapu tabuľky. • Aktualizovaný bit a šírka registrov SECTOR_ERASE a SUBSECTOR_ERASE v Registrovať mapu tabuľky. • Aktualizovaný bit a šírka pre SECTOR_PROTECT zaregistrujte sa v Registrovať mapu tabuľky.
pokračovanie…

Verzia dokumentu	Verzia Intel Quartus Prime	Verzia IP	Zmeny
			• Aktualizovaný popis voľby CHIP SELECT registra CONTROL v Registrovať mapu tabuľky. • Aktualizované poznámky pod čiarou pre registre SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE a DIE_ERASE v Registrovať mapu tabuľky. • Aktualizovaný popis pre vl_mem_addr signál v Popis portov tabuľky. • Menšie redakčné úpravy.

 

Dátum	Verzia	Zmeny
máj 2017	2017.05.08	Prvotné uvoľnenie.

Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, pokiaľ to nie je výslovne písomne ​​dohodnuté spoločnosťou Intel. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadenia skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb.
*Iné názvy a značky môžu byť majetkom iných.

Dokumenty / zdroje

Intel ASMI Parallel II Intel FPGA IP [pdf] Používateľská príručka ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

Referencie

• Používateľská príručka