МИКРОЧИП DDR AXI4 Арбитер

Вовед: Стандардот за протокол AXI4-Stream ја користи терминологијата Master и Slave. Еквивалентната терминологија за микрочип што се користи во овој документ е иницијатор и цел, соодветно.
Резиме: Следната табела дава резиме на карактеристиките на арбитер DDR AXI4.

Карактеристично	Вредност
Основна верзија	DDR AXI4 Arbiter v2.2
Поддржани фамилии на уреди	–
Поддржано лиценцирање за проток на алатки	–

Карактеристики: DDR AXI4 Arbiter ги има следните клучни карактеристики:

• IP-јадрото мора да се инсталира во IP-каталогот на софтверот Libero SoC.
• Јадрото е конфигурирано, генерирано и инстанцирано во алатката SmartDesign за вклучување во листата на проекти на Libero.

Употреба и перформанси на уредот:

Детали за уредот	Семејство	Уред	Ресурси	Перформанси (MHz)
LUTs DFF RAMs LSRAM SRAM Математички блокови чип глобални	PolarFire	MPF300T-1	5411 4202	266

Функционален опис

Функционален опис: Овој дел ги опишува деталите за имплементацијата на DDR_AXI4_Arbiter. Следната слика го прикажува дијаграмот за извлекување од највисоко ниво на DDR AXI4 Arbiter.

DDR_AXI4_Arbiter параметри и сигнали за интерфејс

Поставки за конфигурација:
Поставките за конфигурација за DDR_AXI4_Arbiter не се наведени во овој документ.

Влезни и излезни сигнали:
Влезните и излезните сигнали за DDR_AXI4_Arbiter не се наведени во овој документ.

Тајминг дијаграми
Временските дијаграми за DDR_AXI4_Arbiter не се наведени во овој документ.

Тест клупа

Симулација:
Деталите за симулацијата за DDR_AXI4_Arbiter не се наведени во овој документ.
Историја на ревизии
Историјата на ревизии за DDR_AXI4_Arbiter не е наведена во овој документ.
Поддршка за FPGA за микрочип
Информациите за поддршка на Microchip FPGA за DDR_AXI4_Arbiter не се наведени во овој документ.

Упатство за употреба на производот

1. Инсталирајте го DDR AXI4 Arbiter v2.2 во IP каталогот на софтверот Libero SoC.
2. Конфигурирајте, генерирајте и инстанцирајте го јадрото во алатката SmartDesign за вклучување во списокот со проекти Libero.

Вовед (Поставете прашање)

Спомените се составен дел на секоја типична видео и графичка апликација. Тие се користат за баферирање на цели видео рамки кога локалната меморија на FPGA е недоволна за да ја задржи целата рамка. Кога има повеќе читања и запишувања на видео рамки во DDR, ќе се бара арбитер да арбитрира помеѓу повеќе барања. DDR AXI4 Arbiter IP обезбедува 8 канали за пишување за запишување бафери на рамки во надворешна DDR меморија и 8 канали за читање за читање рамки од надворешна меморија. Арбитражата се заснова на принципот „прв дојден, прв услужен“. Ако се случат две барања истовремено, приоритет ќе има каналот со помал број на канал. Арбитерот се поврзува со IP на контролорот DDR преку интерфејсот AXI4. DDR AXI4 Arbiter обезбедува интерфејс AXI4 Initiator за контролерите на DDR на чипот. Арбитерот поддржува до осум канали за пишување и осум канали за читање. Блокот арбитира помеѓу осум канали за читање за да обезбеди пристап до каналот за читање AXI на начин кој прв дојде, прв услужен. Блокот арбитира помеѓу осум канали за запишување за да обезбеди пристап до каналот за пишување AXI на начин кој прв дојде, прв услужен. Сите осум канали за читање и запишување имаат еднаков приоритет. Интерфејсот AXI4 Initiator на Arbiter IP може да се конфигурира за различни ширини на податоци кои се движат од 64 бита до 512 бита.
Важно: Стандардот за протокол AXI4-Stream ја користи терминологијата „Master“ и „Slave“. Еквивалентната терминологија за микрочип што се користи во овој документ е иницијатор и цел, соодветно.
Резиме (Поставете прашање)
Следната табела дава резиме на карактеристиките на арбитер DDR AXI4.

Табела 1. Карактеристики на арбитер DDR AXI4

Овој документ се однесува на DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Потребни се Libero® SoC v12.3 или понови изданија. IP може да се користи во RTL режим без никаква лиценца. За повеќе информации, видете DDR_AXI4_Arbiter.

Карактеристики (Поставете прашање)

DDR AXI4 Arbiter ги има следните клучни карактеристики:

• Осум канали за пишување
• Осум канали за читање
• AXI4 Интерфејс со DDR контролер
• Ширина на AXI4 што може да се конфигурира: 64, 128, 256 и 512 бита
• Ширина на адресата што може да се конфигурира: 32 до 64 бита

Имплементација на IP Core во Libero® Design Suite (Поставете прашање)
IP-јадрото мора да се инсталира во IP-каталогот на софтверот Libero SoC. Ова се инсталира автоматски преку функцијата за ажурирање на IP каталог во софтверот Libero SoC или IP-јадрото рачно се презема од каталогот. Откако ќе се инсталира IP-јадрото во каталогот за IP софтвер Libero SoC, јадрото се конфигурира, генерира и инстанцира во алатката SmartDesign за вклучување во списокот на проекти на Libero.
Употреба и перформанси на уредот (Поставете прашање)
Следната табела ја наведува употребата на уредот што се користи за DDR_AXI4_Arbiter.
Табела 2. DDR_AXI4_Arbiter Utilization

Уред Детали		Ресурси		Перформанси (MHz)	RAM-и		Математички блокови	Чип Глобални
Семејство	Уред	LUTs	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Важно:

• Податоците во претходната табела се заробени со користење на типични поставки за синтеза и распоред. IP е конфигурирана за осум канали за пишување, осум канали за читање, ширина на адреса од 32 бита и ширина на податоци од 512 бита конфигурација.
• Часовникот е ограничен на 200 MHz додека се извршува анализата на тајмингот за да се постигнат бројките за изведба.

Функционален опис (Поставете прашање)
Овој дел ги опишува деталите за имплементацијата на DDR_AXI4_Arbiter. Следната слика го прикажува дијаграмот за извлекување од највисоко ниво на DDR AXI4 Arbiter. Слика 1-1. Блок-дијаграм за пин-излез од највисоко ниво за интерфејс на оригинален арбитер

Следната слика го прикажува блок дијаграмот на ниво на систем на DDR_AXI4_Arbiter во режим на интерфејс со автобус. Слика 1-2. Блок дијаграм на ниво на систем на DDR_AXI4_Arbiter

Трансакцијата за читање се активира со поставување на влезниот сигнал r(x)_req_i високо на одреден канал за читање. Арбитерот одговара со потврда кога е подготвен да го сервисира барањето за читање. Тогаш тоа еampја означува почетната адреса на AXI и ја чита големината на рафалот што се внесува од надворешниот иницијатор. Каналот ги обработува влезовите и ги генерира потребните AXI трансакции за читање податоци од DDR меморијата. Излезот на податоците за читање од арбитерот е заеднички за сите канали за читање. За време на читањето на податоците, валидните податоци за читање на соодветниот канал се високи. Крајот на трансакцијата за читање се означува со сигнал за завршено читање кога ќе се испратат сите барани бајти. Слично на трансакцијата за читање, трансакцијата за запишување се активира со поставување на влезниот сигнал w(x)_req_i високо. Заедно со сигналот за барање, за време на барањето мора да се наведат адресата за почеток на пишување и должината на рафалот. Кога арбитерот е достапен да го сервисира писменото барање, тој одговара со испраќање на сигнал за потврда на соодветниот канал. Потоа корисникот треба да ги обезбеди податоците за запишување заедно со валиден сигнал за податоци на каналот. Бројот на часовници на важечкиот висок период на податоците мора да одговара на должината на рафалот. Арбитерот ја завршува операцијата за запишување и го поставува сигналот за завршено запишување високо што означува завршување на трансакцијата за запишување.
DDR_AXI4_Arbiter параметри и сигнали за интерфејс (Поставете прашање)
Овој дел ги разгледува параметрите во DDR_AXI4_Arbiter GUI конфигураторот и I/O сигналите.
2.1 Поставки за конфигурација (Поставете прашање)
Следната табела го наведува описот на параметрите за конфигурација што се користат во хардверската имплементација на DDR_AXI4_Arbiter. Овие се генерички параметри и може да се менуваат според барањата на апликацијата.

Табела 2-1. Параметар за конфигурација

Сигнал Име	Опис
AXI ID Ширина	Ја дефинира ширината на AXI ID.
Ширина на податоци на AXI	Ја дефинира ширината на податоците на AXI.
Ширина на адреса на AXI	Ја дефинира ширината на адресата на AXI
Број на канали за читање	Опции за избор на потребниот број на канали за пишување од паѓачкото мени кое се движи од еден канал до осум канали за пишување.
Број на канали за пишување	Опции за избор на потребниот број на канали за читање од паѓачкото мени кое се движи од еден канал до осум канали за читање.
AXI4_SELECTION	Опции за избор помеѓу AXI4_MASTER и AXI4_MIRRORED_SLAVE.
Арбитер интерфејс	Опција за избор на интерфејс на автобусот.

Влезни и излезни сигнали (Поставете прашање)
Следната табела ги наведува влезните и излезните порти на интерфејсот DDR AXI4 Arbiter for Bus.
Табела 2-2. Влезни и излезни порти за интерфејс на арбитер магистрала

Сигнал Име	Насока	Ширина	Опис
reset_i	Влез	—	Активен Низок асинхрон сигнал за ресетирање на дизајнот
sys_ckl_i	Влез	—	Системски часовник
ddr_ctrl_ready_i	Влез	—	Го прима готовиот влезен сигнал од DDR контролерот
ARVALID_I_0	Влез	—	Барање за читање од каналот за читање 0
ARSIZE_I_0	Влез	8 бита	читање на големината на рафал од каналот за читање 0
ARADDR_I_0	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 0
ARREADY_O_0	Излез	—	Потврда од арбитер за читање барање од прочитаниот канал 0
RVALID_O_0	Излез	—	Читање на податоци валидни од прочитаниот канал 0
RDATA_O_0	Излез	[AXI_DATA_WIDTH-1: 0]	Читање податоци од каналот за читање 0
RLAST_O_0	Излез	—	Читање на сигналот за крајот на рамката од каналот за читање 0
BUSER_O_r0	Излез	—	Завршување на читање за читање на каналот 0
ARVALID_I_1	Влез	—	Барање за читање од каналот за читање 1
ARSIZE_I_1	Влез	8 бита	Прочитајте ја големината на рафал од каналот за читање 1
ARADDR_I_1	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 1
ARREADY_O_1	Излез	—	Потврда од арбитер за читање барање од прочитаниот канал 1
RVALID_O_1	Излез	—	Читање на податоци валидни од прочитаниот канал 1
RDATA_O_1	Излез	[AXI_DATA_WIDTH-1: 0]	Читање податоци од каналот за читање 1
RLAST_O_1	Излез	—	Читање на сигналот за крајот на рамката од каналот за читање 1
BUSER_O_r1	Излез	—	Завршување на читање за читање на каналот 1
ARVALID_I_2	Влез	—	Барање за читање од каналот за читање 2

………..продолжува
Сигнал Име	Насока	Ширина	Опис
ARSIZE_I_2	Влез	8 бита	Прочитајте ја големината на рафал од каналот за читање 2
ARADDR_I_2	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 2
ARREADY_O_2	Излез	—	Потврда од арбитер за читање барање од прочитаниот канал 2
RVALID_O_2	Излез	—	Читање на податоци валидни од прочитаниот канал 2
RDATA_O_2	Излез	[AXI_DATA_WIDTH-1: 0]	Читање податоци од каналот за читање 2
RLAST_O_2	Излез	—	Читање на сигналот за крајот на рамката од каналот за читање 2
BUSER_O_r2	Излез	—	Завршување на читање за читање на каналот 2
ARVALID_I_3	Влез	—	Барање за читање од каналот за читање 3
ARSIZE_I_3	Влез	8 бита	Прочитајте ја големината на рафал од каналот за читање 3
ARADDR_I_3	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 3
ARREADY_O_3	Излез	—	Потврда од арбитер за читање барање од прочитаниот канал 3
RVALID_O_3	Излез	—	Читање на податоци валидни од прочитаниот канал 3
RDATA_O_3	Излез	[AXI_DATA_WIDTH-1: 0]	Читање податоци од каналот за читање 3
RLAST_O_3	Излез	—	Читање на сигналот за крајот на рамката од каналот за читање 3
BUSER_O_r3	Излез	—	Завршување на читање за читање на каналот 3
ARVALID_I_4	Влез	—	Барање за читање од каналот за читање 4
ARSIZE_I_4	Влез	8 бита	Прочитајте ја големината на рафал од каналот за читање 4
ARADDR_I_4	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 4
ARREADY_O_4	Излез	—	Потврда од арбитер за читање барање од прочитаниот канал 4
RVALID_O_4	Излез	—	Читање на податоци валидни од прочитаниот канал 4
RDATA_O_4	Излез	[AXI_DATA_WIDTH-1: 0]	Читање податоци од каналот за читање 4
RLAST_O_4	Излез	—	Читање на сигналот за крајот на рамката од каналот за читање 4
BUSER_O_r4	Излез	—	Завршување на читање за читање на каналот 4
ARVALID_I_5	Влез	—	Барање за читање од каналот за читање 5
ARSIZE_I_5	Влез	8 бита	Прочитајте ја големината на рафал од каналот за читање 5
ARADDR_I_5	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 5
ARREADY_O_5	Излез	—	Потврда од арбитер за читање барање од прочитаниот канал 5
RVALID_O_5	Излез	—	Читање на податоци валидни од прочитаниот канал 5
RDATA_O_5	Излез	[AXI_DATA_WIDTH-1: 0]	Читање податоци од каналот за читање 5
RLAST_O_5	Излез	—	Читање на сигналот за крајот на рамката од каналот за читање 5
BUSER_O_r5	Излез	—	Завршување на читање за читање на каналот 5
ARVALID_I_6	Влез	—	Барање за читање од каналот за читање 6
ARSIZE_I_6	Влез	8 бита	Прочитајте ја големината на рафал од каналот за читање 6
ARADDR_I_6	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 6
ARREADY_O_6	Излез	—	Потврда од арбитер за читање барање од прочитаниот канал 6
RVALID_O_6	Излез	—	Читање на податоци валидни од прочитаниот канал 6
RDATA_O_6	Излез	[AXI_DATA_WIDTH-1: 0]	Читање податоци од каналот за читање 6
RLAST_O_6	Излез	—	Читање на сигналот за крајот на рамката од каналот за читање 6

………..продолжува
Сигнал Име	Насока	Ширина	Опис
BUSER_O_r6	Излез	—	Завршување на читање за читање на каналот 6
ARVALID_I_7	Влез	—	Барање за читање од каналот за читање 7
ARSIZE_I_7	Влез	8 бита	Прочитајте ја големината на рафал од каналот за читање 7
ARADDR_I_7	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 7
ARREADY_O_7	Излез	—	Потврда од арбитер за читање барање од прочитаниот канал 7
RVALID_O_7	Излез	—	Читање на податоци валидни од прочитаниот канал 7
RDATA_O_7	Излез	[AXI_DATA_WIDTH-1: 0]	Читање податоци од каналот за читање 7
RLAST_O_7	Излез	—	Читање на сигналот за крајот на рамката од каналот за читање 7
BUSER_O_r7	Излез	—	Завршување на читање за читање на каналот 7
AWSIZE_I_0	Влез	8 бита	Напишете ја големината на рафал за пишување канал 0
WDATA_I_0	Влез	[AXI_DATA_WIDTH-1:0]	Видео податоци Внесете за да запишете канал 0
WVALID_I_0	Влез	—	Напишете податоци валидни за пишување на канал 0
AWVALID_I_0	Влез	—	Барање за пишување од каналот за пишување 0
AWADDR_I_0	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 0
AWREADY_O_0	Излез	—	Потврда од арбитер за барање за пишување од каналот за пишување 0
BUSER_O_0	Излез	—	Запишете го завршувањето за да го запишете каналот 0
AWSIZE_I_1	Влез	8 бита	Напишете ја големината на рафал за пишување канал 1
WDATA_I_1	Влез	[AXI_DATA_WIDTH-1:0]	Видео податоци Внесете за да запишете канал 1
WVALID_I_1	Влез	—	Напишете податоци валидни за пишување на канал 1
AWVALID_I_1	Влез	—	Барање за пишување од каналот за пишување 1
AWADDR_I_1	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 1
AWREADY_O_1	Излез	—	Потврда од арбитер за барање за пишување од каналот за пишување 1
BUSER_O_1	Излез	—	Запишете го завршувањето за да го запишете каналот 1
AWSIZE_I_2	Влез	8 бита	Напишете ја големината на рафал за пишување канал 2
WDATA_I_2	Влез	[AXI_DATA_WIDTH-1:0]	Видео податоци Внесете за да запишете канал 2
WVALID_I_2	Влез	—	Напишете податоци валидни за пишување на канал 2
AWVALID_I_2	Влез	—	Барање за пишување од каналот за пишување 2
AWADDR_I_2	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 2
AWREADY_O_2	Излез	—	Потврда од арбитер за барање за пишување од каналот за пишување 2
BUSER_O_2	Излез	—	Запишете го завршувањето за да го запишете каналот 2
AWSIZE_I_3	Влез	8 бита	Напишете ја големината на рафал за пишување канал 3
WDATA_I_3	Влез	[AXI_DATA_WIDTH-1:0]	Видео податоци Внесете за да запишете канал 3
WVALID_I_3	Влез	—	Напишете податоци валидни за пишување на канал 3
AWVALID_I_3	Влез	—	Барање за пишување од каналот за пишување 3
AWADDR_I_3	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 3
AWREADY_O_3	Излез	—	Потврда од арбитер за барање за пишување од каналот за пишување 3
BUSER_O_3	Излез	—	Запишете го завршувањето за да го запишете каналот 3
AWSIZE_I_4	Влез	8 бита	Напишете ја големината на рафал за пишување канал 4

………..продолжува
Сигнал Име	Насока	Ширина	Опис
WDATA_I_4	Влез	[AXI_DATA_WIDTH-1:0]	Видео податоци Внесете за да запишете канал 4
WVALID_I_4	Влез	—	Напишете податоци валидни за пишување на канал 4
AWVALID_I_4	Влез	—	Барање за пишување од каналот за пишување 4
AWADDR_I_4	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 4
AWREADY_O_4	Излез	—	Потврда од арбитер за барање за пишување од каналот за пишување 4
BUSER_O_4	Излез	—	Запишете го завршувањето за да го запишете каналот 4
AWSIZE_I_5	Влез	8 бита	Напишете ја големината на рафал за пишување канал 5
WDATA_I_5	Влез	[AXI_DATA_WIDTH-1:0]	Видео податоци Внесете за да запишете канал 5
WVALID_I_5	Влез	—	Напишете податоци валидни за пишување на канал 5
AWVALID_I_5	Влез	—	Барање за пишување од каналот за пишување 5
AWADDR_I_5	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 5
AWREADY_O_5	Излез	—	Потврда од арбитер за барање за пишување од каналот за пишување 5
BUSER_O_5	Излез	—	Запишете го завршувањето за да го запишете каналот 5
AWSIZE_I_6	Влез	8 бита	Напишете ја големината на рафал за пишување канал 6
WDATA_I_6	Влез	[AXI_DATA_WIDTH-1:0]	Видео податоци Внесете за да запишете канал 6
WVALID_I_6	Влез	—	Напишете податоци валидни за пишување на канал 6
AWVALID_I_6	Влез	—	Барање за пишување од каналот за пишување 6
AWADDR_I_6	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 6
AWREADY_O_6	Излез	—	Потврда од арбитер за барање за пишување од каналот за пишување 6
BUSER_O_6	Излез	—	Запишете го завршувањето за да го запишете каналот 6
AWSIZE_I_7	Влез	8 бита	Напишете ја големината на рафал од каналот за пишување 7
WDATA_I_7	Влез	[AXI_DATA_WIDTH-1:0]	Видео податоци Внесете за да запишете канал 7
WVALID_I_7	Влез	—	Напишете податоци валидни за пишување на канал 7
AWVALID_I_7	Влез	—	Напишете барање од каналот за пишување 7
AWADDR_I_7	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адреса на која пишувањето треба да се случи од каналот за пишување 7
AWREADY_O_7	Излез	—	Потврда од арбитер за барање за пишување од каналот за пишување 7
BUSER_O_7	Излез	—	Запишете го завршувањето за да го запишете каналот 7

Следната табела ги наведува влезните и излезните порти на DDR AXI4 Arbiter за мајчин интерфејс.
Табела 2-3. Влезни и излезни порти за мајчин интерфејс на арбитер

Сигнал Име	Насока	Ширина	Опис
reset_i	Влез	—	Активен ниско асинхрон сигнал за ресетирање на дизајнот
sys_clk_i	Влез	—	Системски часовник
ddr_ctrl_ready_i	Влез	—	Го прима готов влезниот сигнал од контролерот DDR
r0_req_i	Влез	—	Прочитајте го барањето од иницијаторот 0
r0_burst_size_i	Влез	8 бита	Прочитајте ја големината на рафал
r0_rstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 0
r0_ack_o	Излез	—	Потврда од арбитер за читање на барањето од иницијаторот 0

………..продолжува
Сигнал Име	Насока	Ширина	Опис
r0_data_valid_o	Излез	—	Читање на податоци валидни од прочитаниот канал 0
r0_done_o	Излез	—	Прочитајте го комплетирањето до иницијаторот 0
r1_req_i	Влез	—	Прочитајте го барањето од иницијаторот 1
r1_burst_size_i	Влез	8 бита	Прочитајте ја големината на рафал
r1_rstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 1
r1_ack_o	Излез	—	Потврда од арбитер за читање на барањето од иницијаторот 1
r1_data_valid_o	Излез	—	Читање на податоци валидни од прочитаниот канал 1
r1_done_o	Излез	—	Прочитајте го комплетирањето до иницијаторот 1
r2_req_i	Влез	—	Прочитајте го барањето од иницијаторот 2
r2_burst_size_i	Влез	8 бита	Прочитајте ја големината на рафал
r2_rstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 2
r2_ack_o	Излез	—	Потврда од арбитер за читање на барањето од иницијаторот 2
r2_data_valid_o	Излез	—	Читање на податоци валидни од прочитаниот канал 2
r2_done_o	Излез	—	Прочитајте го комплетирањето до иницијаторот 2
r3_req_i	Влез	—	Прочитајте го барањето од иницијаторот 3
r3_burst_size_i	Влез	8 бита	Прочитајте ја големината на рафал
r3_rstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 3
r3_ack_o	Излез	—	Потврда од арбитер за читање на барањето од иницијаторот 3
r3_data_valid_o	Излез	—	Читање на податоци валидни од прочитаниот канал 3
r3_done_o	Излез	—	Прочитајте го комплетирањето до иницијаторот 3
r4_req_i	Влез	—	Прочитајте го барањето од иницијаторот 4
r4_burst_size_i	Влез	8 бита	Прочитајте ја големината на рафал
r4_rstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 4
r4_ack_o	Излез	—	Потврда од арбитер за читање на барањето од иницијаторот 4
r4_data_valid_o	Излез	—	Читање на податоци валидни од прочитаниот канал 4
r4_done_o	Излез	—	Прочитајте го комплетирањето до иницијаторот 4
r5_req_i	Влез	—	Прочитајте го барањето од иницијаторот 5
r5_burst_size_i	Влез	8 бита	Прочитајте ја големината на рафал
r5_rstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 5
r5_ack_o	Излез	—	Потврда од арбитер за читање на барањето од иницијаторот 5
r5_data_valid_o	Излез	—	Читање на податоци валидни од прочитаниот канал 5
r5_done_o	Излез	—	Прочитајте го комплетирањето до иницијаторот 5
r6_req_i	Влез	—	Прочитајте го барањето од иницијаторот 6
r6_burst_size_i	Влез	8 бита	Прочитајте ја големината на рафал
r6_rstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 6
r6_ack_o	Излез	—	Потврда од арбитер за читање на барањето од иницијаторот 6
r6_data_valid_o	Излез	—	Читање на податоци валидни од прочитаниот канал 6
r6_done_o	Излез	—	Прочитајте го комплетирањето до иницијаторот 6
r7_req_i	Влез	—	Прочитајте го барањето од иницијаторот 7
r7_burst_size_i	Влез	8 бита	Прочитајте ја големината на рафал

………..продолжува
Сигнал Име	Насока	Ширина	Опис
r7_rstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата од каде што треба да се започне читањето за читање на канал 7
r7_ack_o	Излез	—	Потврда од арбитер за читање на барањето од иницијаторот 7
r7_data_valid_o	Излез	—	Читање на податоци валидни од прочитаниот канал 7
r7_done_o	Излез	—	Прочитајте го комплетирањето до иницијаторот 7
rdata_o	Излез	[AXI_DATA_WIDTH – 1:0]	Излез на видео податоци од канал за читање
w0_burst_size_i	Влез	8 бита	Напишете ја големината на рафалот
w0_data_i	Влез	[AXI_DATA_WIDTH – 1:0]	Внесување на видео податоци за пишување на канал 0
w0_data_valid_i	Влез	—	Напишете податоци валидни за пишување на канал 0
w0_req_i	Влез	—	Напишете барање од иницијаторот 0
w0_wstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 0
w0_ack_o	Излез	—	Потврда од арбитер за пишување барање од иницијаторот 0
w0_done_o	Излез	—	Запишете го комплетирањето на иницијаторот 0
w1_burst_size_i	Влез	8 бита	Напишете ја големината на рафалот
w1_data_i	Влез	[AXI_DATA_WIDTH – 1:0]	Внесување на видео податоци за пишување на канал 1
w1_data_valid_i	Влез	—	Напишете податоци валидни за пишување на канал 1
w1_req_i	Влез	—	Напишете барање од иницијаторот 1
w1_wstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 1
w1_ack_o	Излез	—	Потврда од арбитер за пишување барање од иницијаторот 1
w1_done_o	Излез	—	Запишете го комплетирањето на иницијаторот 1
w2_burst_size_i	Влез	8 бита	Напишете ја големината на рафалот
w2_data_i	Влез	[AXI_DATA_WIDTH – 1:0]	Внесување на видео податоци за пишување на канал 2
w2_data_valid_i	Влез	—	Напишете податоци валидни за пишување на канал 2
w2_req_i	Влез	—	Напишете барање од иницијаторот 2
w2_wstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 2
w2_ack_o	Излез	—	Потврда од арбитер за пишување барање од иницијаторот 2
w2_done_o	Излез	—	Запишете го комплетирањето на иницијаторот 2
w3_burst_size_i	Влез	8 бита	Напишете ја големината на рафалот
w3_data_i	Влез	[AXI_DATA_WIDTH – 1:0]	Внесување на видео податоци за пишување на канал 3
w3_data_valid_i	Влез	—	Напишете податоци валидни за пишување на канал 3
w3_req_i	Влез	—	Напишете барање од иницијаторот 3
w3_wstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 3
w3_ack_o	Излез	—	Потврда од арбитер за пишување барање од иницијаторот 3
w3_done_o	Излез	—	Запишете го комплетирањето на иницијаторот 3
w4_burst_size_i	Влез	8 бита	Напишете ја големината на рафалот
w4_data_i	Влез	[AXI_DATA_WIDTH – 1:0]	Внесување на видео податоци за пишување на канал 4
w4_data_valid_i	Влез	—	Напишете податоци валидни за пишување на канал 4
w4_req_i	Влез	—	Напишете барање од иницијаторот 4
w4_wstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адреса на која пишувањето треба да се случи од каналот за пишување 4

………..продолжува
Сигнал Име	Насока	Ширина	Опис
w4_ack_o	Излез	—	Потврда од арбитер за пишување барање од иницијаторот 4
w4_done_o	Излез	—	Запишете го комплетирањето на иницијаторот 4
w5_burst_size_i	Влез	8 бита	Напишете ја големината на рафалот
w5_data_i	Влез	[AXI_DATA_WIDTH – 1:0]	Внесување на видео податоци за пишување на канал 5
w5_data_valid_i	Влез	—	Напишете податоци валидни за пишување на канал 5
w5_req_i	Влез	—	Напишете барање од иницијаторот 5
w5_wstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 5
w5_ack_o	Излез	—	Потврда од арбитер за пишување барање од иницијаторот 5
w5_done_o	Излез	—	Запишете го комплетирањето на иницијаторот 5
w6_burst_size_i	Влез	8 бита	Напишете ја големината на рафалот
w6_data_i	Влез	[AXI_DATA_WIDTH – 1:0]	Внесување на видео податоци за пишување на канал 6
w6_data_valid_i	Влез	—	Напишете податоци валидни за пишување на канал 6
w6_req_i	Влез	—	Напишете барање од иницијаторот 6
w6_wstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 6
w6_ack_o	Излез	—	Потврда од арбитер за пишување барање од иницијаторот 6
w6_done_o	Излез	—	Запишете го комплетирањето на иницијаторот 6
w7_burst_size_i	Влез	8 бита	Напишете ја големината на рафалот
w7_data_i	Влез	[AXI_DATA_WIDTH – 1:0]	Внесување на видео податоци за пишување на канал 7
w7_data_valid_i	Влез	—	Напишете податоци валидни за пишување на канал 7
w7_req_i	Влез	—	Напишете барање од иницијаторот 7
w7_wstart_addr_i	Влез	[AXI_ADDR_WIDTH – 1:0]	DDR адресата на која запишувањето треба да се случи од каналот за пишување 7
w7_ack_o	Излез	—	Потврда од арбитер за пишување барање од иницијаторот 7
w7_done_o	Излез	—	Запишете го комплетирањето на иницијаторот 7
AXI I/F сигнали
Прочитајте го каналот за адреса
арид_о	Излез	[AXI_ID_WIDTH – 1:0]	Прочитајте го ID на адресата. Идентификација tag за читаната адресна група на сигнали.
araddr_o	Излез	[AXI_ADDR_WIDTH – 1:0]	Прочитајте ја адресата. Ја дава почетната адреса на трансакцијата со рафал за читање. Обезбедена е само почетната адреса на рафалот.
arlen_o	Излез	[7:0]	Должина на рафал. Го дава точниот број на трансфери во рафал. Оваа информација го одредува бројот на пренос на податоци поврзани со адресата.
arsize_o	Излез	[2:0]	Големина на рафал. Големина на секој трансфер во рафал.
arburst_o	Излез	[1:0]	Тип на рафал. Заедно со информациите за големината, деталите како се пресметува адресата за секој пренос во рамките на рафалот. Фиксирано на 2'b01 à Пораснато пукање на адресата.
arlock_o	Излез	[1:0]	Тип на заклучување. Обезбедува дополнителни информации за атомските карактеристики на преносот. Фиксирано на 2'b00 à Нормален пристап.

………..продолжува
Сигнал Име	Насока	Ширина	Опис
arcache_o	Излез	[3:0]	Тип на кеш. Обезбедува дополнителни информации за карактеристиките на преносот за кеширање. Фиксирано на 4'b0000 à Не може да се кешира и да не се баферира.
arprot_o	Излез	[2:0]	Тип на заштита. Обезбедува информации за заштитната единица за трансакцијата. Фиксирано на 3'b000 à Нормален, безбеден пристап до податоци.
arvalid_o	Излез	—	Прочитајте ја адресата валидна. Кога HIGH, информациите за адресата за читање и контролата се валидни и остануваат високи додека сигналот за потврда на адресата, подготвен е висок. 1 = валидни информации за адреса и контрола 0 = Информациите за адреса и контрола не се валидни
подготвено_о	Влез	—	Прочитајте ја адресата подготвена. Целта е подготвена да прифати адреса и поврзани контролни сигнали. 1 = целта подготвена 0 = целта не е подготвена
Прочитајте го каналот за податоци
ослободи	Влез	[AXI_ID_WIDTH – 1:0]	Прочитајте лична карта tag. ИД tag од групата на сигнали за прочитани податоци. Ослободената вредност е генерирана од целта и мора да одговара на сувата вредност на прочитаната трансакција на која таа одговара.
податоци	Влез	[AXI_DATA_WIDTH – 1:0]	Читајте податоци
респ	Влез	[1:0]	Прочитајте го одговорот. Статусот на прочитаниот пренос. Дозволените одговори се OKAY, EXOKAY, SLVERR и DECERR.
последно	Влез	—	Читај последно. Последен трансфер во рафал за читање.
валиден	Влез	—	Прочитајте валидно. Потребните податоци за читање се достапни и преносот за читање може да заврши. 1 = достапни податоци за читање 0 = прочитаните податоци не се достапни
готов	Излез	—	Прочитајте подготвени. Иницијаторот може да ги прифати прочитаните податоци и информациите за одговорот. 1= иницијаторот е подготвен 0 = иницијаторот не е подготвен
Напишете Адресен канал
страшлив	Излез	[AXI_ID_WIDTH – 1:0]	Напишете ID на адресата. Идентификација tag за адресната група на сигнали за пишување.
awaddr	Излез	[AXI_ADDR_WIDTH – 1:0]	Напиши адреса. Ја дава адресата на првиот пренос во трансакцијата со рафал за запишување. Придружните контролни сигнали се користат за одредување на адресите на преостанатите преноси во рафалот.
авлен	Излез	[7:0]	Должина на рафал. Го дава точниот број на трансфери во рафал. Оваа информација го одредува бројот на пренос на податоци поврзани со адресата.
awsize	Излез	[2:0]	Големина на рафал. Големина на секој трансфер во рафал. Стробите на бајтните ленти точно покажуваат кои бајтни ленти да се ажурираат.
одвратен	Излез	[1:0]	Тип на рафал. Заедно со информациите за големината, деталите како се пресметува адресата за секој пренос во рамките на рафалот. Фиксирано на 2'b01 à Пораснато пукање на адресата.

………..продолжува
Сигнал Име	Насока	Ширина	Опис
awlock	Излез	[1:0]	Тип на заклучување. Обезбедува дополнителни информации за атомските карактеристики на преносот. Фиксирано на 2'b00 à Нормален пристап.
awcache	Излез	[3:0]	Тип на кеш. Ги означува атрибутите на трансакцијата за баферирање, за кеширање, запишување, запишување и распределба. Фиксирано на 4'b0000 à Не може да се кешира и да не се баферира.
авпрот	Излез	[2:0]	Тип на заштита. Го означува нормалното, привилегираното или безбедното ниво на заштита на трансакцијата и дали трансакцијата е пристап до податоци или пристап до инструкции. Фиксирано на 3'b000 à Нормален, безбеден пристап до податоци.
невалиден	Излез	—	Напишете ја адресата валидна. Укажува дека се достапни валидни информации за адреса за пишување и контрола. 1 = достапни информации за адреса и контрола 0 = информациите за адреса и контрола не се достапни. Информациите за адресата и контролата остануваат стабилни додека сигналот за потврда на адресата, веќе подготвен, не стане ВИСОК.
подготвен	Влез	—	Напишете ја адресата подготвена. Укажува дека целта е подготвена да прифати адреса и поврзани контролни сигнали. 1 = целта подготвена 0 = целта не е подготвена
Напишете канал за податоци
wdata	Излез	[AXI_DATA_WIDTH – 1:0]	Напиши податоци
wstrb	Излез	[AXI_DATA_WIDTH – 8:0]	Напишете строби. Овој сигнал покажува кои бајтни ленти да се ажурираат во меморијата. Има една строба за запишување за секои осум бита од магистралата за запишување податоци.
wlast	Излез	—	Напиши последно. Последен трансфер во рафал за пишување.
невалиден	Излез	—	Напиши валидно. Достапни се валидни податоци за пишување и строби. 1 = запишете податоци и достапни строби 0 = пишување податоци и строби не се достапни
обоен	Влез	—	Напиши подготвено. Целта може да ги прифати податоците за запишување. 1 = целта подготвена 0 = целта не е подготвена
Канал за одговор за пишување
понуда	Влез	[AXI_ID_WIDTH – 1:0]	ID на одговор. Идентификацијата tag на одговорот за пишување. Вредноста на понудата мора да одговара на вредноста на авидот на трансакцијата за запишување на која целта одговара.
bresp	Влез	[1:0]	Напишете одговор. Статус на трансакцијата за запишување. Дозволените одговори се OKAY, EXOKAY, SLVERR и DECERR.
бвалиден	Влез	—	Напишете го одговорот валиден. Достапен е валиден одговор за пишување. 1 = достапен одговор за пишување 0 = одговорот за пишување не е достапен
лебни	Излез	—	Подготвен одговор. Иницијаторот може да ги прифати информациите за одговорот. 1 = подготвен иницијатор 0 = иницијаторот не е подготвен

Временски дијаграми (Поставете прашање)
Овој дел ги разгледува DDR_AXI4_Arbiter временски дијаграми. Следните слики ја прикажуваат поврзаноста на влезовите за барање за читање и запишување, почетната мемориска адреса, влезовите за пишување од надворешниот иницијатор, потврдата за читање или запишување и влезовите за завршување читање или запишување дадени од арбитер.
Слика 3-1. Тајминг дијаграм за сигнали што се користат при пишување/читање преку интерфејсот AXI4

Тест клупа (Поставете прашање)
За проверка и тестирање на DDR_AXI4_Arbiter наречен како кориснички тестбенч се користи унифицирана клупа за тестирање. Тестбенч е обезбеден за проверка на функционалноста на IP-адресата DDR_AXI4_Arbiter. Оваа тест клупа работи само за два канали за читање и два за пишување со конфигурација на Bus Interface.
 Симулација (Поставете прашање)
Следниве чекори опишуваат како да се симулира јадрото со помош на тест-бенч:

1. Отворете го табот Libero® SoC Catalog, проширете Solutions-Video, кликнете двапати на DDR_AXI4_Arbiter, а потоа кликнете OK. Документацијата поврзана со IP е наведена под Документација. Важно: ако не го гледате табот Каталог, одете до View > Мени за Windows и кликнете Каталог за да го направите видливо.

Слика 4-1. DDR_AXI4_Arbiter IP Core во каталогот на Libero SoC

Се појавува прозорец за креирање компонента како што е прикажано на следново. Кликнете на ОК. Проверете дали името е DDR_AXI4_ARBITER_PF_C0.
Слика 4-2. Креирај компонента

Конфигурирајте ја IP адресата за 2 канали за читање, 2 канали за пишување и изберете Bus Interface како што е прикажано на следната слика и кликнете OK за да ја генерирате IP адресата.
Слика 4-3. Конфигурација

На табулаторот Stimulus Hierarchy, изберете го тест-клупата (DDR_AXI4_ARBITER_PF_tb.v), кликнете со десното копче и потоа кликнете Симулирај пред-синтински дизајн > Отвори интерактивно.
Важно: Ако не го гледате јазичето Stimulus Hierarchy, одете до View > Мени на Windows и кликнете Stimulus Hierarchy за да го направите видливо.
Слика 4-4. Симулирање на пред-синтеза дизајнModelSim се отвора со тест-клупата file, како што е прикажано на следната слика.
Слика 4-5. Прозорец за симулација на ModelSim

Важно: Ако симулацијата е прекината поради ограничувањето на времето на траење наведено во .do file, користете ја командата run -all за да ја завршите симулацијата.
Историја на ревизии (Поставете прашање)
Историјата на ревизии ги опишува промените што беа имплементирани во документот. Промените се наведени со ревизија, почнувајќи од најактуелната публикација.
Табела 5-1. Историја на ревизии

Ревизија	Датум	Опис
A	04/2023	Следното е списокот на промени во ревизијата А на документот: • Го мигрираше документот во шаблонот Микрочип. • Го ажурираше бројот на документот на DS00004976A од 50200950. • Додадено 4. Тест клупа.
2.0	—	Следното е списокот на промени во ревизијата 2.0 на документот: • Додадено Слика 1-2. • Додадено Табела 2-2. • Ажурирани имиња на некои имиња на влезни и излезни сигнали во Табела 2-2.
1.0	—	Почетно објавување.

Поддршка за FPGA за микрочип (Поставете прашање)
Групата производи на Microchip FPGA ги поддржува своите производи со различни услуги за поддршка, вклучувајќи ги и услугите за клиенти, Центарот за техничка поддршка на клиентите, а webсајт и канцеларии за продажба низ целиот свет. На клиентите им се предлага да ги посетат онлајн ресурсите на Microchip пред да стапат во контакт со поддршката бидејќи е многу веројатно дека нивните прашања се веќе одговорени. Контактирајте го Центарот за техничка поддршка преку webстраница на www.microchip.com/support. Спомнете го бројот на дел од уредот FPGA, изберете ја соодветната категорија на случај и поставете дизајн fileпри креирање на случај за техничка поддршка. Контактирајте со службата за корисници за нетехничка поддршка на производот, како што се цените на производите, надградбите на производите, ажурираните информации, статусот на нарачката и овластувањето.

• Од Северна Америка, јавете се на 800.262.1060
• Од остатокот од светот, јавете се на 650.318.4460
• Факс, од каде било во светот, 650.318.8044

Информации за микрочип (Поставете прашање)

Микрочипот Webсајт (Поставете прашање)
Микрочип обезбедува онлајн поддршка преку нашата webсајт на www.microchip.com/. Ова webсајт се користи за да се направи fileи информации лесно достапни за клиентите. Некои од достапните содржини вклучуваат:

• Поддршка за производи - Листови со податоци и грешки, белешки за апликација и сampле програми, ресурси за дизајн, упатства за корисникот и документи за поддршка на хардверот, најнови изданија на софтвер и архивиран софтвер
• Општа техничка поддршка - Често поставувани прашања (ЧПП), барања за техничка поддршка, групи за дискусија преку Интернет, листа на членови на програмата за партнер за дизајн на микрочип
• Бизнис на микрочип - Избор на производи и водичи за нарачки, најнови соопштенија за печатот на Microchip, список на семинари и настани, списоци на продажни канцеларии, дистрибутери и фабрички претставници на Microchip

Услуга за известување за промена на производот (Поставете прашање)
Услугата за известување за промена на производот на Microchip им помага на клиентите да бидат актуелни за производите на Microchip. Претплатниците ќе добиваат известувања по е-пошта секогаш кога има промени, ажурирања, ревизии или грешки поврзани со одредено семејство на производи или алатка за развој од интерес. За да се регистрирате, одете на www.microchip.com/pcn и следете ги упатствата за регистрација.
Поддршка за корисници (Поставете прашање)
Корисниците на производите на Микрочип можат да добијат помош преку неколку канали:

• Дистрибутер или претставник
• Локална канцеларија за продажба
• Инженер за вградени решенија (ESE)
• Техничка поддршка

Клиентите треба да контактираат со нивниот дистрибутер, претставник или ESE за поддршка. Локалните канцеларии за продажба се исто така достапни за да им помогнат на клиентите. Во овој документ е вклучен список на продажни канцеларии и локации. Техничката поддршка е достапна преку webсајт на: www.microchip.com/support.
Микрочипот ја осмислува функцијата за заштита на кодот (Поставете прашање)
Забележете ги следните детали за функцијата за заштита на кодот на производите на Microchip:

• Производите со микрочип ги исполнуваат спецификациите содржани во нивниот посебен лист со податоци за микрочипови.
• Микрочип верува дека неговата фамилија на производи е безбедна кога се користи на предвидениот начин, во рамките на работните спецификации и под нормални услови.
• Микрочипот ги вреднува и агресивно ги штити своите права на интелектуална сопственост. Обидите да се прекршат карактеристиките за заштита на кодот на производот на Microchip се строго забранети и може да го прекршат Законот за авторски права на DigitalMillennium.
• Ниту Microchip ниту кој било друг производител на полупроводници не може да ја гарантира безбедноста на неговиот код. Заштитата на кодот не значи дека гарантираме дека производот е „нескршлив“. Заштитата на кодот постојано се развива. Микрочип е посветен на континуирано подобрување на карактеристиките за заштита на кодот на нашите производи.

Правно известување (Поставете прашање)
Оваа публикација и информациите овде може да се користат само со производите на Микрочип, вклучително и за дизајнирање, тестирање и интегрирање на производите на Микрочип со вашата апликација. Користењето на овие информации на кој било друг начин ги прекршува овие услови. Информациите за апликациите на уредот се обезбедени само за ваша погодност и може да бидат заменети со ажурирања. Ваша одговорност е да се осигурате дека вашата апликација ги исполнува вашите спецификации. Контактирајте ја локалната канцеларија за продажба на Microchip за дополнителна поддршка или добијте дополнителна поддршка на www.microchip.com/en-us/support/design-help/ клиент-поддршка-услуги. ОВАА ИНФОРМАЦИЈА СЕ ОБЕЗБЕДУВА МИКРОЧИП „КАКО ШТО Е“. МИКРОЧИП НЕ ПРАВИ НИКАКОВ ВИД НА ПРЕТСТАВУВАЊА ИЛИ ГАРАНЦИИ БИЛО ИЗРАЗНИ ИЛИ ИМПЛИЦИРАНИ, ПИСМЕНИ ИЛИ УСНИ, ЗАКОНСКИ ИЛИ ПОинаку, ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ВКЛУЧУВАЈЌИ НЕ ОГРАНИЧЕНИ ОД НЕКОЛКУ ОГРАНИЧЕНО БИЛИТЕТ И ПОДОБРУВАЊЕ ЗА ПОСЕДНА ЦЕЛИ ИЛИ ГАРАНЦИИ ПОВРЗАНИ СО НЕГОВАТА СОСТОЈБА, КВАЛИТЕТ ИЛИ ИЗВЕДБА. ВО НИКОЈ СЛУЧАЈ МИКРОЧИПОТ НЕМА ДА СЕ ОДГОВАРА ЗА НИКАКВА ИНДИРЕКТНА, ПОСЕБНА, КАЗНЕТА, СЛУЧАЈНА ИЛИ СОСЕДНИЧКА ЗАГУБА, ШТЕТА, ТРОШОЦА ИЛИ ТРОШОК ОД КАКОВ ВИД КОИ СЕ СЕ ВРЗУВААТ СО НАС, СОВЕТЕН Е РОЧИП МОЖНОСТА ИЛИ ШТЕТИТЕ СЕ ПРЕДВИДЕЛИ? ВО ЦЕЛИОТ СТЕМЕН ДОЗВОЛЕН СО ЗАКОН, ВКУПНАТА ОДГОВОРНОСТ НА МИКРОЧИПОТ ЗА СИТЕ ПОБАРАЊА НА КОЈ НАЧИН ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ИЛИ НЕГОВАТА УПОТРЕБА НЕМА ДА ГО НАДМИНАТ БРОЈОТ НА НАДОМЕСТОЦИ, АКО ГИ ПОСТОЈАТ ТОА ШТО ГО ПОГОДУВАТЕ ТОА ВИЕ. Употребата на уредите со микрочип во апликациите за одржување во живот и/или за безбедност е целосно на ризик на купувачот, а купувачот се согласува да го брани, обештети и чува безопасниот Микрочип од сите штети, барања, тужби или трошоци кои произлегуваат од таквата употреба. Ниту една лиценца не се пренесува, имплицитно или на друг начин, според правата на интелектуална сопственост на Микрочип, освен ако не е поинаку наведено.
Заштитни знаци (Поставете прашање)
Името и логото на микрочипот, логото на микрочипот, Adaptec, AVR, AVR логото, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LinkTouchS, maXe MediaLB, megaAVR, Microsemi, Microsemi лого, MOST, MOST лого, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 лого, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, SST Logoymricom, , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron и XMEGA се регистрирани заштитни знаци на Microchip Technology Incorporated во САД и други земји. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus лого, QuietFusion, Wire, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime и ZL се регистрирани заштитни знаци на технологијата за микрочипови инкорпорирана во Соединетите Американски Држави за сузбивање на клучеви во непосредна близина, AKS, аналоген за дигитално доба, кој било кондензатор, AnyIn, AnyOut, Augmented Switching, BlueSky, BlueSky, , CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, динамичко просечно совпаѓање, DAM, ECAN, еспресо T1S, EtherGREEN, GridTime, IdealBridge, In-Circuitnet, сериско сериско програмирање, интелигентно СПП, IntelliMOS, поврзување меѓу чипови, JitterBlocker, копче на дисплеј, KoD, maxCrypto, максView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB сертифицирано лого, MPLIB, MPLINK, MultiTRAK, NetDetach, Сезнајно генерирање на кодови, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, RTAX, , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, вкупна издржливост, доверливо време, TSHARC, VectorBS, USBloenseck VeriPHY, ViewSpan, WiperLock, XpressConnect и ZENA се заштитни знаци на Microchip Technology инкорпорирана во САД и други земји. SQTP е сервисна ознака на Microchip Technology инкорпорирана во САД Логото Adaptec, Frequency on Demand, Silicon Storage Technology и Symmcom се регистрирани заштитни знаци на Microchip Technology Inc. во други земји. GestIC е регистрирана трговска марка на Microchip Technology Germany II GmbH & Co. KG, подружница на Microchip Technology Inc., во други земји. Сите други трговски марки споменати овде се сопственост на нивните соодветни компании. © 2023, Microchip Technology Incorporated и нејзините подружници. Сите права се задржани.
ISBN: 978-1-6683-2302-1 Систем за управување со квалитет (Поставете прашање) За информации во врска со системите за управување со квалитет на Microchip, посетете www.microchip.com/quality.

Продажба и сервис низ целиот свет

АМЕРИКА	АЗИЈА/ПАЦИФИК	АЗИЈА/ПАЦИФИК	ЕВРОПА
Корпоративни Канцеларија 2355 Западен Чендлер бул. Чендлер, АЗ 85224-6199 тел: 480-792-7200 Факс: 480-792-7277 Техничка поддршка: www.microchip.com/support Web Адреса: www.microchip.com Атланта Дулут, ГА тел: 678-957-9614 Факс: 678-957-1455 Остин, Тексас тел: 512-257-3370 Бостон Вестборо, м-р Тел: 774-760-0087 Факс: 774-760-0088 Чикаго Итаска, ИЛ тел: 630-285-0071 Факс: 630-285-0075 Далас Адисон, ТХ тел: 972-818-7423 Факс: 972-818-2924 Детроит Нови, МИ тел: 248-848-4000 Хјустон, Тексас тел: 281-894-5983 Индијанаполис Ноблсвил, IN Тел: 317-773-8323 Факс: 317-773-5453 тел: 317-536-2380 Лос Анџелес Mission Viejo, Калифорнија Тел: 949-462-9523 Факс: 949-462-9608 тел: 951-273-7800 Рали, NC тел: 919-844-7510 Њујорк, Њујорк тел: 631-435-6000 Сан Хозе, Калифорнија тел: 408-735-9110 тел: 408-436-4270 Канада – Торонто тел: 905-695-1980 Факс: 905-695-2078	Австралија – Сиднеј Тел: 61-2-9868-6733 Кина – Пекинг Тел: 86-10-8569-7000 Кина - Ченгду Тел: 86-28-8665-5511 Кина - Чонгкинг Тел: 86-23-8980-9588 Кина – Донгуан Тел: 86-769-8702-9880 Кина – Гуангжу Тел: 86-20-8755-8029 Кина – Хангжу Тел: 86-571-8792-8115 Кина – Хонг Конг САР Тел: 852-2943-5100 Кина – Нанџинг Тел: 86-25-8473-2460 Кина – Кингдао Тел: 86-532-8502-7355 Кина – Шангај Тел: 86-21-3326-8000 Кина – Шенјанг Тел: 86-24-2334-2829 Кина – Шенжен Тел: 86-755-8864-2200 Кина - Суджоу Тел: 86-186-6233-1526 Кина – Вухан Тел: 86-27-5980-5300 Кина - Ксиан Тел: 86-29-8833-7252 Кина - Ксијамен Тел: 86-592-2388138 Кина – Жухаи Тел: 86-756-3210040	Индија - Бангалор Тел: 91-80-3090-4444 Индија - Њу Делхи Тел: 91-11-4160-8631 Индија - Пуна Тел: 91-20-4121-0141 Јапонија – Осака Тел: 81-6-6152-7160 Јапонија – Токио Тел: 81-3-6880- 3770 Кореја – Даегу Тел: 82-53-744-4301 Кореја – Сеул Тел: 82-2-554-7200 Малезија – Куала Лумпур Тел: 60-3-7651-7906 Малезија - Пенанг Тел: 60-4-227-8870 Филипини - Манила Тел: 63-2-634-9065 Сингапур Тел: 65-6334-8870 Тајван - Хсин Чу Тел: 886-3-577-8366 Тајван - Каосиунг Тел: 886-7-213-7830 Тајван – Тајпеј Тел: 886-2-2508-8600 Тајланд - Бангкок Тел: 66-2-694-1351 Виетнам – Хо Ши Мин Тел: 84-28-5448-2100	Австрија – Велс Тел: 43-7242-2244-39 Факс: 43-7242-2244-393 Данска – Копенхаген Тел: 45-4485-5910 Факс: 45-4485-2829 Финска – Еспо Тел: 358-9-4520-820 Франција – Париз Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Германија – Гарчинг Тел: 49-8931-9700 Германија – Хан Тел: 49-2129-3766400 Германија – Хајлброн Тел: 49-7131-72400 Германија – Карлсруе Тел: 49-721-625370 Германија – Минхен Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Германија – Розенхајм Тел: 49-8031-354-560 Израел - Раанана Тел: 972-9-744-7705 Италија – Милано Тел: 39-0331-742611 Факс: 39-0331-466781 Италија – Падова Тел: 39-049-7625286 Холандија – Друнен Тел: 31-416-690399 Факс: 31-416-690340 Норвешка – Трондхајм Тел: 47-72884388 Полска – Варшава Тел: 48-22-3325737 Романија – Букурешт Tel: 40-21-407-87-50 Шпанија – Мадрид Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Шведска – Гетенберг Tel: 46-31-704-60-40 Шведска – Стокхолм Тел: 46-8-5090-4654 Велика Британија - Вокингем Тел: 44-118-921-5800 Факс: 44-118-921-5820

© 2023 Microchip Technology Inc. и нејзините подружници

Документи / ресурси

МИКРОЧИП DDR AXI4 Арбитер [pdf] Упатство за корисникот DDR AXI4 Арбитер, DDR AXI4, Арбитер

Референци

• Упатство за употреба