MICROCHIP DDR AXI4 Arbiter

Sarrera: AXI4-Stream protokolo estandarrak Master eta Slave terminologia erabiltzen du. Dokumentu honetan erabiltzen den mikrotxiparen terminologia baliokidea Initiator eta Target da, hurrenez hurren.
Laburpena: Hurrengo taulak DDR AXI4 Arbiter-en ezaugarrien laburpena eskaintzen du.

Ezaugarria	Balioa
Core bertsioa	DDR AXI4 Arbiter v2.2
Onartutako gailuen familiak	–
Onartutako tresna-fluxuaren lizentzia	–

Ezaugarriak: DDR AXI4 Arbiter-ek funtsezko ezaugarri hauek ditu:

• IP nukleoa Libero SoC softwarearen IP Katalogoan instalatu behar da.
• Nukleoa SmartDesign tresnaren barruan konfiguratu, sortzen eta instantziatzen da, Libero proiektuen zerrendan sartzeko.

Gailuaren erabilera eta errendimendua:

Gailuaren xehetasunak	Familia	Gailua	Baliabideak	Errendimendua (MHz)
LUTak DFF RAMak LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Deskribapen funtzionala

Deskribapen funtzionala: Atal honek DDR_AXI4_Arbiter-en ezarpenaren xehetasunak deskribatzen ditu. Hurrengo irudiak DDR AXI4 Arbiter-en goi-mailako pin-out diagrama erakusten du.

DDR_AXI4_Arbiter Parametroak eta Interfaze Seinaleak

Konfigurazio ezarpenak:
DDR_AXI4_Arbiter-en konfigurazio-ezarpenak ez daude dokumentu honetan zehazten.

Sarrera eta irteerako seinaleak:
DDR_AXI4_Arbiter-en sarrera- eta irteera-seinaleak ez dira dokumentu honetan zehazten.

Denbora-diagramak
DDR_AXI4_Arbiter-en denbora-diagramak ez daude dokumentu honetan zehazten.

Proba-bankua

Simulazioa:
DDR_AXI4_Arbiter-en simulazioaren xehetasunak ez dira dokumentu honetan zehazten.
Berrikuspen historia
DDR_AXI4_Arbiter-en berrikuspen-historia ez dago dokumentu honetan zehazten.
Microchip FPGA euskarria
DDR_AXI4_Arbiter-erako Microchip FPGA euskarriaren informazioa ez dago dokumentu honetan zehazten.

Produktuak erabiltzeko jarraibideak

1. Instalatu DDR AXI4 Arbiter v2.2 Libero SoC softwarearen IP Katalogoan.
2. Konfiguratu, sortu eta instantziatu nukleoa SmartDesign tresnaren barruan, Libero proiektuen zerrendan sartzeko.

Sarrera (galdera bat egin)

Oroitzapenak bideo eta grafiko aplikazio tipikoen zati dira. Bideo fotograma osoak bufferatzeko erabiltzen dira FPGAren memoria lokala fotograma osoa edukitzeko nahikoa ez denean. DDR-n bideo-markoak irakurtzen eta idazten anitz daudenean, arbitro bat eskatuko da eskaera anitzen artean arbitratzeko. DDR AXI4 Arbiter IP-ak 8 idazketa-kanal eskaintzen ditu fotograma-buffer-ak kanpoko DDR memorian idazteko eta 8 irakurketa-kanal kanpoko memoriatik fotogramak irakurtzeko. Arbitrajea lehen etorria, lehen hornitua oinarrian oinarritzen da. Bi eskaera aldi berean gertatzen badira, beheko kanal-zenbakia duen kanalak izango du lehentasuna. Arbitroa DDR kontrolagailu IPra konektatzen da AXI4 interfazearen bidez. DDR AXI4 Arbiter-ek AXI4 Initiator interfazea eskaintzen die DDR txip gaineko kontrolagailuei. Arbitroak zortzi idazketa kanal eta zortzi irakurketa kanal onartzen ditu. Blokeak zortzi irakurketa-kanalen artean arbitratzen ditu AXI irakurketa-kanalerako sarbidea emateko. Blokeak zortzi idazketa kanalen artean arbitratzen ditu AXI idazketa kanalerako sarbidea emateko. Irakurtzeko eta idazteko zortzi kanalek lehentasun berdina dute. Arbiter IP-ren AXI4 Initiator interfazea 64 bit eta 512 bit arteko datu-zabalera ezberdinetarako konfigura daiteke.
Garrantzitsua: AXI4-Stream protokolo estandarrak "Master" eta "Slave" terminologia erabiltzen du. Dokumentu honetan erabiltzen den mikrotxiparen terminologia baliokidea Initiator eta Target da, hurrenez hurren.
Laburpena (galdera bat egin)
Hurrengo taulak DDR AXI4 Arbiter-en ezaugarrien laburpena eskaintzen du.

1. taula. DDR AXI4 arbitroaren ezaugarriak

Dokumentu hau DDR AXI4 Arbiter v2.2-ri dagokio.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Libero® SoC v12.3 edo ondorengo bertsioak behar ditu. IPa RTL moduan erabil daiteke inolako lizentziarik gabe. Informazio gehiago lortzeko, ikus DDR_AXI4_Arbiter.

Ezaugarriak (galdera bat egin)

DDR AXI4 Arbiter-ek funtsezko ezaugarri hauek ditu:

• Zortzi Idatzi kanal
• Zortzi Irakurri kanal
• AXI4 Interfazea DDR kontrolagailura
• AXI4 zabalera konfiguragarria: 64, 128, 256 eta 512 bit
• Helbidearen zabalera konfiguragarria: 32 eta 64 bit bitartekoa

IP corearen ezarpena Libero® Design Suite-n (galdera bat egin)
IP nukleoa Libero SoC softwarearen IP Katalogoan instalatu behar da. Hau automatikoki instalatzen da IP Katalogoa eguneratzeko funtzioaren bidez Libero SoC softwarean, edo IP nukleoa eskuz deskargatzen da katalogotik. IP nukleoa Libero SoC softwarearen IP Katalogoan instalatuta dagoenean, nukleoa SmartDesign tresnaren barruan konfiguratu, sortzen eta instantziatzen da, Libero proiektuen zerrendan sartzeko.
Gailuaren erabilera eta errendimendua (galdera bat egin)
Hurrengo taulak DDR_AXI4_Arbiter-erako erabilitako gailuaren erabilera zerrendatzen du.
2. taula. DDR_AXI4_Arbiter erabilera

Gailua Xehetasunak		Baliabideak		Errendimendua (MHz)	RAMak		Matematika blokeak	Txipa Globalak
Familia	Gailua	LUTak	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Garrantzitsua:

• Aurreko taulako datuak sintesi eta diseinu-ezarpen tipikoen bidez jasotzen dira. IPa zortzi idazketa-kanal, zortzi irakurketa-kanal, helbide-zabalera 32 biteko eta datu-zabalera 512 biteko konfiguraziorako konfiguratuta dago.
• Erlojua 200 MHz-ra mugatuta dago denboraren azterketa egiten ari den bitartean, errendimendu-zenbakiak lortzeko.

Deskribapen funtzionala (galdera bat egin)
Atal honek DDR_AXI4_Arbiter-en ezarpenaren xehetasunak deskribatzen ditu. Hurrengo irudiak DDR AXI4 Arbiter-en goi-mailako pin-out diagrama erakusten du. 1-1 irudia. Goi-mailako pin-out bloke-diagrama native Arbiter Interfazerako

Hurrengo irudiak DDR_AXI4_Arbiter-en sistema-mailako bloke-diagrama erakusten du Bus interfaze moduan. 1-2 irudia. DDR_AXI4_Arbiter-en sistema-mailako bloke-diagrama

Irakurketa-transakzio bat abiarazten da sarrerako seinalea r(x)_req_i altua ezarriz irakurketa-kanal jakin batean. Arbitroak aitorpen bidez erantzuten du irakurketa-eskaera zerbitzua emateko prest dagoenean. Orduan samphasierako AXI helbidea kendu eta kanpoko abiarazletik sartzen den leherketaren tamaina irakurtzen du. Kanalak sarrerak prozesatzen ditu eta beharrezko AXI transakzioak sortzen ditu DDR memoriako datuak irakurtzeko. Arbitroaren irakurketa-datuen irteera komuna da irakurritako kanal guztietan. Datuak irakurtzen diren bitartean, dagokion kanalaren baliozko irakurritako datuak altua egiten du. Irakurritako transakzioaren amaiera irakurri egindako seinale baten bidez adierazten da, eskatutako byte guztiak bidaltzen direnean. Irakurketa transakzio baten antzera, idazketa transakzio bat abiarazten da sarrerako seinalea w(x)_req_i altua ezarriz. Eskaeraren seinalearekin batera, idazketaren hasierako helbidea eta leherketaren iraupena eman behar dira eskaeran zehar. Arbitroa idatzizko eskaerari erantzuteko prest dagoenean, dagokion kanalean aitorpen-seinalea bidaliz erantzuten du. Ondoren, erabiltzaileak idazteko datuak eman behar ditu kanalean datu balio duen seinalearekin batera. Datuen balio handiko aldiko erloju-kopuruak leherketaren iraupenarekin bat etorri behar du. Arbitroak idazketa-eragiketa osatzen du eta idazketa egindako seinalea altua ezartzen du idazketa-transakzioa amaitu dela adierazten duena.
DDR_AXI4_Arbiter parametroak eta interfazearen seinaleak (galdera bat egin)
Atal honetan DDR_AXI4_Arbiter GUI konfiguratzailean eta I/O seinaleen parametroak aztertzen dira.
2.1 Konfigurazio ezarpenak (Egin galdera)
Hurrengo taulan DDR_AXI4_Arbiter-en hardwarearen inplementazioan erabilitako konfigurazio-parametroen deskribapena zerrendatzen da. Hauek parametro generikoak dira eta aplikazioaren eskakizunaren arabera alda daitezke.

2-1 taula. Konfigurazio-parametroa

Seinalea Izena	Deskribapena
AXI ID Zabalera	AXI IDaren zabalera definitzen du.
AXI Datuen Zabalera	AXI datuen zabalera definitzen du.
AXI Helbidearen Zabalera	AXI helbidearen zabalera definitzen du
Irakurritako kanal kopurua	Goitibeherako menuan behar den idazketa-kanal kopurua hautatzeko aukerak, kanal batetik zortzi idazketa-kanal bitartekoak.
Idazteko kanal kopurua	Goitibeherako menuan irakurritako kanalen kopurua hautatzeko aukerak, kanal batetik zortzi irakurketa kanalera arte.
AXI4_HAUTESKETA	AXI4_MASTER eta AXI4_MIRRORED_SLAVE artean hautatzeko aukerak.
Arbitro Interfazea	Bus interfazea hautatzeko aukera.

Sarrera eta irteera seinaleak (galdera bat egin)
Hurrengo taulan DDR AXI4 Arbiter for Bus interfazearen sarrera eta irteera atakak zerrendatzen dira.
2-2 taula. Arbiter Bus Interfazerako sarrera eta irteera atakak

Seinalea Izena	Norabidea	Zabalera	Deskribapena
berrezarri_i	Sarrera	—	Diseinurako berrezartze asinkrono baxuko seinale aktiboa
sys_ckl_i	Sarrera	—	Sistemaren erlojua
ddr_ctrl_ready_i	Sarrera	—	DDR kontrolagailutik prest dagoen Sarrerako seinalea jasotzen du
ARVALID_I_0	Sarrera	—	Irakurri eskaera irakurtzeko 0 kanaletik
ARSIZE_I_0	Sarrera	8 bit	irakurri leherketaren tamaina irakurtzeko 0 kanaletik
ARADDR_I_0	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 0. kanalerako
ARREADY_O_0	Irteera	—	Arbitrajearen aitorpena 0 irakurketa kanaletik irakurtzeko eskaera
RVALID_O_0	Irteera	—	Irakurri 0. kanaletik baliozkoak diren datuak
RDATA_O_0	Irteera	[AXI_DATA_WIDTH-1 : 0]	Irakurri 0. kanaleko datuak
RLAST_O_0	Irteera	—	Irakurri fotograma amaierako seinalea irakurtzeko 0 kanaletik
BUSER_O_r0	Irteera	—	Irakurri osaketa 0 kanala irakurtzeko
ARVALID_I_1	Sarrera	—	Irakurri eskaera irakurtzeko 1 kanaletik
ARSIZE_I_1	Sarrera	8 bit	Irakurri leherketaren tamaina irakurtzeko 1. kanaletik
ARADDR_I_1	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 1. kanalerako
ARREADY_O_1	Irteera	—	Arbitrajearen aitorpena 1 irakurketa kanaletik irakurtzeko eskaera
RVALID_O_1	Irteera	—	Irakurri 1. kanaletik baliozkoak diren datuak
RDATA_O_1	Irteera	[AXI_DATA_WIDTH-1 : 0]	Irakurri 1. kanaleko datuak
RLAST_O_1	Irteera	—	Irakurri fotograma amaierako seinalea irakurtzeko 1 kanaletik
BUSER_O_r1	Irteera	—	Irakurri osaketa 1 kanala irakurtzeko
ARVALID_I_2	Sarrera	—	Irakurri eskaera irakurtzeko 2 kanaletik

………..jarraipena
Seinalea Izena	Norabidea	Zabalera	Deskribapena
ARSIZE_I_2	Sarrera	8 bit	Irakurri leherketaren tamaina irakurtzeko 2. kanaletik
ARADDR_I_2	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 2. kanalerako
ARREADY_O_2	Irteera	—	Arbitrajearen aitorpena 2 irakurketa kanaletik irakurtzeko eskaera
RVALID_O_2	Irteera	—	Irakurri 2. kanaletik baliozkoak diren datuak
RDATA_O_2	Irteera	[AXI_DATA_WIDTH-1 : 0]	Irakurri 2. kanaleko datuak
RLAST_O_2	Irteera	—	Irakurri fotograma amaierako seinalea irakurtzeko 2 kanaletik
BUSER_O_r2	Irteera	—	Irakurri osaketa 2 kanala irakurtzeko
ARVALID_I_3	Sarrera	—	Irakurri eskaera irakurtzeko 3 kanaletik
ARSIZE_I_3	Sarrera	8 bit	Irakurri leherketaren tamaina irakurtzeko 3. kanaletik
ARADDR_I_3	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 3. kanalerako
ARREADY_O_3	Irteera	—	Arbitrajearen aitorpena 3 irakurketa kanaletik irakurtzeko eskaera
RVALID_O_3	Irteera	—	Irakurri 3. kanaletik baliozkoak diren datuak
RDATA_O_3	Irteera	[AXI_DATA_WIDTH-1 : 0]	Irakurri 3. kanaleko datuak
RLAST_O_3	Irteera	—	Irakurri fotograma amaierako seinalea irakurtzeko 3 kanaletik
BUSER_O_r3	Irteera	—	Irakurri osaketa 3 kanala irakurtzeko
ARVALID_I_4	Sarrera	—	Irakurri eskaera irakurtzeko 4 kanaletik
ARSIZE_I_4	Sarrera	8 bit	Irakurri leherketaren tamaina irakurtzeko 4. kanaletik
ARADDR_I_4	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 4. kanalerako
ARREADY_O_4	Irteera	—	Arbitrajearen aitorpena 4 irakurketa kanaletik irakurtzeko eskaera
RVALID_O_4	Irteera	—	Irakurri 4. kanaletik baliozkoak diren datuak
RDATA_O_4	Irteera	[AXI_DATA_WIDTH-1 : 0]	Irakurri 4. kanaleko datuak
RLAST_O_4	Irteera	—	Irakurri fotograma amaierako seinalea irakurtzeko 4 kanaletik
BUSER_O_r4	Irteera	—	Irakurri osaketa 4 kanala irakurtzeko
ARVALID_I_5	Sarrera	—	Irakurri eskaera irakurtzeko 5 kanaletik
ARSIZE_I_5	Sarrera	8 bit	Irakurri leherketaren tamaina irakurtzeko 5. kanaletik
ARADDR_I_5	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 5. kanalerako
ARREADY_O_5	Irteera	—	Arbitrajearen aitorpena 5 irakurketa kanaletik irakurtzeko eskaera
RVALID_O_5	Irteera	—	Irakurri 5. kanaletik baliozkoak diren datuak
RDATA_O_5	Irteera	[AXI_DATA_WIDTH-1 : 0]	Irakurri 5. kanaleko datuak
RLAST_O_5	Irteera	—	Irakurri fotograma amaierako seinalea irakurtzeko 5 kanaletik
BUSER_O_r5	Irteera	—	Irakurri osaketa 5 kanala irakurtzeko
ARVALID_I_6	Sarrera	—	Irakurri eskaera irakurtzeko 6 kanaletik
ARSIZE_I_6	Sarrera	8 bit	Irakurri leherketaren tamaina irakurtzeko 6. kanaletik
ARADDR_I_6	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 6. kanalerako
ARREADY_O_6	Irteera	—	Arbitrajearen aitorpena 6 irakurketa kanaletik irakurtzeko eskaera
RVALID_O_6	Irteera	—	Irakurri 6. kanaletik baliozkoak diren datuak
RDATA_O_6	Irteera	[AXI_DATA_WIDTH-1 : 0]	Irakurri 6. kanaleko datuak
RLAST_O_6	Irteera	—	Irakurri fotograma amaierako seinalea irakurtzeko 6 kanaletik

………..jarraipena
Seinalea Izena	Norabidea	Zabalera	Deskribapena
BUSER_O_r6	Irteera	—	Irakurri osaketa 6 kanala irakurtzeko
ARVALID_I_7	Sarrera	—	Irakurri eskaera irakurtzeko 7 kanaletik
ARSIZE_I_7	Sarrera	8 bit	Irakurri leherketaren tamaina irakurtzeko 7. kanaletik
ARADDR_I_7	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 7. kanalerako
ARREADY_O_7	Irteera	—	Arbitrajearen aitorpena 7 irakurketa kanaletik irakurtzeko eskaera
RVALID_O_7	Irteera	—	Irakurri 7. kanaletik baliozkoak diren datuak
RDATA_O_7	Irteera	[AXI_DATA_WIDTH-1 : 0]	Irakurri 7. kanaleko datuak
RLAST_O_7	Irteera	—	Irakurri fotograma amaierako seinalea irakurtzeko 7 kanaletik
BUSER_O_r7	Irteera	—	Irakurri osaketa 7 kanala irakurtzeko
AWSIZE_I_0	Sarrera	8 bit	Idatzi leherketaren tamaina 0 idazteko kanalerako
WDATA_I_0	Sarrera	[AXI_DATA_WIDTH-1:0]	Bideo-datuak 0. kanala idazteko sarrera
WVALID_I_0	Sarrera	—	Idatzi 0. kanala idazteko balio duten datuak
AWVALID_I_0	Sarrera	—	Idatzi eskaera 0 idazketa kanaletik
AWADDR_I_0	Sarrera	[AXI_ADDR_WIDTH – 1:0]	0 idazketa kanaletik idatzi behar den DDR helbidea
AWREADY_O_0	Irteera	—	Arbitrajearen aitorpena idazteko eskaera 0 idazketa-kanaletik
BUSER_O_0	Irteera	—	Idatzi osaketa 0 kanala idazteko
AWSIZE_I_1	Sarrera	8 bit	Idatzi leherketaren tamaina 1 idazteko kanalerako
WDATA_I_1	Sarrera	[AXI_DATA_WIDTH-1:0]	Bideo-datuak 1. kanala idazteko sarrera
WVALID_I_1	Sarrera	—	Idatzi 1. kanala idazteko balio duten datuak
AWVALID_I_1	Sarrera	—	Idatzi eskaera 1 idazketa kanaletik
AWADDR_I_1	Sarrera	[AXI_ADDR_WIDTH – 1:0]	1 idazketa kanaletik idatzi behar den DDR helbidea
AWREADY_O_1	Irteera	—	Arbitrajearen aitorpena idazteko eskaera 1 idazketa-kanaletik
BUSER_O_1	Irteera	—	Idatzi osaketa 1 kanala idazteko
AWSIZE_I_2	Sarrera	8 bit	Idatzi leherketaren tamaina 2 idazteko kanalerako
WDATA_I_2	Sarrera	[AXI_DATA_WIDTH-1:0]	Bideo-datuak 2. kanala idazteko sarrera
WVALID_I_2	Sarrera	—	Idatzi 2. kanala idazteko balio duten datuak
AWVALID_I_2	Sarrera	—	Idatzi eskaera 2 idazketa kanaletik
AWADDR_I_2	Sarrera	[AXI_ADDR_WIDTH – 1:0]	2 idazketa kanaletik idatzi behar den DDR helbidea
AWREADY_O_2	Irteera	—	Arbitrajearen aitorpena idazteko eskaera 2 idazketa-kanaletik
BUSER_O_2	Irteera	—	Idatzi osaketa 2 kanala idazteko
AWSIZE_I_3	Sarrera	8 bit	Idatzi leherketaren tamaina 3 idazteko kanalerako
WDATA_I_3	Sarrera	[AXI_DATA_WIDTH-1:0]	Bideo-datuak 3. kanala idazteko sarrera
WVALID_I_3	Sarrera	—	Idatzi 3. kanala idazteko balio duten datuak
AWVALID_I_3	Sarrera	—	Idatzi eskaera 3 idazketa kanaletik
AWADDR_I_3	Sarrera	[AXI_ADDR_WIDTH – 1:0]	3 idazketa kanaletik idatzi behar den DDR helbidea
AWREADY_O_3	Irteera	—	Arbitrajearen aitorpena idazteko eskaera 3 idazketa-kanaletik
BUSER_O_3	Irteera	—	Idatzi osaketa 3 kanala idazteko
AWSIZE_I_4	Sarrera	8 bit	Idatzi leherketaren tamaina 4 idazteko kanalerako

………..jarraipena
Seinalea Izena	Norabidea	Zabalera	Deskribapena
WDATA_I_4	Sarrera	[AXI_DATA_WIDTH-1:0]	Bideo-datuak 4. kanala idazteko sarrera
WVALID_I_4	Sarrera	—	Idatzi 4. kanala idazteko balio duten datuak
AWVALID_I_4	Sarrera	—	Idatzi eskaera 4 idazketa kanaletik
AWADDR_I_4	Sarrera	[AXI_ADDR_WIDTH – 1:0]	4 idazketa kanaletik idatzi behar den DDR helbidea
AWREADY_O_4	Irteera	—	Arbitrajearen aitorpena idazteko eskaera 4 idazketa-kanaletik
BUSER_O_4	Irteera	—	Idatzi osaketa 4 kanala idazteko
AWSIZE_I_5	Sarrera	8 bit	Idatzi leherketaren tamaina 5 idazteko kanalerako
WDATA_I_5	Sarrera	[AXI_DATA_WIDTH-1:0]	Bideo-datuak 5. kanala idazteko sarrera
WVALID_I_5	Sarrera	—	Idatzi 5. kanala idazteko balio duten datuak
AWVALID_I_5	Sarrera	—	Idatzi eskaera 5 idazketa kanaletik
AWADDR_I_5	Sarrera	[AXI_ADDR_WIDTH – 1:0]	5 idazketa kanaletik idatzi behar den DDR helbidea
AWREADY_O_5	Irteera	—	Arbitrajearen aitorpena idazteko eskaera 5 idazketa-kanaletik
BUSER_O_5	Irteera	—	Idatzi osaketa 5 kanala idazteko
AWSIZE_I_6	Sarrera	8 bit	Idatzi leherketaren tamaina 6 idazteko kanalerako
WDATA_I_6	Sarrera	[AXI_DATA_WIDTH-1:0]	Bideo-datuak 6. kanala idazteko sarrera
WVALID_I_6	Sarrera	—	Idatzi 6. kanala idazteko balio duten datuak
AWVALID_I_6	Sarrera	—	Idatzi eskaera 6 idazketa kanaletik
AWADDR_I_6	Sarrera	[AXI_ADDR_WIDTH – 1:0]	6 idazketa kanaletik idatzi behar den DDR helbidea
AWREADY_O_6	Irteera	—	Arbitrajearen aitorpena idazteko eskaera 6 idazketa-kanaletik
BUSER_O_6	Irteera	—	Idatzi osaketa 6 kanala idazteko
AWSIZE_I_7	Sarrera	8 bit	Idatzi leherketaren tamaina 7 idazketa-kanaletik
WDATA_I_7	Sarrera	[AXI_DATA_WIDTH-1:0]	Bideo-datuak 7. kanala idazteko sarrera
WVALID_I_7	Sarrera	—	Idatzi 7. kanala idazteko balio duten datuak
AWVALID_I_7	Sarrera	—	Idatzi eskaera bat idazteko 7. kanaletik
AWADDR_I_7	Sarrera	[AXI_ADDR_WIDTH – 1:0]	7 idazketa-kanaletik idatzi behar den DDR helbidea
AWREADY_O_7	Irteera	—	Arbitrajearen aitorpena idazteko eskaera 7 idazketa-kanaletik
BUSER_O_7	Irteera	—	Idatzi osaketa 7 kanala idazteko

Hurrengo taulan DDR AXI4 Arbiter-en sarrera eta irteera atakak zerrendatzen dira jatorrizko interfazerako.
2-3 taula. Native Arbiter Interfazerako sarrera eta irteera atakak

Seinalea Izena	Norabidea	Zabalera	Deskribapena
berrezarri_i	Sarrera	—	Berrezartzeko seinale asinkrono baxu aktiboa diseinatzeko
sys_clk_i	Sarrera	—	Sistemaren erlojua
ddr_ctrl_ready_i	Sarrera	—	DDR kontrolagailutik prest dagoen sarrerako seinalea jasotzen du
r0_req_i	Sarrera	—	Irakurri 0 abiarazlearen eskaera
r0_burst_size_i	Sarrera	8 bit	Irakurri leherketaren tamaina
r0_rstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 0. kanalerako
r0_ack_o	Irteera	—	Arbitrajearen aitorpena 0 abiarazlearen eskaera irakurtzeko

………..jarraipena
Seinalea Izena	Norabidea	Zabalera	Deskribapena
r0_data_valid_o	Irteera	—	Irakurri 0. kanaletik baliozkoak diren datuak
r0_egin_o	Irteera	—	Irakurri osaketa 0 hastatzaileari
r1_req_i	Sarrera	—	Irakurri 1 abiarazlearen eskaera
r1_burst_size_i	Sarrera	8 bit	Irakurri leherketaren tamaina
r1_rstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 1. kanalerako
r1_ack_o	Irteera	—	Arbitrajearen aitorpena 1 abiarazlearen eskaera irakurtzeko
r1_data_valid_o	Irteera	—	Irakurri 1. kanaletik baliozkoak diren datuak
r1_egin_o	Irteera	—	Irakurri osaketa 1 hastatzaileari
r2_req_i	Sarrera	—	Irakurri 2 abiarazlearen eskaera
r2_burst_size_i	Sarrera	8 bit	Irakurri leherketaren tamaina
r2_rstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 2. kanalerako
r2_ack_o	Irteera	—	Arbitrajearen aitorpena 2 abiarazlearen eskaera irakurtzeko
r2_data_valid_o	Irteera	—	Irakurri 2. kanaletik baliozkoak diren datuak
r2_egin_o	Irteera	—	Irakurri osaketa 2 hastatzaileari
r3_req_i	Sarrera	—	Irakurri 3 abiarazlearen eskaera
r3_burst_size_i	Sarrera	8 bit	Irakurri leherketaren tamaina
r3_rstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 3. kanalerako
r3_ack_o	Irteera	—	Arbitrajearen aitorpena 3 abiarazlearen eskaera irakurtzeko
r3_data_valid_o	Irteera	—	Irakurri 3. kanaletik baliozkoak diren datuak
r3_egin_o	Irteera	—	Irakurri osaketa 3 hastatzaileari
r4_req_i	Sarrera	—	Irakurri 4 abiarazlearen eskaera
r4_burst_size_i	Sarrera	8 bit	Irakurri leherketaren tamaina
r4_rstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 4. kanalerako
r4_ack_o	Irteera	—	Arbitrajearen aitorpena 4 abiarazlearen eskaera irakurtzeko
r4_data_valid_o	Irteera	—	Irakurri 4. kanaletik baliozkoak diren datuak
r4_egin_o	Irteera	—	Irakurri osaketa 4 hastatzaileari
r5_req_i	Sarrera	—	Irakurri 5 abiarazlearen eskaera
r5_burst_size_i	Sarrera	8 bit	Irakurri leherketaren tamaina
r5_rstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 5. kanalerako
r5_ack_o	Irteera	—	Arbitrajearen aitorpena 5 abiarazlearen eskaera irakurtzeko
r5_data_valid_o	Irteera	—	Irakurri 5. kanaletik baliozkoak diren datuak
r5_egin_o	Irteera	—	Irakurri osaketa 5 hastatzaileari
r6_req_i	Sarrera	—	Irakurri 6 abiarazlearen eskaera
r6_burst_size_i	Sarrera	8 bit	Irakurri leherketaren tamaina
r6_rstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 6. kanalerako
r6_ack_o	Irteera	—	Arbitrajearen aitorpena 6 abiarazlearen eskaera irakurtzeko
r6_data_valid_o	Irteera	—	Irakurri 6. kanaletik baliozkoak diren datuak
r6_egin_o	Irteera	—	Irakurri osaketa 6 hastatzaileari
r7_req_i	Sarrera	—	Irakurri 7 abiarazlearen eskaera
r7_burst_size_i	Sarrera	8 bit	Irakurri leherketaren tamaina

………..jarraipena
Seinalea Izena	Norabidea	Zabalera	Deskribapena
r7_rstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	DDR helbidea nondik irakurtzen hasi behar da irakurtzeko 7. kanalerako
r7_ack_o	Irteera	—	Arbitrajearen aitorpena 7 abiarazlearen eskaera irakurtzeko
r7_data_valid_o	Irteera	—	Irakurri 7. kanaletik baliozkoak diren datuak
r7_egin_o	Irteera	—	Irakurri osaketa 7 hastatzaileari
rdata_o	Irteera	[AXI_DATA_WIDTH – 1:0]	Irakurritako kanaletik bideo-datuen irteera
w0_leherren_tamaina_i	Sarrera	8 bit	Idatzi leherketaren tamaina
w0_datuak_i	Sarrera	[AXI_DATA_WIDTH – 1:0]	Bideo-datuen sarrera 0 kanala idazteko
w0_data_valid_i	Sarrera	—	Idatzi 0. kanala idazteko balio duten datuak
w0_req_i	Sarrera	—	0 abiarazlearen eskaera idatzi
w0_wstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	0 idazketa kanaletik idatzi behar den DDR helbidea
w0_ack_o	Irteera	—	Arbitrajearen aitorpena 0 abiarazlearen eskaera idazteko
w0_egin_o	Irteera	—	Idatzi osaketa 0 hastatzaileari
w1_leherren_tamaina_i	Sarrera	8 bit	Idatzi leherketaren tamaina
w1_datuak_i	Sarrera	[AXI_DATA_WIDTH – 1:0]	Bideo-datuen sarrera 1 kanala idazteko
w1_data_valid_i	Sarrera	—	Idatzi 1. kanala idazteko balio duten datuak
w1_req_i	Sarrera	—	1 abiarazlearen eskaera idatzi
w1_wstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	1 idazketa kanaletik idatzi behar den DDR helbidea
w1_ack_o	Irteera	—	Arbitrajearen aitorpena 1 abiarazlearen eskaera idazteko
w1_egin_o	Irteera	—	Idatzi osaketa 1 hastatzaileari
w2_leherren_tamaina_i	Sarrera	8 bit	Idatzi leherketaren tamaina
w2_datuak_i	Sarrera	[AXI_DATA_WIDTH – 1:0]	Bideo-datuen sarrera 2 kanala idazteko
w2_data_valid_i	Sarrera	—	Idatzi 2. kanala idazteko balio duten datuak
w2_req_i	Sarrera	—	2 abiarazlearen eskaera idatzi
w2_wstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	2 idazketa kanaletik idatzi behar den DDR helbidea
w2_ack_o	Irteera	—	Arbitrajearen aitorpena 2 abiarazlearen eskaera idazteko
w2_egin_o	Irteera	—	Idatzi osaketa 2 hastatzaileari
w3_leherren_tamaina_i	Sarrera	8 bit	Idatzi leherketaren tamaina
w3_datuak_i	Sarrera	[AXI_DATA_WIDTH – 1:0]	Bideo-datuen sarrera 3 kanala idazteko
w3_data_valid_i	Sarrera	—	Idatzi 3. kanala idazteko balio duten datuak
w3_req_i	Sarrera	—	3 abiarazlearen eskaera idatzi
w3_wstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	3 idazketa kanaletik idatzi behar den DDR helbidea
w3_ack_o	Irteera	—	Arbitrajearen aitorpena 3 abiarazlearen eskaera idazteko
w3_egin_o	Irteera	—	Idatzi osaketa 3 hastatzaileari
w4_leherren_tamaina_i	Sarrera	8 bit	Idatzi leherketaren tamaina
w4_datuak_i	Sarrera	[AXI_DATA_WIDTH – 1:0]	Bideo-datuen sarrera 4 kanala idazteko
w4_data_valid_i	Sarrera	—	Idatzi 4. kanala idazteko balio duten datuak
w4_req_i	Sarrera	—	4 abiarazlearen eskaera idatzi
w4_wstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	4 idazketa-kanaletik idatzi behar den DDR helbidea

………..jarraipena
Seinalea Izena	Norabidea	Zabalera	Deskribapena
w4_ack_o	Irteera	—	Arbitrajearen aitorpena 4 abiarazlearen eskaera idazteko
w4_egin_o	Irteera	—	Idatzi osaketa 4 hastatzaileari
w5_leherren_tamaina_i	Sarrera	8 bit	Idatzi leherketaren tamaina
w5_datuak_i	Sarrera	[AXI_DATA_WIDTH – 1:0]	Bideo-datuen sarrera 5 kanala idazteko
w5_data_valid_i	Sarrera	—	Idatzi 5. kanala idazteko balio duten datuak
w5_req_i	Sarrera	—	5 abiarazlearen eskaera idatzi
w5_wstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	5 idazketa kanaletik idatzi behar den DDR helbidea
w5_ack_o	Irteera	—	Arbitrajearen aitorpena 5 abiarazlearen eskaera idazteko
w5_egin_o	Irteera	—	Idatzi osaketa 5 hastatzaileari
w6_leherren_tamaina_i	Sarrera	8 bit	Idatzi leherketaren tamaina
w6_datuak_i	Sarrera	[AXI_DATA_WIDTH – 1:0]	Bideo-datuen sarrera 6 kanala idazteko
w6_data_valid_i	Sarrera	—	Idatzi 6. kanala idazteko balio duten datuak
w6_req_i	Sarrera	—	6 abiarazlearen eskaera idatzi
w6_wstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	6 idazketa kanaletik idatzi behar den DDR helbidea
w6_ack_o	Irteera	—	Arbitrajearen aitorpena 6 abiarazlearen eskaera idazteko
w6_egin_o	Irteera	—	Idatzi osaketa 6 hastatzaileari
w7_leherren_tamaina_i	Sarrera	8 bit	Idatzi leherketaren tamaina
w7_datuak_i	Sarrera	[AXI_DATA_WIDTH – 1:0]	Bideo-datuen sarrera 7 kanala idazteko
w7_data_valid_i	Sarrera	—	Idatzi 7. kanala idazteko balio duten datuak
w7_req_i	Sarrera	—	7 abiarazlearen eskaera idatzi
w7_wstart_addr_i	Sarrera	[AXI_ADDR_WIDTH – 1:0]	7 idazketa kanaletik idatzi behar den DDR helbidea
w7_ack_o	Irteera	—	Arbitrajearen aitorpena 7 abiarazlearen eskaera idazteko
w7_egin_o	Irteera	—	Idatzi osaketa 7 hastatzaileari
AXI I/F Seinaleak
Irakurri Helbide Kanala
arid_o	Irteera	[AXI_ID_WIDTH – 1:0]	Irakurri helbidea ID. Identifikazioa tag irakurtzeko helbide-seinaleen talderako.
araddr_o	Irteera	[AXI_ADDR_WIDTH – 1:0]	Irakurri helbidea. Irakurketa-leherketaren transakzio baten hasierako helbidea ematen du. Leherketaren hasierako helbidea soilik ematen da.
arlen_o	Irteera	[7:0]	Leherketaren luzera. Leherketa bateko transferentzia kopuru zehatza ematen du. Informazio honek helbidearekin lotutako datu-transferentzia kopurua zehazten du.
arsize_o	Irteera	[2:0]	Leherketaren tamaina. Leherketaren transferentzia bakoitzaren tamaina.
arburst_o	Irteera	[1:0]	Leherketa mota. Tamainaren informazioarekin batera, leherketaren barruan transferentzia bakoitzaren helbidea nola kalkulatzen den zehazten da. 2'b01 à Helbide-leherketa gehigarrian konpondu da.
arlock_o	Irteera	[1:0]	Blokeo mota. Transferentziaren ezaugarri atomikoei buruzko informazio gehigarria eskaintzen du. 2'b00-ra finkatuta Sarbide Normala.

………..jarraipena
Seinalea Izena	Norabidea	Zabalera	Deskribapena
arcache_o	Irteera	[3:0]	Cache mota. Informazio gehigarria eskaintzen du transferentziaren cachean dauden ezaugarriei buruz. 4'b0000-ra finkatuta ez dago cachean eta ez-bufferablean.
arprot_o	Irteera	[2:0]	Babes mota. Transakziorako babes-unitatearen informazioa ematen du. 3'b000-ra konpondu da datuetarako sarbide normal eta segurua.
arvalid_o	Irteera	—	Irakurri helbidea baliozkoa. HIGH denean, irakurritako helbidea eta kontrol-informazioa baliozkoa da eta altua izaten jarraitzen du helbidearen aitorpen-seinalea, berandututa, altua den arte. 1 = Helbidea eta kontrol-informazioa baliozkoa 0 = Helbidea eta kontrol-informazioa ez da baliozkoa
berandu_o	Sarrera	—	Irakurri helbidea prest. Helburua prest dago helbide bat eta lotutako kontrol-seinaleak onartzeko. 1 = helburua prest 0 = helburua ez dago prest
Irakurri Datu Kanala
libratu	Sarrera	[AXI_ID_WIDTH – 1:0]	Irakurri ID tag. ID tag irakurritako datuen seinale-taldearena. Kendu-balioa helburuak sortzen du eta erantzuten ari den irakurritako transakzioaren balio idorarekin bat egin behar du.
rdata	Sarrera	[AXI_DATA_WIDTH – 1:0]	Irakurri datuak
rresp	Sarrera	[1:0]	Irakurri erantzuna. Irakurri transferentziaren egoera. Onar daitezkeen erantzunak OKAY, EXOKAY, SLVERR eta DECERR dira.
azkena	Sarrera	—	Irakurri azkena. Azken transferentzia irakurketa-leherketa batean.
baliozkoa	Sarrera	—	Irakurri baliozkoa. Beharrezko irakurketa-datuak eskuragarri daude eta irakurketa-transferentzia osa daiteke. 1 = eskuragarri dauden datuak irakurri 0 = irakurri datuak ez daude eskuragarri
prest	Irteera	—	Irakurri prest. Hasitzaileak irakurritako datuak eta erantzunaren informazioa onar ditzake. 1= abiarazlea prest 0 = abiarazlea ez dago prest
Idatzi Helbidea Kanala
awid	Irteera	[AXI_ID_WIDTH – 1:0]	Idatzi helbidea ID. Identifikazioa tag idazteko helbide-seinaleen talderako.
awaddr	Irteera	[AXI_ADDR_WIDTH – 1:0]	Helbidea idatzi. Idazketa-leherketaren transakzio batean lehen transferentziaren helbidea ematen du. Lotutako kontrol-seinaleak leherketan geratzen diren transferentzien helbideak zehazteko erabiltzen dira.
awlen	Irteera	[7:0]	Leherketaren luzera. Leherketa bateko transferentzia kopuru zehatza ematen du. Informazio honek helbidearekin lotutako datu-transferentzia kopurua zehazten du.
awsize	Irteera	[2:0]	Leherketaren tamaina. Leherketaren transferentzia bakoitzaren tamaina. Byte-erreien estropadak zehatz-mehatz adierazten du zein byte-bide eguneratu behar diren.
ikaragarria	Irteera	[1:0]	Leherketa mota. Tamainaren informazioarekin batera, leherketaren barruan transferentzia bakoitzaren helbidea nola kalkulatzen den zehazten da. 2'b01 à Helbide-leherketa gehigarrian konpondu da.

………..jarraipena
Seinalea Izena	Norabidea	Zabalera	Deskribapena
awlock	Irteera	[1:0]	Blokeo mota. Transferentziaren ezaugarri atomikoei buruzko informazio gehigarria eskaintzen du. 2'b00-ra finkatuta Sarbide Normala.
awcache	Irteera	[3:0]	Cache mota. Transakzioaren bufferable, cacheable, idazteko, idazteko eta esleitzeko atributuak adierazten ditu. 4'b0000-ra finkatuta ez dago cachean eta ez-bufferablean.
awprot	Irteera	[2:0]	Babes mota. Transakzioaren babes-maila normala, pribilegiatua edo segurua eta transakzioa datu-sarbidea edo instrukzio-sarbidea den adierazten du. 3'b000-ra konpondu da datuetarako sarbide normal eta segurua.
aw baliotsua	Irteera	—	Idatzi helbidea baliozkoa. Baliozko idazketa-helbidea eta kontrol-informazioa eskuragarri daudela adierazten du. 1 = helbidea eta kontrol-informazioa eskuragarri 0 = helbidea eta kontrol-informazioa ez dago eskuragarri. Helbidea eta kontrol-informazioa egonkor mantentzen da helbidearen aitorpen-seinalea, prest dagoen arte, ALTUAN jazotzen den arte.
prest	Sarrera	—	Idatzi helbidea prest. Helburua helbide bat eta lotutako kontrol-seinaleak onartzeko prest dagoela adierazten du. 1 = helburua prest 0 = helburua ez dago prest
Idatzi Datu Kanala
wdata	Irteera	[AXI_DATA_WIDTH – 1:0]	Datuak idatzi
wstrb	Irteera	[AXI_DATA_WIDTH – 8:0]	Idatzi estroboak. Seinale honek memorian eguneratu beharreko byte-erreiak adierazten du. Idazketa estroboko bat dago idazteko datu-busaren zortzi bit bakoitzeko.
wlast	Irteera	—	Idatzi azkena. Azken transferentzia idazketa-leherketa batean.
baliozkoa	Irteera	—	Idatzi baliozkoa. Baliozko idazketa-datuak eta estroboak eskuragarri daude. 1 = idatzi datuak eta estroboak eskuragarri 0 = idatzi datuak eta estroboak ez daude eskuragarri
wready	Sarrera	—	Idatzi prest. Target-ek idazteko datuak onar ditzake. 1 = helburua prest 0 = helburua ez dago prest
Idatzi Erantzun Kanala
eskaintza	Sarrera	[AXI_ID_WIDTH – 1:0]	Erantzunaren IDa. Identifikazioa tag idatzizko erantzunarena. Eskaintzaren balioak xedeak erantzuten dion idazketa-transakzioaren awid balioarekin bat etorri behar du.
bresp	Sarrera	[1:0]	Idatzi erantzuna. Idazketa-transakzioaren egoera. Onartutako erantzunak OKAY, EXOKAY, SLVERR eta DECERR dira.
bbalido	Sarrera	—	Idatzi erantzuna baliozkoa. Baliozko idatzizko erantzuna eskuragarri dago. 1 = idatzi erantzuna eskuragarri 0 = idatzi erantzuna ez dago eskuragarri
ogitsua	Irteera	—	Erantzuna prest. Hasitzaileak erantzunaren informazioa onar dezake. 1 = abiarazlea prest 0 = abiarazlea ez dago prest

Denbora-diagramak (galdera bat egin)
Atal honetan DDR_AXI4_Arbiter denbora-diagramak aztertzen dira. Ondorengo irudiek irakurketa- eta idazketa-eskaeren sarreren konexioa erakusten dute, hasierako memoria helbidea, kanpoko abiarazlearen idazketa-sarrerak, irakurtzeko edo idazteko aitorpena eta arbitroak emandako irakurtzeko edo idazteko osatze-sarrerak.
3-1 irudia. AXI4 Interfazearen bidez Idazketa/Irakurketan erabilitako seinaleen denbora-diagrama

Testbench (galdera bat egin)
Testbench bateratua erabiltzen da DDR_AXI4_Arbiter erabiltzaile testbench gisa deitzen dena egiaztatzeko eta probatzeko. Testbench eskaintzen da DDR_AXI4_Arbiter IP-aren funtzionaltasuna egiaztatzeko. Proba-banku honek Bus Interfazearen konfigurazioa duten bi irakurtzeko eta bi idazteko kanaletarako soilik funtzionatzen du.
 Simulazioa (galdera bat egin)
Hurrengo urratsek proba-bankua erabiliz nukleoa nola simulatu deskribatzen dute:

1. Ireki Libero® SoC Katalogoa fitxa, zabaldu Solutions-Video, egin klik bikoitza DDR_AXI4_Arbiter eta, ondoren, sakatu Ados. IParekin lotutako dokumentazioa Dokumentazio atalean ageri da. Garrantzitsua: Katalogoa fitxa ikusten ez baduzu, joan hona View > Windows menua eta sakatu Katalogoa ikusgai jartzeko.

4-1 irudia. DDR_AXI4_Arbiter IP Core Libero SoC Katalogoan

Sortu osagaien leihoan agertzen den moduan agertzen da. Sakatu Ados. Ziurtatu Izena DDR_AXI4_ARBITER_PF_C0 dela.
4-2 irudia. Sortu osagaia

Konfiguratu IP 2 irakurtzeko kanaletarako, 2 idazteko kanaletarako eta hautatu Bus Interfazea hurrengo irudian agertzen den moduan eta egin klik Ados IPa sortzeko.
4-3 irudia. Konfigurazioa

Stimulus Hierarchy fitxan, hautatu testbench (DDR_AXI4_ARBITER_PF_tb.v), egin klik eskuineko botoiarekin eta, ondoren, sakatu Simulatu Pre-Synth Design > Ireki interaktiboki.
Garrantzitsua: Estimuluaren hierarkia fitxa ikusten ez baduzu, joan hona View > Windows menua eta sakatu Stimulus Hierarchy ikusgai jartzeko.
4-4 irudia. Sintesiaren aurreko diseinua simulatzeaModelSim testbankuarekin irekitzen da file, hurrengo irudian ikusten den bezala.
4-5 irudia. ModelSim Simulazio Leihoa

Garrantzitsua: .do-n zehaztutako exekuzio-denboraren muga dela eta simulazioa eteten bada file, erabili run -all komandoa simulazioa osatzeko.
Berrikuspen historia (galdera bat egin)
Berrikuspen-historiak dokumentuan ezarri ziren aldaketak deskribatzen ditu. Aldaketak berrikuspenen arabera zerrendatzen dira, argitalpen berrienetik hasita.
5-1 taula. Berrikuspen historia

Berrikuspena	Data	Deskribapena
A	04/2023	Honako hau da dokumentuaren A berrikuspenean egindako aldaketen zerrenda: • Dokumentua Mikrotxip txantiloira migratu du. • Dokumentu-zenbakia 00004976etik DS50200950A-ra eguneratu da. • Gehituta 4. Proba-bankua.
2.0	—	Honako hau da dokumentuaren 2.0 berrikuspenean egindako aldaketen zerrenda: • Gehituta 1-2 irudia. • Gehituta 2-2 taula. • Sarrera eta irteerako seinaleen izen batzuen izenak eguneratu ditu 2-2 taula.
1.0	—	Hasierako Oharra.

Microchip FPGA euskarria (galdera bat egin)
Microchip FPGA produktuen taldeak bere produktuak babesten ditu hainbat laguntza-zerbitzurekin, besteak beste, Bezeroarentzako Zerbitzua, Bezeroentzako Laguntza Zentroa, webgunea eta mundu osoko salmenta bulegoak. Bezeroei Microchip lineako baliabideak bisitatzea gomendatzen zaie laguntza-zerbitzuarekin harremanetan jarri aurretik, oso litekeena baita haien kontsultak jada erantzunak izatea. Jarri harremanetan Laguntza Teknikoko Zentroaren bidez webwww.microchip.com/support helbidean. Aipatu FPGA Gailuaren Parte-zenbakia, hautatu kasu-kategoria egokia eta kargatu diseinua files laguntza teknikoaren kasua sortzen ari den bitartean. Jarri harremanetan Bezeroarentzako Zerbitzuarekin produktuen laguntza teknikoa ez den, hala nola produktuen prezioak, produktuen bertsio berritzeak, informazio eguneratua, eskaeraren egoera eta baimena lortzeko.

• Ipar Amerikatik, deitu 800.262.1060 telefonora
• Mundutik, deitu 650.318.4460 telefonora
• Faxa, munduko edozein lekutatik, 650.318.8044

Mikrotxiparen informazioa (galdera bat egin)

Mikrotxipa Webgunea (galdera bat egin)
Microchip-ek lineako laguntza eskaintzen du gure bidez webgunean www.microchip.com/. Hau webgunea egiteko erabiltzen da files eta informazioa erraz eskuragarri bezeroentzat. Eskuragarri dauden edukietako batzuk honako hauek dira:

• Produktuaren laguntza - Fitxategiak eta erratak, aplikazio-oharrak eta sample programak, diseinu-baliabideak, erabiltzailearen gidak eta hardwarearen laguntza-dokumentuak, azken software-oharra eta artxibatutako softwarea
• Laguntza Tekniko Orokorra - Maiz egiten diren galderak (FAQ), laguntza teknikoko eskaerak, lineako eztabaida taldeak, Microchip diseinuko bazkideen programako kideen zerrenda
• Mikrotxiparen negozioa - Produktu hautatzeko eta eskatzeko gidak, Microchip-en azken prentsa oharrak, mintegi eta ekitaldien zerrenda, Microchip salmenta bulegoen, banatzaileen eta fabrikako ordezkarien zerrendak.

Produktu aldaketak jakinarazteko zerbitzua (galdera bat egin)
Microchip-en produktuen aldaketaren jakinarazpen-zerbitzuak bezeroei Microchip produktuen berri ematen laguntzen die. Harpidedunek posta elektroniko bidezko jakinarazpenak jasoko dituzte, produktu-familia edo interesgarri den garapen-tresnarekin lotutako aldaketak, eguneraketak, berrikuspenak edo erratak dauden bakoitzean. Izena emateko, joan hona www.microchip.com/pcn eta jarraitu izena emateko jarraibideei.
Bezeroarentzako arreta (galdera bat egin)
Microchip produktuen erabiltzaileek hainbat kanalen bidez jaso dezakete laguntza:

• Banatzailea edo Ordezkaria
• Tokiko Salmenta Bulegoa
• Txertaturiko Soluzioen Ingeniaria (ESE)
• Laguntza Teknikoa

Bezeroek beren banatzaile, ordezkari edo ESErekin harremanetan jarri behar dute laguntza eskatzeko. Tokiko salmenta bulegoak ere eskuragarri daude bezeroei laguntzeko. Salmenta bulegoen eta kokapenen zerrenda dokumentu honetan sartzen da. Laguntza teknikoa eskuragarri dago webgunea: www.microchip.com/support.
Microchip-ek kodea babesteko eginbidea diseinatu du (galdera bat egin)
Kontuan izan Microchip produktuen kodea babesteko funtzioaren xehetasun hauek:

• Mikrotxiparen produktuek beren Mikrotxiparen datu-orrian jasotako zehaztapenak betetzen dituzte.
• Microchip-ek uste du bere produktuen familia segurua dela aurreikusitako moduan erabiltzen denean, funtzionamendu-zehaztapenen barruan eta baldintza normaletan.
• Mikrotxipak bere jabetza intelektualaren eskubideak baloratzen ditu eta modu oldarkorrean babesten ditu. Guztiz debekatuta dago Microchip produktuaren kodea babesteko eginbideak hausten saiatzea eta DigitalMillennium Copyright Legea urratu dezake.
• Ez Microchip-ek ez beste edozein erdieroale fabrikatzaileek ezin dute bermatu bere kodearen segurtasuna. Kodeen babesak ez du esan nahi produktua "haustezina" denik bermatzen dugunik. Kodeen babesa etengabe garatzen ari da. Microchip-ek gure produktuen kodea babesteko funtzioak etengabe hobetzeko konpromisoa hartzen du.

Lege Oharra (Egin galdera)
Argitalpen hau eta hemen dagoen informazioa Microchip produktuekin soilik erabil daitezke, besteak beste, Microchip produktuak zure aplikazioarekin diseinatzeko, probatzeko eta integratzeko. Informazio hau beste modu batean erabiltzeak baldintza hauek urratzen ditu. Gailuko aplikazioei buruzko informazioa zure erosotasunerako soilik eskaintzen da eta eguneratzeek ordezkatu dezakete. Zure erantzukizuna da zure aplikazioak zure zehaztapenak betetzen dituela ziurtatzea. Jarri harremanetan zure tokiko Microchip salmenta-bulegoarekin laguntza gehigarrirako edo eskuratu laguntza gehigarria helbide honetan www.microchip.com/en-us/support/design-help/ bezero-laguntza-zerbitzuak. INFORMAZIO HAU MIKROCHIPAK EMATEN DIO “BELEAN”. MICROCHIP-ek EZ DU INOLAKO ADIERAZPEN EDO BERMErik EGITEN, EZ ADIERAZPENA, EZ INPLIZITA, IDATZI EZ AHOZ, LEGEZKO EDO BESTELAK, INFORMAZIOAREKIN LOTUTA, URRATZE EZ, MERKATARITZARAKO, MERKATARITZAREN, MERKATARITZARAKO, BERME INPLIZITUTIK URRATZEAREN, MERKATARITZAREN, GARANTZIAREN BERME INPLIZITURIK EZ MUGATU. BERE EGOERA, KALITATE EDO ERRENDIMENDUAREKIN LOTUTA. MICROCHIP EZ DA INOLA EZ DAGO INFORMAZIOAREKIN EDO ERABILERAREKIN LOTUTAKO ZEHARK, BEREZI, ZIGOR, BEHARREZKO, EDO ONDORIOZKO GALERA, KALTE, KOSTO EDO GASTUEN Erantzule izango. AURRERA EDO KALTEAK AURRE DIRA? LEGEAK ONARTZEN DUEN MEURRI OSOENEAN, MICROCHIP-ek INFORMAZIOAREKIN EDO ERABILERARI DAGOKIONEZ DAGOKIONEZKO ERREKLAMAZIO GUZTIEN ERANTZUKIZUN GUZTIZ EZ DIRA GAINDIKO KUOTA KOPURUA, HORRELA BADUZUN, INFORMAZIOA MICROCHIPARI ZUZENEAN ORDAINDU DIOZIOA. Microchip gailuak bizi-euskarri eta/edo segurtasun-aplikazioetan erabiltzea eroslearen arriskuan dago erabat, eta erosleak onartzen du Microchip-a babestu, indemnizatu eta kalterik gabe uztea erabilera horren ondoriozko edozein kalte, erreklamazio, auzi edo gastuetatik. Ez da lizentziarik ematen, inplizituki edo bestela, Microchip-en jabetza intelektualeko eskubideen arabera, kontrakoa adierazi ezean.
Markak (galdera bat egin)
Microchip izena eta logotipoa, Microchip logotipoa, Adaptec, AVR, AVR logotipoa, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Microsemi logotipoa, MOST, MOST logotipoa, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logotipoa, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST logotipoa, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron eta XMEGA Microchip Technology Incorporated-en marka erregistratuak dira AEBetan eta beste herrialde batzuetan. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logotipoa, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime eta ZL Microchip Technology Incorporated AEB-en marka erregistratuak dira Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching. , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Programming, In-ICSP Paralelo adimenduna, IntelliMOS, Txip arteko konexioa, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logotipoa, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, Egiaztatu, ViewSpan, WiperLock, XpressConnect eta ZENA Microchip Technology Incorporated-en marka komertzialak dira AEBetan eta beste herrialde batzuetan. SQTP AEBetan Microchip Technology Incorporated-en zerbitzu-marka da. Adaptec logotipoa, Frequency on Demand, Silicon Storage Technology eta Symmcom Microchip Technology Inc.-ren marka erregistratuak dira beste herrialde batzuetan. GestIC Microchip Technology Germany II GmbH & Co. KG-ren marka erregistratua da, Microchip Technology Inc.-ren filiala, beste herrialde batzuetan. Hemen aipatzen diren gainerako marka guztiak dagozkien enpresen jabetzakoak dira. © 2023, Microchip Technology Incorporated eta bere filialak. Eskubide guztiak erreserbatuak.
ISBN: 978-1-6683-2302-1 Kalitatea Kudeatzeko Sistema (Egin galdera) Microchip-en Kalitatearen Kudeaketa Sistemei buruzko informazioa lortzeko, bisitatu www.microchip.com/quality.

Mundu osoko salmenta eta zerbitzua

AMERIKAK	ASIA/BAZEKOA	ASIA/BAZEKOA	EUROPA
Korporatiboa Bulegoa 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faxa: 480-792-7277 Laguntza teknikoa: www.microchip.com/support Web Helbidea: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faxa: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel.: 774-760-0087 Faxa: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faxa: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faxa: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faxa: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel.: 949-462-9523 Faxa: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada - Toronto Tel: 905-695-1980 Faxa: 905-695-2078	Australia - Sydney Tel.: 61-2-9868-6733 Txina - Pekin Tel.: 86-10-8569-7000 Txina - Chengdu Tel.: 86-28-8665-5511 Txina - Chongqing Tel.: 86-23-8980-9588 Txina - Dongguan Tel.: 86-769-8702-9880 Txina - Guangzhou Tel.: 86-20-8755-8029 Txina - Hangzhou Tel.: 86-571-8792-8115 Txina - Hong Kong SAR Tel.: 852-2943-5100 Txina - Nanjing Tel.: 86-25-8473-2460 Txina - Qingdao Tel.: 86-532-8502-7355 Txina – Shanghai Tel.: 86-21-3326-8000 Txina - Shenyang Tel.: 86-24-2334-2829 Txina - Shenzhen Tel.: 86-755-8864-2200 Txina - Suzhou Tel.: 86-186-6233-1526 Txina - Wuhan Tel.: 86-27-5980-5300 Txina - Xian Tel.: 86-29-8833-7252 Txina - Xiamen Tel.: 86-592-2388138 Txina – Zhuhai Tel.: 86-756-3210040	India - Bangalore Tel.: 91-80-3090-4444 India - New Delhi Tel.: 91-11-4160-8631 India - Pune Tel.: 91-20-4121-0141 Japonia – Osaka Tel.: 81-6-6152-7160 Japonia – Tokio Tel.: 81-3-6880- 3770 Korea - Daegu Tel.: 82-53-744-4301 Korea - Seul Tel.: 82-2-554-7200 Malaysia - Kuala Lumpur Tel.: 60-3-7651-7906 Malaysia - Penang Tel.: 60-4-227-8870 Filipinak - Manila Tel.: 63-2-634-9065 Singapur Tel.: 65-6334-8870 Taiwan – Hsin Chu Tel.: 886-3-577-8366 Taiwan – Kaohsiung Tel.: 886-7-213-7830 Taiwan – Taipei Tel.: 886-2-2508-8600 Thailandia - Bangkok Tel.: 66-2-694-1351 Vietnam - Ho Chi Minh Tel.: 84-28-5448-2100	Austria – Wels Tel.: 43-7242-2244-39 Faxa: 43-7242-2244-393 Danimarka – Kopenhage Tel.: 45-4485-5910 Faxa: 45-4485-2829 Finlandia – Espoo Tel.: 358-9-4520-820 Frantzia – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Alemania – Garching Tel.: 49-8931-9700 Alemania - Haan Tel.: 49-2129-3766400 Alemania - Heilbronn Tel.: 49-7131-72400 Alemania - Karlsruhe Tel.: 49-721-625370 Alemania – Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Alemania – Rosenheim Tel.: 49-8031-354-560 Israel - Ra'anana Tel.: 972-9-744-7705 Italia – Milan Tel.: 39-0331-742611 Faxa: 39-0331-466781 Italia - Padova Tel.: 39-049-7625286 Herbehereak – Drunen Tel.: 31-416-690399 Faxa: 31-416-690340 Norvegia – Trondheim Tel.: 47-72884388 Polonia – Varsovia Tel.: 48-22-3325737 Errumania – Bukarest Tel: 40-21-407-87-50 Espainia – Madril Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Suedia - Gothenberg Tel: 46-31-704-60-40 Suedia - Stockholm Tel.: 46-8-5090-4654 Erresuma Batua - Wokingham Tel.: 44-118-921-5800 Faxa: 44-118-921-5820

© 2023 Microchip Technology Inc. eta bere filialak

Dokumentuak / Baliabideak

MICROCHIP DDR AXI4 Arbiter [pdfErabiltzailearen gida DDR AXI4 arbitroa, DDR AXI4, arbitroa

Erreferentziak

• Erabiltzailearen eskuliburua