माइक्रोचिप DDR AXI4 आर्बिटर
परिचय: AXI4-स्ट्रीम प्रोटोकल मानकले मास्टर र दास शब्दावली प्रयोग गर्दछ। यस कागजातमा प्रयोग गरिएको समतुल्य माइक्रोचिप शब्दावली क्रमशः प्रारम्भकर्ता र लक्ष्य हो।
सारांश: निम्न तालिकाले DDR AXI4 आर्बिटर विशेषताहरूको सारांश प्रदान गर्दछ।
| विशेषता | मूल्य |
|---|---|
| कोर संस्करण | DDR AXI4 आर्बिटर v2.2 |
| समर्थित यन्त्र परिवारहरू | – |
| समर्थित उपकरण प्रवाह इजाजतपत्र | – |
विशेषताहरु: DDR AXI4 आर्बिटरमा निम्न मुख्य विशेषताहरू छन्:
- IP कोर Libero SoC सफ्टवेयरको आईपी क्याटलगमा स्थापित हुनुपर्छ।
- कोरलाई Libero परियोजना सूचीमा समावेश गर्नको लागि SmartDesign उपकरण भित्र कन्फिगर गरिएको, उत्पन्न गरिएको, र इन्स्ट्यान्टिएट गरिएको छ।
यन्त्रको उपयोग र कार्यसम्पादन:
| यन्त्र विवरणहरू | परिवार | यन्त्र | स्रोतहरू | प्रदर्शन (MHz) |
|---|---|---|---|---|
| LUTs DFF RAMs LSRAM SRAM गणित ब्लक चिप ग्लोबलहरू | ध्रुवीय फायर | MPF300T-1 | 5411 4202 | 266 |
कार्यात्मक विवरण
कार्यात्मक विवरण: यो खण्डले DDR_AXI4_Arbiter को कार्यान्वयन विवरणहरू वर्णन गर्दछ। निम्न चित्रले DDR AXI4 आर्बिटरको शीर्ष-स्तरको पिन-आउट रेखाचित्र देखाउँछ।
DDR_AXI4_ आर्बिटर प्यारामिटरहरू र इन्टरफेस संकेतहरू
कन्फिगरेसन सेटिङहरू:
DDR_AXI4_Arbiter को लागि कन्फिगरेसन सेटिङहरू यस कागजातमा निर्दिष्ट गरिएको छैन।
इनपुट र आउटपुट संकेतहरू:
DDR_AXI4_Arbiter को लागि इनपुट र आउटपुट संकेतहरू यस कागजातमा निर्दिष्ट गरिएको छैन।
समय रेखाचित्र
DDR_AXI4_Arbiter को लागि समय रेखाचित्र यस कागजातमा निर्दिष्ट गरिएको छैन।
टेस्टबेन्च
सिमुलेशन:
DDR_AXI4_Arbiter को लागि सिमुलेशन विवरणहरू यस कागजातमा निर्दिष्ट गरिएको छैन।
संशोधन इतिहास
DDR_AXI4_Arbiter को लागि संशोधन इतिहास यस कागजातमा निर्दिष्ट गरिएको छैन।
माइक्रोचिप FPGA समर्थन
DDR_AXI4_Arbiter को लागि माइक्रोचिप FPGA समर्थन जानकारी यस कागजातमा निर्दिष्ट गरिएको छैन।
उत्पादन उपयोग निर्देशन
- Libero SoC सफ्टवेयरको IP क्याटलगमा DDR AXI4 आर्बिटर v2.2 स्थापना गर्नुहोस्।
- Libero परियोजना सूचीमा समावेश गर्नको लागि SmartDesign उपकरण भित्रको कोर कन्फिगर गर्नुहोस्, उत्पन्न गर्नुहोस् र इन्स्ट्यान्टिएट गर्नुहोस्।
परिचय (प्रश्न सोध्नुहोस्)
सम्झनाहरू कुनै पनि सामान्य भिडियो र ग्राफिक्स अनुप्रयोगको अभिन्न अंग हुन्। तिनीहरू सम्पूर्ण भिडियो फ्रेमहरू बफरिङको लागि प्रयोग गरिन्छ जब FPGA को स्थानीय मेमोरी सम्पूर्ण फ्रेम होल्ड गर्न अपर्याप्त हुन्छ। जब त्यहाँ DDR मा भिडियो फ्रेमहरूको धेरै पढ्ने र लेख्नेहरू हुन्छन्, एक आर्बिटरलाई धेरै अनुरोधहरू बीच मध्यस्थता गर्न आवश्यक हुन्छ। DDR AXI4 आर्बिटर IP ले बाह्य DDR मेमोरीमा फ्रेम बफरहरू लेख्न 8 राइट च्यानलहरू र बाह्य मेमोरीबाट फ्रेमहरू पढ्न 8 पढ्ने च्यानलहरू प्रदान गर्दछ। मध्यस्थता पहिले आउने, पहिले सेवाको आधारमा हुन्छ। यदि दुईवटा अनुरोधहरू एकैसाथ हुन्छन् भने, कम च्यानल नम्बर भएको च्यानलले प्राथमिकता लिनेछ। आर्बिटर AXI4 इन्टरफेस मार्फत DDR नियन्त्रक IP मा जडान हुन्छ। DDR AXI4 आर्बिटरले DDR अन-चिप नियन्त्रकहरूलाई AXI4 इनिसिएटर इन्टरफेस प्रदान गर्दछ। आर्बिटरले आठ राईट च्यानलहरू र आठ पढ्ने च्यानलहरूलाई समर्थन गर्दछ। AXI पढ्ने च्यानलमा पहुँच प्रदान गर्नको लागि ब्लकले आठ पढ्ने च्यानलहरू बीच मध्यस्थता गर्दछ, पहिले आउने, पहिलो-सेवा गर्ने तरिकामा। ब्लकले पहिले आउने, पहिलो-सेवा गर्ने तरिकामा AXI लेखन च्यानलमा पहुँच प्रदान गर्न आठ राईट च्यानलहरू बीच मध्यस्थता गर्दछ। सबै आठ पढ्ने र लेख्ने च्यानलहरूको समान प्राथमिकता छ। आर्बिटर आईपीको AXI4 इनिसिएटर इन्टरफेस 64 बिट देखि 512 बिट सम्मका विभिन्न डेटा चौडाइहरूको लागि कन्फिगर गर्न सकिन्छ।
महत्त्वपूर्ण: AXI4-स्ट्रीम प्रोटोकल मानकले "मास्टर" र "स्लेभ" शब्दावली प्रयोग गर्दछ। यस कागजातमा प्रयोग गरिएको समतुल्य माइक्रोचिप शब्दावली क्रमशः प्रारम्भकर्ता र लक्ष्य हो।
सारांश (प्रश्न सोध्नुहोस्)
निम्न तालिकाले DDR AXI4 आर्बिटर विशेषताहरूको सारांश प्रदान गर्दछ।
तालिका 1. DDR AXI4 आर्बिटर विशेषताहरू
यो कागजात DDR AXI4 आर्बिटर v2.2 मा लागू हुन्छ।
- PolarFire® SoC
- ध्रुवीय फायर
- RTG4™
- IGLOO® २
- SmartFusion® २
Libero® SoC v12.3 वा पछिको विमोचन आवश्यक छ। आईपी कुनै पनि इजाजतपत्र बिना RTL मोडमा प्रयोग गर्न सकिन्छ। थप जानकारीको लागि, DDR_AXI4_Arbiter हेर्नुहोस्।
सुविधाहरू (प्रश्न सोध्नुहोस्)
DDR AXI4 आर्बिटरमा निम्न मुख्य विशेषताहरू छन्:
- आठ लेख्ने च्यानलहरू
- आठ पढ्ने च्यानलहरू
- AXI4 इन्टरफेस DDR नियन्त्रकमा
- कन्फिगर योग्य AXI4 चौडाइ: 64, 128, 256, र 512 बिट
- कन्फिगर योग्य ठेगाना चौडाइ: 32 देखि 64 बिट
Libero® डिजाइन सुइटमा आईपी कोरको कार्यान्वयन (प्रश्न सोध्नुहोस्)
IP कोर Libero SoC सफ्टवेयरको आईपी क्याटलगमा स्थापित हुनुपर्छ। यो Libero SoC सफ्टवेयरमा IP क्याटलग अपडेट प्रकार्य मार्फत स्वचालित रूपमा स्थापना हुन्छ, वा IP कोर क्याटलगबाट म्यानुअल रूपमा डाउनलोड गरिन्छ। Libero SoC सफ्टवेयर आईपी क्याटलगमा IP कोर स्थापना भएपछि, कोरलाई Libero परियोजना सूचीमा समावेश गर्न SmartDesign उपकरण भित्र कन्फिगर, उत्पन्न, र इन्स्ट्यान्टिएट गरिन्छ।
यन्त्रको उपयोग र प्रदर्शन (प्रश्न सोध्नुहोस्)
निम्न तालिकाले DDR_AXI4_Arbiter को लागि प्रयोग गरिएको यन्त्र उपयोगलाई सूचीबद्ध गर्दछ।
तालिका १। DDR_AXI4_ आर्बिटर उपयोगिता
| यन्त्र विवरणहरू | स्रोतहरू | प्रदर्शन (MHz) | RAMs | गणित ब्लकहरू | चिप ग्लोबलहरू | |||
| परिवार | यन्त्र | LUTs | DFF | LSRAM | μSRAM | |||
| PolarFire® SoC | MPFS250T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| ध्रुवीय फायर | MPF300T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| SmartFusion® २ | M2S150-1 | 5546 | 4309 | 192 | 15 | 1 | 0 | 0 |
महत्त्वपूर्ण:
- अघिल्लो तालिकाको डेटा विशिष्ट संश्लेषण र लेआउट सेटिङहरू प्रयोग गरेर क्याप्चर गरिएको छ। आईपी आठ लेखन च्यानलहरू, आठ पढ्ने च्यानलहरू, 32 बिटको ठेगाना चौडाइ, र 512 बिट कन्फिगरेसनको डेटा चौडाइको लागि कन्फिगर गरिएको छ।
- प्रदर्शन संख्याहरू प्राप्त गर्न समय विश्लेषण चलाउँदा घडी 200 मेगाहर्ट्जमा सीमित छ।
कार्यात्मक विवरण (प्रश्न सोध्नुहोस्)
यो खण्डले DDR_AXI4_Arbiter को कार्यान्वयन विवरणहरू वर्णन गर्दछ। निम्न चित्रले DDR AXI4 आर्बिटरको शीर्ष-स्तरको पिन-आउट रेखाचित्र देखाउँछ। चित्र १-१। नेटिभ आर्बिटर इन्टरफेसको लागि शीर्ष-स्तर पिन-आउट ब्लक रेखाचित्र
निम्न चित्रले बस इन्टरफेस मोडमा DDR_AXI4_Arbiter को प्रणाली-स्तर ब्लक रेखाचित्र देखाउँछ। चित्र १-२। DDR_AXI1_Arbiter को प्रणाली-स्तर ब्लक रेखाचित्र
एक पठन लेनदेन इनपुट संकेत r(x)_req_i उच्च एक विशेष पढ्न च्यानल सेट गरेर ट्रिगर गरिएको छ। मध्यस्थले पठन अनुरोध सेवा गर्न तयार हुँदा स्वीकृतिद्वारा जवाफ दिन्छ। त्यसपछि यो एसampलेस प्रारम्भिक AXI ठेगाना र बर्स्ट साइज पढ्छ जुन बाह्य प्रारम्भकर्ताबाट इनपुट हो। च्यानलले इनपुटहरू प्रशोधन गर्छ र DDR मेमोरीबाट डाटा पढ्न आवश्यक AXI लेनदेनहरू उत्पन्न गर्दछ। आर्बिटरबाट पढ्ने डाटा आउटपुट सबै पढ्ने च्यानलहरूमा सामान्य छ। डाटा पढ्ने क्रममा, सम्बन्धित च्यानलको वैध पढ्ने डाटा उच्च जान्छ। सबै अनुरोध गरिएका बाइटहरू पठाइँदा पढ्ने लेनदेनको अन्त्यलाई पढ्ने-गरिएको सङ्केतद्वारा जनाइएको छ। पढ्ने लेनदेन जस्तै, एक लेखन लेनदेन इनपुट संकेत w(x)_req_i उच्च सेट गरेर ट्रिगर गरिन्छ। अनुरोध संकेतको साथमा, लेखन सुरु ठेगाना र फट लम्बाइ अनुरोधको समयमा प्रदान गरिनुपर्छ। जब आर्बिटर लिखित अनुरोध सेवा गर्न उपलब्ध हुन्छ, यसले सम्बन्धित च्यानलमा स्वीकृति संकेत पठाएर प्रतिक्रिया दिन्छ। त्यसपछि प्रयोगकर्ताले च्यानलमा डाटा-वैध संकेत सहित राइट डाटा प्रदान गर्नुपर्छ। डाटा मान्य उच्च अवधिको घडीहरूको संख्या बर्स्ट लम्बाइसँग मेल खानुपर्छ। आर्बिटरले राईट अपरेशन पूरा गर्छ र राइट लेनदेन पूरा भएको जनाउने उच्च लिखित संकेत सेट गर्दछ।
DDR_AXI4_ आर्बिटर प्यारामिटरहरू र इन्टरफेस संकेतहरू (प्रश्न सोध्नुहोस्)
यो खण्डले DDR_AXI4_Arbiter GUI कन्फिगरेटर र I/O संकेतहरूमा मापदण्डहरू छलफल गर्दछ।
2.1 कन्फिगरेसन सेटिङहरू (प्रश्न सोध्नुहोस्)
निम्न तालिकाले DDR_AXI4_Arbiter को हार्डवेयर कार्यान्वयनमा प्रयोग गरिएका कन्फिगरेसन प्यारामिटरहरूको विवरण सूचीबद्ध गर्दछ। यी सामान्य प्यारामिटरहरू हुन् र अनुप्रयोगको आवश्यकता अनुसार फरक हुन सक्छ।
तालिका ४-१। कन्फिगरेसन प्यारामिटर
| संकेत नाम | विवरण |
| AXI ID चौडाइ | AXI ID चौडाइ परिभाषित गर्दछ। |
| AXI डाटा चौडाइ | AXI डेटा चौडाइ परिभाषित गर्दछ। |
| AXI ठेगाना चौडाइ | AXI ठेगाना चौडाइ परिभाषित गर्दछ |
| पढ्ने च्यानलहरूको संख्या | एक च्यानल देखि आठ राईट च्यानल सम्मको ड्रप-डाउन मेनुबाट आवश्यक संख्या लेख्ने च्यानलहरू चयन गर्न विकल्पहरू। |
| लेख्ने च्यानलहरूको संख्या | एक च्यानल देखि आठ पढ्ने च्यानल सम्मको ड्रप-डाउन मेनुबाट पढ्ने च्यानलहरूको आवश्यक संख्या चयन गर्न विकल्पहरू। |
| AXI4_SELECTION | AXI4_MASTER र AXI4_MIRRORED_SLAVE बीच चयन गर्न विकल्पहरू। |
| आर्बिटर इन्टरफेस | बस इन्टरफेस चयन गर्न विकल्प। |
इनपुट र आउटपुट संकेतहरू (प्रश्न सोध्नुहोस्)
निम्न तालिकाले बस इन्टरफेसको लागि DDR AXI4 आर्बिटरको इनपुट र आउटपुट पोर्टहरू सूचीबद्ध गर्दछ।
तालिका ३-१। आर्बिटर बस इन्टरफेसका लागि इनपुट र आउटपुट पोर्टहरू
| संकेत नाम | दिशा | चौडाइ | विवरण |
| रिसेट_i | इनपुट | — | डिजाइन गर्न सक्रिय कम एसिन्क्रोनस रिसेट संकेत |
| sys_ckl_i | इनपुट | — | प्रणाली घडी |
| ddr_ctrl_ready_i | इनपुट | — | DDR नियन्त्रकबाट तयार इनपुट संकेत प्राप्त गर्दछ |
| ARVALID_I_0 | इनपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्नुहोस् |
| ARSIZE_I_0 | इनपुट | 8 बिट | पढ्ने च्यानल ० बाट बर्स्ट साइज पढ्नुहोस् |
| ARADDR_I_0 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| ARREADY_O_0 | आउटपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्न आर्बिटर स्वीकृति |
| RVALID_O_0 | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| RDATA_O_0 | आउटपुट | [AXI_DATA_WIDTH-1 : 0] | पढ्ने च्यानल ० बाट डाटा पढ्नुहोस् |
| RLAST_O_0 | आउटपुट | — | पढ्ने च्यानल ० बाट फ्रेम सिग्नलको अन्त्य पढ्नुहोस् |
| BUSER_O_r0 | आउटपुट | — | च्यानल ० पढ्नको लागि पूरा पढ्नुहोस् |
| ARVALID_I_1 | इनपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्नुहोस् |
| ARSIZE_I_1 | इनपुट | 8 बिट | पढ्ने च्यानल १ बाट बर्स्ट साइज पढ्नुहोस् |
| ARADDR_I_1 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| ARREADY_O_1 | आउटपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्न आर्बिटर स्वीकृति |
| RVALID_O_1 | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| RDATA_O_1 | आउटपुट | [AXI_DATA_WIDTH-1 : 0] | पढ्ने च्यानल ० बाट डाटा पढ्नुहोस् |
| RLAST_O_1 | आउटपुट | — | पढ्ने च्यानल ० बाट फ्रेम सिग्नलको अन्त्य पढ्नुहोस् |
| BUSER_O_r1 | आउटपुट | — | च्यानल ० पढ्नको लागि पूरा पढ्नुहोस् |
| ARVALID_I_2 | इनपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्नुहोस् |
| ………..जारी | |||
| संकेत नाम | दिशा | चौडाइ | विवरण |
| ARSIZE_I_2 | इनपुट | 8 बिट | पढ्ने च्यानल १ बाट बर्स्ट साइज पढ्नुहोस् |
| ARADDR_I_2 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| ARREADY_O_2 | आउटपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्न आर्बिटर स्वीकृति |
| RVALID_O_2 | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| RDATA_O_2 | आउटपुट | [AXI_DATA_WIDTH-1 : 0] | पढ्ने च्यानल ० बाट डाटा पढ्नुहोस् |
| RLAST_O_2 | आउटपुट | — | पढ्ने च्यानल ० बाट फ्रेम सिग्नलको अन्त्य पढ्नुहोस् |
| BUSER_O_r2 | आउटपुट | — | च्यानल ० पढ्नको लागि पूरा पढ्नुहोस् |
| ARVALID_I_3 | इनपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्नुहोस् |
| ARSIZE_I_3 | इनपुट | 8 बिट | पढ्ने च्यानल १ बाट बर्स्ट साइज पढ्नुहोस् |
| ARADDR_I_3 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| ARREADY_O_3 | आउटपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्न आर्बिटर स्वीकृति |
| RVALID_O_3 | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| RDATA_O_3 | आउटपुट | [AXI_DATA_WIDTH-1 : 0] | पढ्ने च्यानल ० बाट डाटा पढ्नुहोस् |
| RLAST_O_3 | आउटपुट | — | पढ्ने च्यानल ० बाट फ्रेम सिग्नलको अन्त्य पढ्नुहोस् |
| BUSER_O_r3 | आउटपुट | — | च्यानल ० पढ्नको लागि पूरा पढ्नुहोस् |
| ARVALID_I_4 | इनपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्नुहोस् |
| ARSIZE_I_4 | इनपुट | 8 बिट | पढ्ने च्यानल १ बाट बर्स्ट साइज पढ्नुहोस् |
| ARADDR_I_4 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| ARREADY_O_4 | आउटपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्न आर्बिटर स्वीकृति |
| RVALID_O_4 | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| RDATA_O_4 | आउटपुट | [AXI_DATA_WIDTH-1 : 0] | पढ्ने च्यानल ० बाट डाटा पढ्नुहोस् |
| RLAST_O_4 | आउटपुट | — | पढ्ने च्यानल ० बाट फ्रेम सिग्नलको अन्त्य पढ्नुहोस् |
| BUSER_O_r4 | आउटपुट | — | च्यानल ० पढ्नको लागि पूरा पढ्नुहोस् |
| ARVALID_I_5 | इनपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्नुहोस् |
| ARSIZE_I_5 | इनपुट | 8 बिट | पढ्ने च्यानल १ बाट बर्स्ट साइज पढ्नुहोस् |
| ARADDR_I_5 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| ARREADY_O_5 | आउटपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्न आर्बिटर स्वीकृति |
| RVALID_O_5 | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| RDATA_O_5 | आउटपुट | [AXI_DATA_WIDTH-1 : 0] | पढ्ने च्यानल ० बाट डाटा पढ्नुहोस् |
| RLAST_O_5 | आउटपुट | — | पढ्ने च्यानल ० बाट फ्रेम सिग्नलको अन्त्य पढ्नुहोस् |
| BUSER_O_r5 | आउटपुट | — | च्यानल ० पढ्नको लागि पूरा पढ्नुहोस् |
| ARVALID_I_6 | इनपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्नुहोस् |
| ARSIZE_I_6 | इनपुट | 8 बिट | पढ्ने च्यानल १ बाट बर्स्ट साइज पढ्नुहोस् |
| ARADDR_I_6 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| ARREADY_O_6 | आउटपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्न आर्बिटर स्वीकृति |
| RVALID_O_6 | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| RDATA_O_6 | आउटपुट | [AXI_DATA_WIDTH-1 : 0] | पढ्ने च्यानल ० बाट डाटा पढ्नुहोस् |
| RLAST_O_6 | आउटपुट | — | पढ्ने च्यानल ० बाट फ्रेम सिग्नलको अन्त्य पढ्नुहोस् |
| ………..जारी | |||
| संकेत नाम | दिशा | चौडाइ | विवरण |
| BUSER_O_r6 | आउटपुट | — | च्यानल ० पढ्नको लागि पूरा पढ्नुहोस् |
| ARVALID_I_7 | इनपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्नुहोस् |
| ARSIZE_I_7 | इनपुट | 8 बिट | पढ्ने च्यानल १ बाट बर्स्ट साइज पढ्नुहोस् |
| ARADDR_I_7 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| ARREADY_O_7 | आउटपुट | — | पढ्ने च्यानल ० बाट अनुरोध पढ्न आर्बिटर स्वीकृति |
| RVALID_O_7 | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| RDATA_O_7 | आउटपुट | [AXI_DATA_WIDTH-1 : 0] | पढ्ने च्यानल ० बाट डाटा पढ्नुहोस् |
| RLAST_O_7 | आउटपुट | — | पढ्ने च्यानल ० बाट फ्रेम सिग्नलको अन्त्य पढ्नुहोस् |
| BUSER_O_r7 | आउटपुट | — | च्यानल ० पढ्नको लागि पूरा पढ्नुहोस् |
| AWSIZE_I_0 | इनपुट | 8 बिट | लेख्ने च्यानल ० को लागि बर्स्ट साइज लेख्नुहोस् |
| WDATA_I_0 | इनपुट | [AXI_DATA_WIDTH-1:0] | च्यानल ० लेख्न भिडियो डेटा इनपुट |
| WVALID_I_0 | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| AWVALID_I_0 | इनपुट | — | लेखन च्यानल ० बाट अनुरोध लेख्नुहोस् |
| AWADDR_I_0 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| AWREADY_O_0 | आउटपुट | — | लेख्ने च्यानल ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| BUSER_O_0 | आउटपुट | — | च्यानल ० लेख्नको लागि पूरा लेख्नुहोस् |
| AWSIZE_I_1 | इनपुट | 8 बिट | लेख्ने च्यानल ० को लागि बर्स्ट साइज लेख्नुहोस् |
| WDATA_I_1 | इनपुट | [AXI_DATA_WIDTH-1:0] | च्यानल ० लेख्न भिडियो डेटा इनपुट |
| WVALID_I_1 | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| AWVALID_I_1 | इनपुट | — | लेखन च्यानल ० बाट अनुरोध लेख्नुहोस् |
| AWADDR_I_1 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| AWREADY_O_1 | आउटपुट | — | लेख्ने च्यानल ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| BUSER_O_1 | आउटपुट | — | च्यानल ० लेख्नको लागि पूरा लेख्नुहोस् |
| AWSIZE_I_2 | इनपुट | 8 बिट | लेख्ने च्यानल ० को लागि बर्स्ट साइज लेख्नुहोस् |
| WDATA_I_2 | इनपुट | [AXI_DATA_WIDTH-1:0] | च्यानल ० लेख्न भिडियो डेटा इनपुट |
| WVALID_I_2 | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| AWVALID_I_2 | इनपुट | — | लेखन च्यानल ० बाट अनुरोध लेख्नुहोस् |
| AWADDR_I_2 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| AWREADY_O_2 | आउटपुट | — | लेख्ने च्यानल ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| BUSER_O_2 | आउटपुट | — | च्यानल ० लेख्नको लागि पूरा लेख्नुहोस् |
| AWSIZE_I_3 | इनपुट | 8 बिट | लेख्ने च्यानल ० को लागि बर्स्ट साइज लेख्नुहोस् |
| WDATA_I_3 | इनपुट | [AXI_DATA_WIDTH-1:0] | च्यानल ० लेख्न भिडियो डेटा इनपुट |
| WVALID_I_3 | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| AWVALID_I_3 | इनपुट | — | लेखन च्यानल ० बाट अनुरोध लेख्नुहोस् |
| AWADDR_I_3 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| AWREADY_O_3 | आउटपुट | — | लेख्ने च्यानल ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| BUSER_O_3 | आउटपुट | — | च्यानल ० लेख्नको लागि पूरा लेख्नुहोस् |
| AWSIZE_I_4 | इनपुट | 8 बिट | लेख्ने च्यानल ० को लागि बर्स्ट साइज लेख्नुहोस् |
| ………..जारी | |||
| संकेत नाम | दिशा | चौडाइ | विवरण |
| WDATA_I_4 | इनपुट | [AXI_DATA_WIDTH-1:0] | च्यानल ० लेख्न भिडियो डेटा इनपुट |
| WVALID_I_4 | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| AWVALID_I_4 | इनपुट | — | लेखन च्यानल ० बाट अनुरोध लेख्नुहोस् |
| AWADDR_I_4 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| AWREADY_O_4 | आउटपुट | — | लेख्ने च्यानल ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| BUSER_O_4 | आउटपुट | — | च्यानल ० लेख्नको लागि पूरा लेख्नुहोस् |
| AWSIZE_I_5 | इनपुट | 8 बिट | लेख्ने च्यानल ० को लागि बर्स्ट साइज लेख्नुहोस् |
| WDATA_I_5 | इनपुट | [AXI_DATA_WIDTH-1:0] | च्यानल ० लेख्न भिडियो डेटा इनपुट |
| WVALID_I_5 | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| AWVALID_I_5 | इनपुट | — | लेखन च्यानल ० बाट अनुरोध लेख्नुहोस् |
| AWADDR_I_5 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| AWREADY_O_5 | आउटपुट | — | लेख्ने च्यानल ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| BUSER_O_5 | आउटपुट | — | च्यानल ० लेख्नको लागि पूरा लेख्नुहोस् |
| AWSIZE_I_6 | इनपुट | 8 बिट | लेख्ने च्यानल ० को लागि बर्स्ट साइज लेख्नुहोस् |
| WDATA_I_6 | इनपुट | [AXI_DATA_WIDTH-1:0] | च्यानल ० लेख्न भिडियो डेटा इनपुट |
| WVALID_I_6 | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| AWVALID_I_6 | इनपुट | — | लेखन च्यानल ० बाट अनुरोध लेख्नुहोस् |
| AWADDR_I_6 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| AWREADY_O_6 | आउटपुट | — | लेख्ने च्यानल ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| BUSER_O_6 | आउटपुट | — | च्यानल ० लेख्नको लागि पूरा लेख्नुहोस् |
| AWSIZE_I_7 | इनपुट | 8 बिट | लेखन च्यानल 7 बाट बर्स्ट साइज लेख्नुहोस् |
| WDATA_I_7 | इनपुट | [AXI_DATA_WIDTH-1:0] | च्यानल ० लेख्न भिडियो डेटा इनपुट |
| WVALID_I_7 | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| AWVALID_I_7 | इनपुट | — | लेखन च्यानल 7 बाट अनुरोध लेख्नुहोस् |
| AWADDR_I_7 | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा लेख्ने च्यानल 7 बाट लेख्नु पर्छ |
| AWREADY_O_7 | आउटपुट | — | लेख्ने च्यानल ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| BUSER_O_7 | आउटपुट | — | च्यानल ० लेख्नको लागि पूरा लेख्नुहोस् |
निम्न तालिकाले नेटिभ इन्टरफेसको लागि DDR AXI4 आर्बिटरको इनपुट र आउटपुट पोर्टहरू सूचीबद्ध गर्दछ।
तालिका ३-१। नेटिभ आर्बिटर इन्टरफेसका लागि इनपुट र आउटपुट पोर्टहरू
| संकेत नाम | दिशा | चौडाइ | विवरण |
| रिसेट_i | इनपुट | — | डिजाइन गर्न सक्रिय कम एसिन्क्रोनस रिसेट संकेत |
| sys_clk_i | इनपुट | — | प्रणाली घडी |
| ddr_ctrl_ready_i | इनपुट | — | DDR नियन्त्रकबाट तयार इनपुट संकेत प्राप्त गर्दछ |
| r0_req_i | इनपुट | — | प्रारम्भकर्ता ० को अनुरोध पढ्नुहोस् |
| r0_burst_size_i | इनपुट | 8 बिट | फट साइज पढ्नुहोस् |
| r0_rstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| r0_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध पढ्नको लागि आर्बिटर स्वीकृति |
| ………..जारी | |||
| संकेत नाम | दिशा | चौडाइ | विवरण |
| r0_data_valid_o | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| r0_done_o | आउटपुट | — | इनिशिएटर ० मा पूरा पढ्नुहोस् |
| r1_req_i | इनपुट | — | प्रारम्भकर्ता ० को अनुरोध पढ्नुहोस् |
| r1_burst_size_i | इनपुट | 8 बिट | फट साइज पढ्नुहोस् |
| r1_rstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| r1_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध पढ्नको लागि आर्बिटर स्वीकृति |
| r1_data_valid_o | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| r1_done_o | आउटपुट | — | इनिशिएटर ० मा पूरा पढ्नुहोस् |
| r2_req_i | इनपुट | — | प्रारम्भकर्ता ० को अनुरोध पढ्नुहोस् |
| r2_burst_size_i | इनपुट | 8 बिट | फट साइज पढ्नुहोस् |
| r2_rstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| r2_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध पढ्नको लागि आर्बिटर स्वीकृति |
| r2_data_valid_o | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| r2_done_o | आउटपुट | — | इनिशिएटर ० मा पूरा पढ्नुहोस् |
| r3_req_i | इनपुट | — | प्रारम्भकर्ता ० को अनुरोध पढ्नुहोस् |
| r3_burst_size_i | इनपुट | 8 बिट | फट साइज पढ्नुहोस् |
| r3_rstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| r3_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध पढ्नको लागि आर्बिटर स्वीकृति |
| r3_data_valid_o | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| r3_done_o | आउटपुट | — | इनिशिएटर ० मा पूरा पढ्नुहोस् |
| r4_req_i | इनपुट | — | प्रारम्भकर्ता ० को अनुरोध पढ्नुहोस् |
| r4_burst_size_i | इनपुट | 8 बिट | फट साइज पढ्नुहोस् |
| r4_rstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| r4_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध पढ्नको लागि आर्बिटर स्वीकृति |
| r4_data_valid_o | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| r4_done_o | आउटपुट | — | इनिशिएटर ० मा पूरा पढ्नुहोस् |
| r5_req_i | इनपुट | — | प्रारम्भकर्ता ० को अनुरोध पढ्नुहोस् |
| r5_burst_size_i | इनपुट | 8 बिट | फट साइज पढ्नुहोस् |
| r5_rstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| r5_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध पढ्नको लागि आर्बिटर स्वीकृति |
| r5_data_valid_o | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| r5_done_o | आउटपुट | — | इनिशिएटर ० मा पूरा पढ्नुहोस् |
| r6_req_i | इनपुट | — | प्रारम्भकर्ता ० को अनुरोध पढ्नुहोस् |
| r6_burst_size_i | इनपुट | 8 बिट | फट साइज पढ्नुहोस् |
| r6_rstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| r6_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध पढ्नको लागि आर्बिटर स्वीकृति |
| r6_data_valid_o | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| r6_done_o | आउटपुट | — | इनिशिएटर ० मा पूरा पढ्नुहोस् |
| r7_req_i | इनपुट | — | प्रारम्भकर्ता ० को अनुरोध पढ्नुहोस् |
| r7_burst_size_i | इनपुट | 8 बिट | फट साइज पढ्नुहोस् |
| ………..जारी | |||
| संकेत नाम | दिशा | चौडाइ | विवरण |
| r7_rstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जहाँबाट रिड च्यानल १ को लागि पढ्न सुरु गर्नु पर्छ |
| r7_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध पढ्नको लागि आर्बिटर स्वीकृति |
| r7_data_valid_o | आउटपुट | — | पढ्ने च्यानल ० बाट वैध डेटा पढ्नुहोस् |
| r7_done_o | आउटपुट | — | इनिशिएटर ० मा पूरा पढ्नुहोस् |
| rdata_o | आउटपुट | [AXI_DATA_WIDTH – 1:0] | पढ्ने च्यानलबाट भिडियो डेटा आउटपुट |
| w0_burst_size_i | इनपुट | 8 बिट | फट साइज लेख्नुहोस् |
| w0_data_i | इनपुट | [AXI_DATA_WIDTH – 1:0] | च्यानल ० लेख्नको लागि भिडियो डेटा इनपुट |
| w0_data_valid_i | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| w0_req_i | इनपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्नुहोस् |
| w0_wstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| w0_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| w0_done_o | आउटपुट | — | प्रारम्भिक ० मा पूरा लेख्नुहोस् |
| w1_burst_size_i | इनपुट | 8 बिट | फट साइज लेख्नुहोस् |
| w1_data_i | इनपुट | [AXI_DATA_WIDTH – 1:0] | च्यानल ० लेख्नको लागि भिडियो डेटा इनपुट |
| w1_data_valid_i | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| w1_req_i | इनपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्नुहोस् |
| w1_wstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| w1_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| w1_done_o | आउटपुट | — | प्रारम्भिक ० मा पूरा लेख्नुहोस् |
| w2_burst_size_i | इनपुट | 8 बिट | फट साइज लेख्नुहोस् |
| w2_data_i | इनपुट | [AXI_DATA_WIDTH – 1:0] | च्यानल ० लेख्नको लागि भिडियो डेटा इनपुट |
| w2_data_valid_i | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| w2_req_i | इनपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्नुहोस् |
| w2_wstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| w2_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| w2_done_o | आउटपुट | — | प्रारम्भिक ० मा पूरा लेख्नुहोस् |
| w3_burst_size_i | इनपुट | 8 बिट | फट साइज लेख्नुहोस् |
| w3_data_i | इनपुट | [AXI_DATA_WIDTH – 1:0] | च्यानल ० लेख्नको लागि भिडियो डेटा इनपुट |
| w3_data_valid_i | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| w3_req_i | इनपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्नुहोस् |
| w3_wstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| w3_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| w3_done_o | आउटपुट | — | प्रारम्भिक ० मा पूरा लेख्नुहोस् |
| w4_burst_size_i | इनपुट | 8 बिट | फट साइज लेख्नुहोस् |
| w4_data_i | इनपुट | [AXI_DATA_WIDTH – 1:0] | च्यानल ० लेख्नको लागि भिडियो डेटा इनपुट |
| w4_data_valid_i | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| w4_req_i | इनपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्नुहोस् |
| w4_wstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा लेख्ने च्यानल 4 बाट लेख्नु पर्छ |
| ………..जारी | |||
| संकेत नाम | दिशा | चौडाइ | विवरण |
| w4_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| w4_done_o | आउटपुट | — | प्रारम्भिक ० मा पूरा लेख्नुहोस् |
| w5_burst_size_i | इनपुट | 8 बिट | फट साइज लेख्नुहोस् |
| w5_data_i | इनपुट | [AXI_DATA_WIDTH – 1:0] | च्यानल ० लेख्नको लागि भिडियो डेटा इनपुट |
| w5_data_valid_i | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| w5_req_i | इनपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्नुहोस् |
| w5_wstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| w5_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| w5_done_o | आउटपुट | — | प्रारम्भिक ० मा पूरा लेख्नुहोस् |
| w6_burst_size_i | इनपुट | 8 बिट | फट साइज लेख्नुहोस् |
| w6_data_i | इनपुट | [AXI_DATA_WIDTH – 1:0] | च्यानल ० लेख्नको लागि भिडियो डेटा इनपुट |
| w6_data_valid_i | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| w6_req_i | इनपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्नुहोस् |
| w6_wstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| w6_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| w6_done_o | आउटपुट | — | प्रारम्भिक ० मा पूरा लेख्नुहोस् |
| w7_burst_size_i | इनपुट | 8 बिट | फट साइज लेख्नुहोस् |
| w7_data_i | इनपुट | [AXI_DATA_WIDTH – 1:0] | च्यानल ० लेख्नको लागि भिडियो डेटा इनपुट |
| w7_data_valid_i | इनपुट | — | च्यानल २ लेख्नको लागि वैध डाटा लेख्नुहोस् |
| w7_req_i | इनपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्नुहोस् |
| w7_wstart_addr_i | इनपुट | [AXI_ADDR_WIDTH – 1:0] | DDR ठेगाना जसमा राइट च्यानल ० बाट लेख्नु पर्छ |
| w7_ack_o | आउटपुट | — | प्रारम्भकर्ता ० बाट अनुरोध लेख्न आर्बिटर स्वीकृति |
| w7_done_o | आउटपुट | — | प्रारम्भिक ० मा पूरा लेख्नुहोस् |
| AXI I/F संकेतहरू | |||
| ठेगाना च्यानल पढ्नुहोस् | |||
| arid_o | आउटपुट | [AXI_ID_WIDTH – 1:0] | ठेगाना आईडी पढ्नुहोस्। परिचय tag संकेतहरूको पढ्ने ठेगाना समूहको लागि। |
| araddr_o | आउटपुट | [AXI_ADDR_WIDTH – 1:0] | ठेगाना पढ्नुहोस्। रिड बर्स्ट लेनदेनको प्रारम्भिक ठेगाना प्रदान गर्दछ।
फटको सुरु ठेगाना मात्र प्रदान गरिएको छ। |
| arlen_o | आउटपुट | [०९:२५] | फट लम्बाइ। एक फट मा स्थानान्तरण को सही संख्या प्रदान गर्दछ। यो जानकारीले ठेगानासँग सम्बन्धित डाटा स्थानान्तरणहरूको संख्या निर्धारण गर्दछ। |
| arsize_o | आउटपुट | [०९:२५] | फट आकार। फटमा प्रत्येक स्थानान्तरणको आकार। |
| arburst_o | आउटपुट | [०९:२५] | फट प्रकार। साइज जानकारीको साथ मिलाएर, बर्स्ट भित्र प्रत्येक स्थानान्तरणको ठेगाना कसरी गणना गरिन्छ भन्ने विवरण।
2'b01 मा फिक्स्ड à वृद्धिशील ठेगाना फट। |
| arlock_o | आउटपुट | [०९:२५] | लक प्रकार। स्थानान्तरण को परमाणु विशेषताहरु बारे थप जानकारी प्रदान गर्दछ।
2'b00 à सामान्य पहुँचमा फिक्स गरियो। |
| ………..जारी | |||
| संकेत नाम | दिशा | चौडाइ | विवरण |
| arcache_o | आउटपुट | [०९:२५] | क्यास प्रकार। स्थानान्तरणको क्यास योग्य विशेषताहरू बारे थप जानकारी प्रदान गर्दछ।
4'b0000 à गैर-क्यास योग्य र गैर-बफर गर्न योग्य। |
| arprot_o | आउटपुट | [०९:२५] | संरक्षण प्रकार। लेनदेनको लागि सुरक्षा एकाइ जानकारी प्रदान गर्दछ। 3'b000 à सामान्य, सुरक्षित डेटा पहुँचमा फिक्स गरियो। |
| arvalid_o | आउटपुट | — | ठेगाना मान्य पढ्नुहोस्। जब HIGH हुन्छ, पढ्ने ठेगाना र नियन्त्रण जानकारी मान्य हुन्छ र ठेगानाले संकेत, तयारी, उच्च नभएसम्म उच्च रहन्छ।
1 = ठेगाना र नियन्त्रण जानकारी मान्य ० = ठेगाना र नियन्त्रण जानकारी मान्य छैन |
| arready_o | इनपुट | — | पढ्नुहोस् ठेगाना तयार छ। लक्ष्य ठेगाना र सम्बन्धित नियन्त्रण संकेतहरू स्वीकार गर्न तयार छ।
1 = लक्ष्य तयार ० = लक्ष्य तयार छैन |
| डाटा च्यानल पढ्नुहोस् | |||
| छुटकारा | इनपुट | [AXI_ID_WIDTH – 1:0] | आईडी पढ्नुहोस् tag। ID tag संकेतहरूको पढ्ने डेटा समूहको। छुटकारा मान लक्ष्य द्वारा उत्पन्न गरिएको छ र यसले प्रतिक्रिया दिइरहेको पढ्ने लेनदेनको शुष्क मूल्यसँग मेल खानुपर्छ। |
| rdata | इनपुट | [AXI_DATA_WIDTH – 1:0] | डाटा पढ्नुहोस् |
| rresp | इनपुट | [०९:२५] | प्रतिक्रिया पढ्नुहोस्।
पढ्ने स्थानान्तरणको स्थिति। स्वीकार्य प्रतिक्रियाहरू OKAY, EXOKAY, SLVERR, र DECERR हुन्। |
| पहिलो | इनपुट | — | अन्तिम पढ्नुहोस्।
रिड बर्स्टमा अन्तिम स्थानान्तरण। |
| rvalid | इनपुट | — | वैध पढ्नुहोस्। आवश्यक पढ्ने डाटा उपलब्ध छ र पढ्ने स्थानान्तरण पूरा हुन सक्छ।
१ = उपलब्ध डाटा पढ्नुहोस् 0 = पढ्ने डाटा उपलब्ध छैन |
| rready | आउटपुट | — | तयार पढ्नुहोस्। प्रारम्भकर्ताले पढ्ने डाटा र प्रतिक्रिया जानकारी स्वीकार गर्न सक्छ।
1 = प्रारम्भकर्ता तयार 0 = प्रारम्भकर्ता तयार छैन |
| ठेगाना च्यानल लेख्नुहोस् | |||
| wid | आउटपुट | [AXI_ID_WIDTH – 1:0] | ठेगाना आईडी लेख्नुहोस्। परिचय tag संकेतहरूको ठेगाना समूह लेख्नको लागि। |
| awaddr | आउटपुट | [AXI_ADDR_WIDTH – 1:0] | ठेगाना लेख्नुहोस्। राईट बर्स्ट लेनदेनमा पहिलो स्थानान्तरणको ठेगाना प्रदान गर्दछ। सम्बद्ध नियन्त्रण संकेतहरू फटमा बाँकी स्थानान्तरणहरूको ठेगानाहरू निर्धारण गर्न प्रयोग गरिन्छ। |
| awlen | आउटपुट | [०९:२५] | फट लम्बाइ। एक फट मा स्थानान्तरण को सही संख्या प्रदान गर्दछ। यो जानकारीले ठेगानासँग सम्बन्धित डाटा स्थानान्तरणहरूको संख्या निर्धारण गर्दछ। |
| awsize | आउटपुट | [०९:२५] | फट आकार। फटमा प्रत्येक स्थानान्तरणको आकार। बाइट लेन स्ट्रोबहरूले ठीक कुन बाइट लेनहरू अद्यावधिक गर्ने भनेर संकेत गर्दछ। |
| awburst | आउटपुट | [०९:२५] | फट प्रकार। साइज जानकारीको साथ मिलाएर, बर्स्ट भित्र प्रत्येक स्थानान्तरणको ठेगाना कसरी गणना गरिन्छ भन्ने विवरण।
2'b01 मा फिक्स्ड à वृद्धिशील ठेगाना फट। |
| ………..जारी | |||
| संकेत नाम | दिशा | चौडाइ | विवरण |
| awlock | आउटपुट | [०९:२५] | लक प्रकार। स्थानान्तरण को परमाणु विशेषताहरु बारे थप जानकारी प्रदान गर्दछ।
2'b00 à सामान्य पहुँचमा फिक्स गरियो। |
| awcache | आउटपुट | [०९:२५] | क्यास प्रकार। लेनदेनको बफरयोग्य, क्यास योग्य, लेख्ने, लेख्ने-ब्याक, र आवंटित विशेषताहरू संकेत गर्दछ।
4'b0000 à गैर-क्यास योग्य र गैर-बफर गर्न योग्य। |
| awprot | आउटपुट | [०९:२५] | संरक्षण प्रकार। लेनदेनको सामान्य, विशेषाधिकार प्राप्त, वा सुरक्षित सुरक्षा स्तर र लेनदेन डेटा पहुँच वा निर्देशन पहुँच हो कि भनेर संकेत गर्दछ। 3'b000 à सामान्य, सुरक्षित डेटा पहुँचमा फिक्स गरियो। |
| अवैध | आउटपुट | — | ठेगाना मान्य लेख्नुहोस्। मान्य लेख्ने ठेगाना र नियन्त्रण जानकारी उपलब्ध छन् भनेर संकेत गर्दछ।
1 = ठेगाना र नियन्त्रण जानकारी उपलब्ध छ ० = ठेगाना र नियन्त्रण जानकारी उपलब्ध छैन। ठेगाना र नियन्त्रण जानकारी स्थिर रहन्छ जबसम्म ठेगानाले संकेत स्वीकार गर्दैन, पहिले नै, उच्च जान्छ। |
| पहिले नै | इनपुट | — | ठेगाना तयार लेख्नुहोस्। संकेत गर्दछ कि लक्ष्य ठेगाना र सम्बन्धित नियन्त्रण संकेतहरू स्वीकार गर्न तयार छ।
1 = लक्ष्य तयार ० = लक्ष्य तयार छैन |
| डाटा च्यानल लेख्नुहोस् | |||
| wdata | आउटपुट | [AXI_DATA_WIDTH – 1:0] | डाटा लेख्नुहोस् |
| wstrb | आउटपुट | [AXI_DATA_WIDTH – 8:0] | स्ट्रोबहरू लेख्नुहोस्। यो संकेतले मेमोरीमा कुन बाइट लेनहरू अद्यावधिक गर्ने भनेर संकेत गर्छ। त्यहाँ लेख्ने डाटा बसको प्रत्येक आठ बिटको लागि एक राइट स्ट्रोब छ। |
| wlast | आउटपुट | — | अन्तिम लेख्नुहोस्। अन्तिम स्थानान्तरण राइट बर्स्टमा। |
| wvalid | आउटपुट | — | मान्य लेख्नुहोस्। मान्य लेखन डाटा र स्ट्रोबहरू उपलब्ध छन्। १ = डाटा र स्ट्रोबहरू उपलब्ध लेख्नुहोस्
० = लेख्ने डाटा र स्ट्रोबहरू उपलब्ध छैनन् |
| wready | इनपुट | — | तयार लेख्नुहोस्। लक्ष्यले लेख्ने डाटा स्वीकार गर्न सक्छ। 1 = लक्ष्य तयार
० = लक्ष्य तयार छैन |
| प्रतिक्रिया च्यानल लेख्नुहोस् | |||
| बोली | इनपुट | [AXI_ID_WIDTH – 1:0] | प्रतिक्रिया आईडी। पहिचान tag लेख्ने प्रतिक्रियाको। बोलीको मूल्य लेख्ने लेनदेनको अविड मानसँग मेल खानुपर्छ जसमा लक्ष्यले प्रतिक्रिया दिइरहेको छ। |
| bresp | इनपुट | [०९:२५] | प्रतिक्रिया लेख्नुहोस्। लेखन लेनदेनको स्थिति। स्वीकार्य प्रतिक्रियाहरू OKAY, EXOKAY, SLVERR, र DECERR हुन्। |
| bvalid | इनपुट | — | प्रतिक्रिया मान्य लेख्नुहोस्। वैध लेखन प्रतिक्रिया उपलब्ध छ। 1 = उपलब्ध प्रतिक्रिया लेख्नुहोस्
0 = लेख्ने प्रतिक्रिया उपलब्ध छैन |
| रोटी | आउटपुट | — | प्रतिक्रिया तयार छ। प्रारम्भकर्ताले प्रतिक्रिया जानकारी स्वीकार गर्न सक्छ।
१ = प्रारम्भकर्ता तयार 0 = प्रारम्भकर्ता तयार छैन |
समय रेखाचित्र (प्रश्न सोध्नुहोस्)
यो खण्डले DDR_AXI4_ आर्बिटर समय रेखाचित्रहरू छलफल गर्दछ। निम्न आंकडाहरूले पढ्ने र लेख्ने अनुरोध इनपुटहरूको जडान, मेमोरी ठेगाना सुरु गर्ने, बाह्य प्रारम्भिकबाट इनपुटहरू लेख्ने, स्वीकृति पढ्न वा लेख्ने, र आर्बिटरद्वारा दिइएका पूरा इनपुटहरू पढ्न वा लेख्ने देखाउँदछ।
चित्र ४-१६। AXI4 इन्टरफेस मार्फत लेखन/पढ्न प्रयोग गरिने संकेतहरूको लागि समय रेखाचित्र
Testbench (एउटा प्रश्न सोध्नुहोस्)
DDR_AXI4_Arbiter प्रमाणित गर्न र परीक्षण गर्न एक एकीकृत testbench प्रयोग गरिन्छ प्रयोगकर्ता testbench भनिन्छ। Testbench DDR_AXI4_Arbiter IP को कार्यक्षमता जाँच गर्न प्रदान गरिएको छ। यो testbench बस इन्टरफेस कन्फिगरेसन संग दुई पढ्ने च्यानल र दुई लेखन च्यानल लागि मात्र काम गर्दछ।
सिमुलेशन (प्रश्न सोध्नुहोस्)
निम्न चरणहरूले testbench प्रयोग गरेर कोर कसरी नक्कल गर्ने भनेर वर्णन गर्दछ:
- Libero® SoC Catalog ट्याब खोल्नुहोस्, समाधान-भिडियो विस्तार गर्नुहोस्, DDR_AXI4_Arbiter डबल-क्लिक गर्नुहोस्, र त्यसपछि ठीक क्लिक गर्नुहोस्। IP सँग सम्बन्धित कागजातहरू कागजात अन्तर्गत सूचीबद्ध छन्। महत्त्वपूर्ण: यदि तपाईंले क्याटलग ट्याब देख्नुभएन भने, नेभिगेट गर्नुहोस् View > विन्डोज मेनु र यसलाई दृश्यात्मक बनाउन Catalog मा क्लिक गर्नुहोस्।
चित्र ४-१६। Libero SoC क्याटलगमा DDR_AXI4_ आर्बिटर IP कोर
निम्नमा देखाइएको रूपमा घटक सञ्झ्याल सिर्जना गर्नुहोस्। ठीक क्लिक गर्नुहोस्। नाम DDR_AXI4_ARBITER_PF_C0 हो भनी सुनिश्चित गर्नुहोस्।
चित्र ४-१६। Create Component
२ पढ्ने च्यानलहरू, २ लेख्ने च्यानलहरूका लागि आईपी कन्फिगर गर्नुहोस् र तलको चित्रमा देखाइएको बस इन्टरफेस चयन गर्नुहोस् र आईपी उत्पन्न गर्न ठीक क्लिक गर्नुहोस्।
चित्र ४-१६। कन्फिगरेसन
Stimulus Hierarchy ट्याबमा, testbench (DDR_AXI4_ARBITER_PF_tb.v) चयन गर्नुहोस्, दायाँ क्लिक गर्नुहोस् र त्यसपछि सिमुलेट प्रि-सिन्थ डिजाइन > अन्तरक्रियात्मक रूपमा खोल्नुहोस् क्लिक गर्नुहोस्।
महत्त्वपूर्ण: यदि तपाईंले स्टिमुलस हाइरार्की ट्याब देख्नुभएन भने, नेभिगेट गर्नुहोस् View > विन्डोज मेनु र क्लिक गर्नुहोस् Stimulus Hierarchy यसलाई देखिने बनाउन।
चित्र ४-१६। पूर्व-संश्लेषण डिजाइन अनुकरण
ModelSim testbench संग खुल्छ file, निम्न चित्रमा देखाइएको छ।
चित्र ४-१६। ModelSim सिमुलेशन विन्डो
महत्त्वपूर्ण: यदि सिमुलेशन .do मा निर्दिष्ट गरिएको रनटाइम सीमाको कारणले अवरोध भएको छ file, सिमुलेशन पूरा गर्न रन-all कमाण्ड प्रयोग गर्नुहोस्।
संशोधन इतिहास (एउटा प्रश्न सोध्नुहोस्)
संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू संशोधनद्वारा सूचीबद्ध गरिएका छन्, सबैभन्दा हालको प्रकाशनबाट सुरु हुँदै।
तालिका ३-१। संशोधन इतिहास
| संशोधन | मिति | विवरण |
| A | १/४ | कागजातको संशोधन A मा परिवर्तनहरूको सूची निम्न छ:
• कागजातलाई माइक्रोचिप टेम्प्लेटमा स्थानान्तरण गरियो। • 00004976 बाट DS50200950A मा कागजात नम्बर अद्यावधिक गरियो। • थपियो २.३.१। टेस्टबेन्च. |
| 2.0 | — | कागजातको संशोधन ३.० मा भएका परिवर्तनहरूको सूची निम्न छ:
• थपियो चित्र ३-२. • थपियो तालिका ४-१. • मा केही इनपुट र आउटपुट सिग्नल नामहरूको नाम अद्यावधिक गरियो तालिका ४-१. |
| 1.0 | — | प्रारम्भिक रिलीज। |
माइक्रोचिप FPGA समर्थन (प्रश्न सोध्नुहोस्)
माइक्रोचिप एफपीजीए उत्पादन समूहले ग्राहक सेवा, ग्राहक प्राविधिक समर्थन केन्द्र, ए सहित विभिन्न समर्थन सेवाहरूसँग आफ्ना उत्पादनहरूलाई समर्थन गर्दछ। webसाइट, र विश्वव्यापी बिक्री कार्यालयहरू। ग्राहकहरूलाई समर्थनलाई सम्पर्क गर्नु अघि माइक्रोचिप अनलाइन स्रोतहरू भ्रमण गर्न सुझाव दिइएको छ किनभने यो धेरै सम्भावना छ कि तिनीहरूका प्रश्नहरूको जवाफ पहिले नै दिइसकिएको छ। मार्फत प्राविधिक सहयोग केन्द्रलाई सम्पर्क गर्नुहोस् webwww.microchip.com/support मा साइट। FPGA यन्त्र भाग नम्बर उल्लेख गर्नुहोस्, उपयुक्त केस कोटी चयन गर्नुहोस्, र डिजाइन अपलोड गर्नुहोस् fileप्राविधिक सहयोग केस सिर्जना गर्दा। गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण।
- उत्तर अमेरिकाबाट, 800.262.1060 मा कल गर्नुहोस्
- बाँकी संसारबाट, 650.318.4460 मा कल गर्नुहोस्
- फ्याक्स, संसारको कुनै पनि ठाउँबाट, 650.318.8044
माइक्रोचिप जानकारी (प्रश्न सोध्नुहोस्)
माइक्रोचिप Webसाइट (एक प्रश्न सोध्नुहोस्)
माइक्रोचिपले हाम्रो मार्फत अनलाइन समर्थन प्रदान गर्दछ webसाइट मा www.microchip.com/। यो webसाइट बनाउन प्रयोग गरिन्छ files र जानकारी सजिलै ग्राहकहरु लाई उपलब्ध छ। उपलब्ध सामग्री मध्ये केही समावेश:
- उत्पादन समर्थन - डाटाशीट र इरेटा, एप्लिकेसन नोटहरू र sample प्रोग्रामहरू, डिजाइन स्रोतहरू, प्रयोगकर्ताको गाइड र हार्डवेयर समर्थन कागजातहरू, नवीनतम सफ्टवेयर रिलीजहरू, र अभिलेखित सफ्टवेयर
- सामान्य प्राविधिक सहयोग - बारम्बार सोधिने प्रश्नहरू (FAQs), प्राविधिक समर्थन अनुरोधहरू, अनलाइन छलफल समूहहरू, माइक्रोचिप डिजाइन साझेदार कार्यक्रम सदस्य सूची
- माइक्रोचिप को व्यापार - उत्पादन चयनकर्ता र अर्डर गाइडहरू, नवीनतम माइक्रोचिप प्रेस विज्ञप्ति, सेमिनार र घटनाहरूको सूची, माइक्रोचिप बिक्री कार्यालयहरू, वितरकहरू, र कारखाना प्रतिनिधिहरूको सूची।
उत्पादन परिवर्तन सूचना सेवा (प्रश्न सोध्नुहोस्)
माइक्रोचिपको उत्पादन परिवर्तन सूचना सेवाले ग्राहकहरूलाई माइक्रोचिप उत्पादनहरूमा अद्यावधिक राख्न मद्दत गर्दछ। कुनै निर्दिष्ट उत्पादन परिवार वा रुचिको विकास उपकरणसँग सम्बन्धित परिवर्तनहरू, अद्यावधिकहरू, संशोधनहरू वा त्रुटिहरू हुँदा सदस्यहरूले इमेल सूचनाहरू प्राप्त गर्नेछन्। दर्ता गर्न, जानुहोस् www.microchip.com/pcn र दर्ता निर्देशनहरू पालना गर्नुहोस्।
ग्राहक समर्थन (प्रश्न सोध्नुहोस्)
माइक्रोचिप उत्पादनका प्रयोगकर्ताहरूले धेरै च्यानलहरू मार्फत सहायता प्राप्त गर्न सक्छन्:
- वितरक वा प्रतिनिधि
- स्थानीय बिक्री कार्यालय
- इम्बेडेड समाधान इन्जिनियर (ESE)
- प्राविधिक समर्थन
ग्राहकहरूले समर्थनको लागि आफ्नो वितरक, प्रतिनिधि वा ESE लाई सम्पर्क गर्नुपर्छ। स्थानीय बिक्री कार्यालयहरू पनि ग्राहकहरूलाई मद्दत गर्न उपलब्ध छन्। यस कागजातमा बिक्री कार्यालय र स्थानहरूको सूची समावेश गरिएको छ। मार्फत प्राविधिक सहयोग उपलब्ध छ webसाइट मा: www.microchip.com/support.
माइक्रोचिपले कोड प्रोटेक्शन फिचर बनाउँछ (एउटा प्रश्न सोध्नुहोस्)
माइक्रोचिप उत्पादनहरूमा कोड सुरक्षा सुविधाको निम्न विवरणहरू नोट गर्नुहोस्:
- माइक्रोचिप उत्पादनहरूले तिनीहरूको विशेष माइक्रोचिप डेटा पानामा समावेश विशिष्टताहरू पूरा गर्दछ।
- Microchip ले विश्वास गर्छ कि यसको उत्पादनहरु को परिवार सुरक्षित छ जब अभिप्रेत तरिकामा प्रयोग गरिन्छ, सञ्चालन विनिर्देशहरु भित्र, र सामान्य अवस्थामा।
- माइक्रोचिप मान र आक्रामक रूपमा यसको बौद्धिक सम्पत्ति अधिकारहरूको रक्षा गर्दछ। माइक्रोचिप उत्पादनको कोड सुरक्षा सुविधाहरू उल्लङ्घन गर्ने प्रयासहरू कडा रूपमा निषेध गरिएको छ र डिजिटल मिलेनियम प्रतिलिपि अधिकार ऐन उल्लङ्घन गर्न सक्छ।
- न त माइक्रोचिप वा कुनै अन्य अर्धचालक निर्माताले यसको कोडको सुरक्षाको ग्यारेन्टी गर्न सक्छ। कोड सुरक्षाको मतलब यो होइन कि हामीले उत्पादन "अनब्रेक्बल" छ भनेर ग्यारेन्टी गरिरहेका छौं। कोड सुरक्षा निरन्तर विकसित हुँदैछ। Microchip हाम्रा उत्पादनहरूको कोड सुरक्षा सुविधाहरू निरन्तर सुधार गर्न प्रतिबद्ध छ।
कानूनी सूचना (प्रश्न सोध्नुहोस्)
यो प्रकाशन र यहाँको जानकारी माइक्रोचिप उत्पादनहरूमा मात्र प्रयोग गर्न सकिन्छ, डिजाइन, परीक्षण, र माइक्रोचिप उत्पादनहरू तपाईंको अनुप्रयोगसँग एकीकृत गर्न सहित। कुनै पनि अन्य तरिकामा यो जानकारीको प्रयोगले यी सर्तहरूको उल्लङ्घन गर्दछ। यन्त्र अनुप्रयोगहरू सम्बन्धी जानकारी तपाईंको सुविधाको लागि मात्र प्रदान गरिएको छ र अद्यावधिकहरूद्वारा हटाइएको हुन सक्छ। यो सुनिश्चित गर्न को लागी तपाइँको जिम्मेवारी हो कि तपाइँको आवेदन तपाइँको विशिष्टताहरु लाई पूरा गर्दछ। अतिरिक्त समर्थनको लागि आफ्नो स्थानीय माइक्रोचिप बिक्री कार्यालयमा सम्पर्क गर्नुहोस् वा, मा अतिरिक्त समर्थन प्राप्त गर्नुहोस् www.microchip.com/en-us/support/design-help/ ग्राहक-समर्थन-सेवाहरू। यो जानकारी माइक्रोचिप "जस्तो छ" द्वारा प्रदान गरिएको हो। MICROCHIP ले कुनै पनि प्रकारको कुनै प्रतिनिधित्व वा वारेन्टी गर्दैन, चाहे अभिव्यक्त वा निहित, लिखित वा मौखिक, वैधानिक वा अन्यथा, जानकारीसँग सम्बन्धित, तर सीमित नभएसम्म सीमित छैन। विशेष उद्देश्य, वा वारेन्टीहरूको लागि योग्यता, र फिटनेस यसको अवस्था, गुणस्तर वा कार्यसम्पादनसँग सम्बन्धित। कुनै पनि हालतमा माइक्रोसिप कुनै पनि अप्रत्यक्ष, विशेष, दण्डात्मक, आकस्मिक, वा परिणामात्मक हानि, क्षति, लागत, वा कुनै पनि प्रकारको खर्चको लागि उत्तरदायी हुनेछैन जुन कुनै पनि प्रकारको व्ययको लागि सम्बन्धित छ, MICROCHIP को सल्लाह दिइएको छ सम्भाव्यता वा क्षतिहरू अनुमानित छन्? कानूनद्वारा अनुमति दिइएको पूर्ण हदसम्म, जानकारी वा यसको प्रयोगसँग सम्बन्धित कुनै पनि हिसाबले सबै दावीहरूमा माइक्रोचिपको पूर्ण दायित्वले शुल्कको सङ्ख्यालाई नाघ्ने छैन, यदि कुनै पनि भएमा, MICROCHIP RECHIPYPATI FORMATION। जीवन समर्थन र/वा सुरक्षा अनुप्रयोगहरूमा माइक्रोचिप उपकरणहरूको प्रयोग पूर्ण रूपमा क्रेताको जोखिममा हुन्छ, र क्रेता कुनै पनि र सबै क्षतिहरू, दावीहरू, सूटहरू, वा त्यस्ता प्रयोगबाट हुने खर्चहरूबाट हानिरहित माइक्रोचिपको रक्षा गर्न, क्षतिपूर्ति गर्न र होल्ड गर्न सहमत हुन्छन्। कुनै पनि माइक्रोचिप बौद्धिक सम्पदा अधिकार अन्तर्गत कुनै पनि इजाजतपत्र, अस्पष्ट वा अन्यथा, अन्यथा भनिएको छैन।
ट्रेडमार्क (प्रश्न सोध्नुहोस्)
माइक्रोचिपको नाम र लोगो, माइक्रोचिप लोगो, Adaptec, AVR, AVR लोगो, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, MACHLX, MACHLX, Kleuch MediaLB, megaAVR, Microsemi, Microsemi लोगो, MOST, MOST लोगो, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 लोगो, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, SYMFST, Logo , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, र XMEGA संयुक्त राज्य अमेरिका र अन्य देशहरूमा एकीकृत माइक्रोचिप टेक्नोलोजीका दर्ता ट्रेडमार्कहरू हुन्। AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus लोगो, Quiuset Smart-Wire SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, र ZL संयुक्त राज्य अमेरिका आसन्न कुञ्जी दमन, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyOutching, AnyIn, AnyOutching, AnyCapacitor Incorporated Microchip टेक्नोलोजीका दर्ता ट्रेडमार्कहरू हुन्। , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, ECAN, एस्प्रेसो T1GTREC, IBLECUDREME सिरियल प्रोग्रामिङ, ICSP, INICnet, बुद्धिमान समानान्तर, IntelliMOS, अन्तर-चिप जडान, JitterBlocker, Knob-on-Display, KoD, maxCrypto, अधिकतमView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB प्रमाणित लोगो, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, RipREX, RIPREX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, VBBXChector, VBXLOX, विश्वसनीय समय VeriPHY, ViewSpan, WiperLock, XpressConnect, र ZENA संयुक्त राज्य अमेरिका र अन्य देशहरूमा माइक्रोचिप टेक्नोलोजीको ट्रेडमार्कहरू हुन्। SQTP माइक्रोचिप टेक्नोलोजीको सेवा चिन्ह हो जुन संयुक्त राज्य अमेरिकामा समावेश गरिएको छ Adaptec लोगो, फ्रिक्वेन्सी अन डिमान्ड, सिलिकन स्टोरेज टेक्नोलोजी, र Symmcom अन्य देशहरूमा माइक्रोचिप टेक्नोलोजी इंकका दर्ता ट्रेडमार्कहरू हुन्। GestIC माइक्रोचिप टेक्नोलोजी जर्मनी II GmbH & Co. KG को दर्ता गरिएको ट्रेडमार्क हो, माइक्रोचिप टेक्नोलोजी इन्कको सहायक कम्पनी, अन्य देशहरूमा। यहाँ उल्लेख गरिएका अन्य सबै ट्रेडमार्कहरू तिनीहरूको सम्बन्धित कम्पनीहरूको सम्पत्ति हुन्। © 2023, Microchip Technology Incorporated र यसका सहायक कम्पनीहरू। सबै अधिकार सुरक्षित।
ISBN: 978-1-6683-2302-1 गुणस्तर व्यवस्थापन प्रणाली (प्रश्न सोध्नुहोस्) माइक्रोचिपको गुणस्तर व्यवस्थापन प्रणालीको बारेमा जानकारीको लागि, कृपया भ्रमण गर्नुहोस्। www.microchip.com/quality.
विश्वव्यापी बिक्री र सेवा
| अमेरिका | एशिया/प्यासिफिक | एशिया/प्यासिफिक | युरोप |
| कर्पोरेट कार्यालय
2355 West Chandler Blvd। Chandler, AZ 85224-6199 टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ प्राविधिक समर्थन: www.microchip.com/support Web ठेगाना: www.microchip.com एटलान्टा डुलुथ, GA टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ अस्टिन, TX टेलिफोन: ८००-५५५-०१९९ बोस्टन Westborough, MA Tel: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ शिकागो Itasca, IL टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ डलास एडिसन, TX टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ डेट्रोइट नोभि, एमआई टेलिफोन: ८००-५५५-०१९९ ह्युस्टन, TX टेलिफोन: ८००-५५५-०१९९ इन्डियानापोलिस Noblesville, IN Tel: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ लस एन्जलस Mission Viejo, CA Tel: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ Raleigh, NC टेलिफोन: ८००-५५५-०१९९ न्यूयोर्क, NY टेलिफोन: ८००-५५५-०१९९ सान जोस, CA टेलिफोन: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ क्यानडा - टोरन्टो टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ |
अस्ट्रेलिया - सिड्नी
टेलिफोन: ६१-२-९८६८-६७३३ चीन - बेइजिङ टेलिफोन: ६१-२-९८६८-६७३३ चीन - चेङ्दु टेलिफोन: ६१-२-९८६८-६७३३ चीन - चोङकिङ टेलिफोन: ६१-२-९८६८-६७३३ चीन - डोंगगुआन टेलिफोन: ६१-२-९८६८-६७३३ चीन - ग्वांगझाउ टेलिफोन: ६१-२-९८६८-६७३३ चीन - हांग्जाउ टेलिफोन: ६१-२-९८६८-६७३३ चीन - हङकङ SAR टेलिफोन: ८६-१०-८५६९ चीन - नान्जिङ टेलिफोन: ६१-२-९८६८-६७३३ चीन - किंगदाओ टेलिफोन: ६१-२-९८६८-६७३३ चीन - सांघाई टेलिफोन: ६१-२-९८६८-६७३३ चीन - शेनयाङ टेलिफोन: ६१-२-९८६८-६७३३ चीन - शेन्जेन टेलिफोन: ६१-२-९८६८-६७३३ चीन - सुजाउ टेलिफोन: ६१-२-९८६८-६७३३ चीन - वुहान टेलिफोन: ६१-२-९८६८-६७३३ चीन - सियान टेलिफोन: ६१-२-९८६८-६७३३ चीन - सियामेन टेलिफोन: ८६-१०-८५६९ चीन - Zhuhai टेलिफोन: ८६-१०-८५६९ |
भारत - बैंगलोर
टेलिफोन: ६१-२-९८६८-६७३३ भारत - नयाँ दिल्ली टेलिफोन: ६१-२-९८६८-६७३३ भारत - पुणे टेलिफोन: ६१-२-९८६८-६७३३ जापान – ओसाका टेलिफोन: ६१-२-९८६८-६७३३ जापान – टोकियो टेलिफोन: ८१-३-६८८०-३७७० कोरिया - डेगु टेलिफोन: ६१-२-९८६८-६७३३ कोरिया - सियोल टेलिफोन: ६१-२-९८६८-६७३३ मलेसिया - क्वालालम्पुर टेलिफोन: ६१-२-९८६८-६७३३ मलेसिया - पेनाङ टेलिफोन: ६१-२-९८६८-६७३३ फिलिपिन्स - मनिला टेलिफोन: ६१-२-९८६८-६७३३ सिङ्गापुर टेलिफोन: ८६-१०-८५६९ ताइवान - सिन चु टेलिफोन: ६१-२-९८६८-६७३३ ताइवान - काओसिङ टेलिफोन: ६१-२-९८६८-६७३३ ताइवान – ताइपेई टेलिफोन: ६१-२-९८६८-६७३३ थाइल्याण्ड - बैंकक टेलिफोन: ६१-२-९८६८-६७३३ भियतनाम - हो ची मिन्ह टेलिफोन: ६१-२-९८६८-६७३३ |
अस्ट्रिया - वेल्स
टेलिफोन: ६१-२-९८६८-६७३३ फ्याक्स: ४३-७२४२-२२४४-३९३ डेनमार्क - कोपेनहेगन टेलिफोन: ८६-१०-८५६९ फ्याक्स: ४५-४४८५-२८२९ फिनल्याण्ड - एस्पो टेलिफोन: ६१-२-९८६८-६७३३ फ्रान्स - पेरिस Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 जर्मनी - Garching टेलिफोन: ८६-१०-८५६९ जर्मनी - हान टेलिफोन: ८६-१०-८५६९ जर्मनी - Heilbronn टेलिफोन: ८६-१०-८५६९ जर्मनी - कार्ल्सरुहे टेलिफोन: ८६-१०-८५६९ जर्मनी - म्युनिख Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 जर्मनी - रोजेनहेम टेलिफोन: ६१-२-९८६८-६७३३ इजरायल - रानाना टेलिफोन: ६१-२-९८६८-६७३३ इटाली - मिलान टेलिफोन: ८६-१०-८५६९ फ्याक्स: ४५-४४८५-२८२९ इटाली - पाडोभा टेलिफोन: ८६-१०-८५६९ नेदरल्याण्ड्स - ड्रुनेन टेलिफोन: ८६-१०-८५६९ फ्याक्स: ४५-४४८५-२८२९ नर्वे - ट्रोन्डहेम टेलिफोन: ४७-७२८८४३८८ पोल्याण्ड - वार्सा टेलिफोन: ८६-१०-८५६९ रोमानिया - बुखारेस्ट Tel: 40-21-407-87-50 स्पेन - म्याड्रिड Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 स्वीडेन - गोटेनबर्ग Tel: 46-31-704-60-40 स्वीडेन - स्टकहोम टेलिफोन: ६१-२-९८६८-६७३३ UK - Wokingham टेलिफोन: ६१-२-९८६८-६७३३ फ्याक्स: ४३-७२४२-२२४४-३९३ |
© 2023 Microchip Technology Inc. र यसका सहायक कम्पनीहरू
कागजातहरू / स्रोतहरू
 |
माइक्रोचिप DDR AXI4 आर्बिटर [pdf] प्रयोगकर्ता गाइड DDR AXI4 आर्बिटर, DDR AXI4, आर्बिटर |
