MICROCHIP DDR AXI4 Arbiter

Inleiding: Die AXI4-Stream-protokolstandaard gebruik die terminologie Meester en Slaaf. Die ekwivalente Mikroskyfie-terminologie wat in hierdie dokument gebruik word, is onderskeidelik Inisieerder en Teiken.
Opsomming: Die volgende tabel verskaf 'n opsomming van die DDR AXI4 Arbiter eienskappe.

Kenmerkend	Waarde
Kern weergawe	DDR AXI4 Arbiter v2.2
Ondersteunde toestelgesinne	–
Ondersteunde Tool Flow-lisensiëring	–

Kenmerke: DDR AXI4 Arbiter het die volgende sleutelkenmerke:

• IP-kern moet in die IP-katalogus van die Libero SoC-sagteware geïnstalleer word.
• Die kern word gekonfigureer, gegenereer en geïnstansieer binne die SmartDesign-nutsding vir insluiting in die Libero-projeklys.

Toestelgebruik en werkverrigting:

Toestelbesonderhede	Familie	Toestel	Hulpbronne	Werkverrigting (MHz)
LUTs DFF RAMs LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Funksionele beskrywing

Funksionele beskrywing: Hierdie afdeling beskryf die implementeringsbesonderhede van die DDR_AXI4_Arbiter. Die volgende figuur toon die topvlak-pen-uit-diagram van die DDR AXI4 Arbiter.

DDR_AXI4_Arbiter-parameters en koppelvlakseine

Konfigurasie instellings:
Die konfigurasie-instellings vir DDR_AXI4_Arbiter word nie in hierdie dokument gespesifiseer nie.

Insette en uitsette seine:
Die inset- en uitsetseine vir DDR_AXI4_Arbiter word nie in hierdie dokument gespesifiseer nie.

Tydsberekening Diagramme
Die tydsberekeningdiagramme vir DDR_AXI4_Arbiter word nie in hierdie dokument gespesifiseer nie.

Toetsbank

Simulasie:
Die simulasiebesonderhede vir DDR_AXI4_Arbiter word nie in hierdie dokument gespesifiseer nie.
Hersieningsgeskiedenis
Die hersieningsgeskiedenis vir DDR_AXI4_Arbiter word nie in hierdie dokument gespesifiseer nie.
Mikroskyfie FPGA Ondersteuning
Die mikroskyfie FPGA-ondersteuningsinligting vir DDR_AXI4_Arbiter word nie in hierdie dokument gespesifiseer nie.

Produkgebruiksinstruksies

1. Installeer DDR AXI4 Arbiter v2.2 in die IP-katalogus van die Libero SoC-sagteware.
2. Konfigureer, genereer en instansieer die kern binne die SmartDesign-nutsding vir insluiting in die Libero-projeklys.

Inleiding (Vra 'n vraag)

Herinneringe is 'n integrale deel van enige tipiese video- en grafiese toepassing. Hulle word gebruik om hele videorame te buffer wanneer die plaaslike geheue van die FPGA onvoldoende is om die hele raam te hou. Wanneer daar veelvuldige lees en skryf van videorame in DDR is, sal 'n arbiter vereis word om tussen veelvuldige versoeke te arbitreer. Die DDR AXI4 Arbiter IP bied 8 skryfkanale om raambuffers in eksterne DDR-geheue te skryf en 8 leeskanale om rame vanaf eksterne geheue te lees. Die arbitrasie is gebaseer op 'n eerste-kom-eerste-bedien-grondslag. Indien twee versoeke gelyktydig plaasvind, sal die kanaal met die laer kanaalnommer prioriteit geniet. Die arbiter koppel aan die DDR kontroleerder IP deur die AXI4 koppelvlak. Die DDR AXI4 Arbiter bied 'n AXI4 Inisieerder-koppelvlak aan die DDR-skyfiebeheerders. Die arbiter ondersteun tot agt skryfkanale en agt leeskanale. Die blok arbitreer tussen agt leeskanale om toegang tot die AXI-leeskanaal te verskaf op 'n eerste-kom-eerste-bedien manier. Die blok arbitreer tussen agt skryfkanale om toegang tot die AXI-skryfkanaal te verskaf op 'n eerste-kom-eerste-bedien manier. Al agt lees-en-skryf-kanale het gelyke prioriteit. Die AXI4 Initiator-koppelvlak van die Arbiter IP kan gekonfigureer word vir verskeie datawydtes wat wissel van 64 bisse tot 512 bisse.
Belangrik: Die AXI4-Stream-protokolstandaard gebruik die terminologie "Meester" en "Slaaf". Die ekwivalente Mikroskyfie-terminologie wat in hierdie dokument gebruik word, is onderskeidelik Inisieerder en Teiken.
Opsomming (Vra 'n vraag)
Die volgende tabel verskaf 'n opsomming van die DDR AXI4 Arbiter eienskappe.

Tabel 1. DDR AXI4 Arbiter Kenmerke

Hierdie dokument is van toepassing op DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Vereis Libero® SoC v12.3 of later vrystellings. Die IP kan sonder enige lisensie in RTL-modus gebruik word. Vir meer inligting, sien DDR_AXI4_Arbiter.

Kenmerke (Vra 'n vraag)

DDR AXI4 Arbiter het die volgende sleutelkenmerke:

• Agt Skryf-kanale
• Agt Lees-kanale
• AXI4-koppelvlak tot DDR-beheerder
• Konfigureerbare AXI4 breedte: 64, 128, 256 en 512 bisse
• Konfigureerbare adreswydte: 32 tot 64 bisse

Implementering van IP Core in Libero® Design Suite (Vra 'n vraag)
IP-kern moet in die IP-katalogus van die Libero SoC-sagteware geïnstalleer word. Dit word outomaties geïnstalleer deur die IP Catalog-opdateringsfunksie in die Libero SoC-sagteware, of die IP-kern word met die hand van die katalogus afgelaai. Sodra die IP-kern in die Libero SoC-sagteware IP-katalogus geïnstalleer is, word die kern in die SmartDesign-nutsding gekonfigureer, gegenereer en geïnstansieer vir insluiting in die Libero-projeklys.
Toestelgebruik en -prestasie (Vra 'n vraag)
Die volgende tabel lys die toestelgebruik wat vir DDR_AXI4_Arbiter gebruik word.
Tabel 2. DDR_AXI4_Arbiter-gebruik

Toestel Besonderhede		Hulpbronne		Werkverrigting (MHz)	RAM's		Wiskunde blokkies	Chip Globale
Familie	Toestel	LUTs	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Belangrik:

• Die data in die voorafgaande tabel word vasgelê deur gebruik te maak van tipiese sintese- en uitleginstellings. Die IP is opgestel vir agt skryfkanale, agt leeskanale, adreswydte van 32 bis en datawydte van 512 bis konfigurasie.
• Klok word beperk tot 200 MHz terwyl die tydsberekeningsanalise uitgevoer word om die prestasiegetalle te bereik.

Funksionele beskrywing (Vra 'n vraag)
Hierdie afdeling beskryf die implementeringsbesonderhede van die DDR_AXI4_Arbiter. Die volgende figuur toon die topvlak-pen-uit-diagram van die DDR AXI4 Arbiter. Figuur 1-1. Top-vlak Pin-Out Blokdiagram vir Inheemse Arbiter Interface

Die volgende figuur toon die stelselvlak-blokdiagram van die DDR_AXI4_Arbiter in Bus-koppelvlakmodus. Figuur 1-2. Stelselvlakblokdiagram van DDR_AXI4_Arbiter

'n Leestransaksie word geaktiveer deur die insetsein r(x)_req_i hoog op 'n spesifieke leeskanaal te stel. Die arbiter reageer deur erkenning wanneer dit gereed is om die leesversoek te bedien. Toe is dit samplees die begin-AXI-adres en lees die sarsiegrootte wat vanaf die eksterne inisieerder ingevoer word. Die kanaal verwerk die insette en genereer die vereiste AXI-transaksies om data uit die DDR-geheue te lees. Die leesdata-uitvoer vanaf die arbiter is algemeen vir al die leeskanale. Tydens die uitlees van data word die geleesdata wat geldig is van die ooreenstemmende kanaal hoog. Die einde van die leestransaksie word aangedui deur 'n gelees-klaar sein wanneer al die versoekte grepe uitgestuur word. Soortgelyk aan 'n leestransaksie, word 'n skryftransaksie geaktiveer deur die insetsein w(x)_req_i hoog te stel. Saam met die versoeksein moet die skryfbeginadres en die sarsielengte tydens die versoek verskaf word. Wanneer die arbiter beskikbaar is om die skriftelike versoek te bedien, reageer hy deur 'n erkenningsein op die ooreenstemmende kanaal te stuur. Dan moet die gebruiker die skryfdata saam met die data-geldige sein op die kanaal verskaf. Die aantal horlosies die data geldige hoë tydperk moet ooreenstem met die sarsie lengte. Die arbiter voltooi die skryfbewerking en stel die skryf-klaar-sein hoog wat die voltooiing van die skryftransaksie aandui.
DDR_AXI4_Arbiter-parameters en koppelvlakseine (vra 'n vraag)
Hierdie afdeling bespreek die parameters in die DDR_AXI4_Arbiter GUI-konfigureerder en I/O-seine.
2.1 Konfigurasie-instellings (Vra 'n vraag)
Die volgende tabel lys die beskrywing van die konfigurasieparameters wat gebruik word in die hardeware-implementering van DDR_AXI4_Arbiter. Dit is generiese parameters en kan gevarieer word volgens die vereiste van die toepassing.

Tabel 2-1. Konfigurasie parameter

Sein Naam	Beskrywing
AXI ID Breedte	Definieer die AXI ID breedte.
AXI Data Breedte	Definieer die AXI-datawydte.
AXI-adreswydte	Definieer die AXI-adreswydte
Aantal gelees kanale	Opsies om die vereiste aantal skryfkanale te kies uit die aftreklys wat wissel van een kanaal tot agt skryfkanale.
Aantal skryfkanale	Opsies om die vereiste aantal leeskanale te kies uit die aftreklys wat wissel van een kanaal tot agt leeskanale.
AXI4_SELECTION	Opsies om te kies tussen AXI4_MASTER en AXI4_MIRRORED_SLAVE.
Arbiter-koppelvlak	Opsie om die buskoppelvlak te kies.

Insette en uitsette seine (Vra 'n vraag)
Die volgende tabel lys die insette en uitsetpoorte van die DDR AXI4 Arbiter for Bus-koppelvlak.
Tabel 2-2. Invoer- en uitsetpoorte vir Arbiter Bus Interface

Sein Naam	Rigting	Breedte	Beskrywing
terugstel_i	Invoer	—	Aktiewe Lae asynchrone terugstelsein om te ontwerp
sys_ckl_i	Invoer	—	Stelsel klok
ddr_ctrl_ready_i	Invoer	—	Ontvang die gereed-invoersein van die DDR-beheerder
ARVALID_I_0	Invoer	—	Leesversoek van leeskanaal 0
ARSIZE_I_0	Invoer	8 stukkies	lees burstgrootte vanaf leeskanaal 0
ARADDR_I_0	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 0
ARREADY_O_0	Uitset	—	Arbiter erkenning om versoek van leeskanaal 0 te lees
RVALID_O_0	Uitset	—	Lees data geldig vanaf leeskanaal 0
RDATA_O_0	Uitset	[AXI_DATA_WIDTH-1 : 0]	Lees data vanaf leeskanaal 0
RLAST_O_0	Uitset	—	Lees einde van raamsein vanaf leeskanaal 0
BUSER_O_r0	Uitset	—	Lees voltooiing om kanaal 0 te lees
ARVALID_I_1	Invoer	—	Leesversoek van leeskanaal 1
ARSIZE_I_1	Invoer	8 stukkies	Lees sarsiegrootte vanaf leeskanaal 1
ARADDR_I_1	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 1
ARREADY_O_1	Uitset	—	Arbiter erkenning om versoek van leeskanaal 1 te lees
RVALID_O_1	Uitset	—	Lees data geldig vanaf leeskanaal 1
RDATA_O_1	Uitset	[AXI_DATA_WIDTH-1 : 0]	Lees data vanaf leeskanaal 1
RLAST_O_1	Uitset	—	Lees einde van raamsein vanaf leeskanaal 1
BUSER_O_r1	Uitset	—	Lees voltooiing om kanaal 1 te lees
ARVALID_I_2	Invoer	—	Leesversoek van leeskanaal 2

………..vervolg
Sein Naam	Rigting	Breedte	Beskrywing
ARSIZE_I_2	Invoer	8 stukkies	Lees sarsiegrootte vanaf leeskanaal 2
ARADDR_I_2	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 2
ARREADY_O_2	Uitset	—	Arbiter erkenning om versoek van leeskanaal 2 te lees
RVALID_O_2	Uitset	—	Lees data geldig vanaf leeskanaal 2
RDATA_O_2	Uitset	[AXI_DATA_WIDTH-1 : 0]	Lees data vanaf leeskanaal 2
RLAST_O_2	Uitset	—	Lees einde van raamsein vanaf leeskanaal 2
BUSER_O_r2	Uitset	—	Lees voltooiing om kanaal 2 te lees
ARVALID_I_3	Invoer	—	Leesversoek van leeskanaal 3
ARSIZE_I_3	Invoer	8 stukkies	Lees sarsiegrootte vanaf leeskanaal 3
ARADDR_I_3	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 3
ARREADY_O_3	Uitset	—	Arbiter erkenning om versoek van leeskanaal 3 te lees
RVALID_O_3	Uitset	—	Lees data geldig vanaf leeskanaal 3
RDATA_O_3	Uitset	[AXI_DATA_WIDTH-1 : 0]	Lees data vanaf leeskanaal 3
RLAST_O_3	Uitset	—	Lees einde van raamsein vanaf leeskanaal 3
BUSER_O_r3	Uitset	—	Lees voltooiing om kanaal 3 te lees
ARVALID_I_4	Invoer	—	Leesversoek van leeskanaal 4
ARSIZE_I_4	Invoer	8 stukkies	Lees sarsiegrootte vanaf leeskanaal 4
ARADDR_I_4	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 4
ARREADY_O_4	Uitset	—	Arbiter erkenning om versoek van leeskanaal 4 te lees
RVALID_O_4	Uitset	—	Lees data geldig vanaf leeskanaal 4
RDATA_O_4	Uitset	[AXI_DATA_WIDTH-1 : 0]	Lees data vanaf leeskanaal 4
RLAST_O_4	Uitset	—	Lees einde van raamsein vanaf leeskanaal 4
BUSER_O_r4	Uitset	—	Lees voltooiing om kanaal 4 te lees
ARVALID_I_5	Invoer	—	Leesversoek van leeskanaal 5
ARSIZE_I_5	Invoer	8 stukkies	Lees sarsiegrootte vanaf leeskanaal 5
ARADDR_I_5	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 5
ARREADY_O_5	Uitset	—	Arbiter erkenning om versoek van leeskanaal 5 te lees
RVALID_O_5	Uitset	—	Lees data geldig vanaf leeskanaal 5
RDATA_O_5	Uitset	[AXI_DATA_WIDTH-1 : 0]	Lees data vanaf leeskanaal 5
RLAST_O_5	Uitset	—	Lees einde van raamsein vanaf leeskanaal 5
BUSER_O_r5	Uitset	—	Lees voltooiing om kanaal 5 te lees
ARVALID_I_6	Invoer	—	Leesversoek van leeskanaal 6
ARSIZE_I_6	Invoer	8 stukkies	Lees sarsiegrootte vanaf leeskanaal 6
ARADDR_I_6	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 6
ARREADY_O_6	Uitset	—	Arbiter erkenning om versoek van leeskanaal 6 te lees
RVALID_O_6	Uitset	—	Lees data geldig vanaf leeskanaal 6
RDATA_O_6	Uitset	[AXI_DATA_WIDTH-1 : 0]	Lees data vanaf leeskanaal 6
RLAST_O_6	Uitset	—	Lees einde van raamsein vanaf leeskanaal 6

………..vervolg
Sein Naam	Rigting	Breedte	Beskrywing
BUSER_O_r6	Uitset	—	Lees voltooiing om kanaal 6 te lees
ARVALID_I_7	Invoer	—	Leesversoek van leeskanaal 7
ARSIZE_I_7	Invoer	8 stukkies	Lees sarsiegrootte vanaf leeskanaal 7
ARADDR_I_7	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 7
ARREADY_O_7	Uitset	—	Arbiter erkenning om versoek van leeskanaal 7 te lees
RVALID_O_7	Uitset	—	Lees data geldig vanaf leeskanaal 7
RDATA_O_7	Uitset	[AXI_DATA_WIDTH-1 : 0]	Lees data vanaf leeskanaal 7
RLAST_O_7	Uitset	—	Lees einde van raamsein vanaf leeskanaal 7
BUSER_O_r7	Uitset	—	Lees voltooiing om kanaal 7 te lees
AWSIZE_I_0	Invoer	8 stukkies	Skryf burstgrootte vir skryfkanaal 0
WDATA_I_0	Invoer	[AXI_DATA_WIDTH-1:0]	Videodata-invoer om kanaal 0 te skryf
WVALID_I_0	Invoer	—	Skryf data geldig om kanaal 0 te skryf
AWVALID_I_0	Invoer	—	Skryf versoek vanaf skryfkanaal 0
AWADDR_I_0	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 0
AWREADY_O_0	Uitset	—	Arbiter erkenning om versoek te skryf vanaf skryfkanaal 0
BUSER_O_0	Uitset	—	Skryf voltooiing om kanaal 0 te skryf
AWSIZE_I_1	Invoer	8 stukkies	Skryf burstgrootte vir skryfkanaal 1
WDATA_I_1	Invoer	[AXI_DATA_WIDTH-1:0]	Videodata-invoer om kanaal 1 te skryf
WVALID_I_1	Invoer	—	Skryf data geldig om kanaal 1 te skryf
AWVALID_I_1	Invoer	—	Skryf versoek vanaf skryfkanaal 1
AWADDR_I_1	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 1
AWREADY_O_1	Uitset	—	Arbiter erkenning om versoek te skryf vanaf skryfkanaal 1
BUSER_O_1	Uitset	—	Skryf voltooiing om kanaal 1 te skryf
AWSIZE_I_2	Invoer	8 stukkies	Skryf burstgrootte vir skryfkanaal 2
WDATA_I_2	Invoer	[AXI_DATA_WIDTH-1:0]	Videodata-invoer om kanaal 2 te skryf
WVALID_I_2	Invoer	—	Skryf data geldig om kanaal 2 te skryf
AWVALID_I_2	Invoer	—	Skryf versoek vanaf skryfkanaal 2
AWADDR_I_2	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 2
AWREADY_O_2	Uitset	—	Arbiter erkenning om versoek te skryf vanaf skryfkanaal 2
BUSER_O_2	Uitset	—	Skryf voltooiing om kanaal 2 te skryf
AWSIZE_I_3	Invoer	8 stukkies	Skryf burstgrootte vir skryfkanaal 3
WDATA_I_3	Invoer	[AXI_DATA_WIDTH-1:0]	Videodata-invoer om kanaal 3 te skryf
WVALID_I_3	Invoer	—	Skryf data geldig om kanaal 3 te skryf
AWVALID_I_3	Invoer	—	Skryf versoek vanaf skryfkanaal 3
AWADDR_I_3	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 3
AWREADY_O_3	Uitset	—	Arbiter erkenning om versoek te skryf vanaf skryfkanaal 3
BUSER_O_3	Uitset	—	Skryf voltooiing om kanaal 3 te skryf
AWSIZE_I_4	Invoer	8 stukkies	Skryf burstgrootte vir skryfkanaal 4

………..vervolg
Sein Naam	Rigting	Breedte	Beskrywing
WDATA_I_4	Invoer	[AXI_DATA_WIDTH-1:0]	Videodata-invoer om kanaal 4 te skryf
WVALID_I_4	Invoer	—	Skryf data geldig om kanaal 4 te skryf
AWVALID_I_4	Invoer	—	Skryf versoek vanaf skryfkanaal 4
AWADDR_I_4	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 4
AWREADY_O_4	Uitset	—	Arbiter erkenning om versoek te skryf vanaf skryfkanaal 4
BUSER_O_4	Uitset	—	Skryf voltooiing om kanaal 4 te skryf
AWSIZE_I_5	Invoer	8 stukkies	Skryf burstgrootte vir skryfkanaal 5
WDATA_I_5	Invoer	[AXI_DATA_WIDTH-1:0]	Videodata-invoer om kanaal 5 te skryf
WVALID_I_5	Invoer	—	Skryf data geldig om kanaal 5 te skryf
AWVALID_I_5	Invoer	—	Skryf versoek vanaf skryfkanaal 5
AWADDR_I_5	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 5
AWREADY_O_5	Uitset	—	Arbiter erkenning om versoek te skryf vanaf skryfkanaal 5
BUSER_O_5	Uitset	—	Skryf voltooiing om kanaal 5 te skryf
AWSIZE_I_6	Invoer	8 stukkies	Skryf burstgrootte vir skryfkanaal 6
WDATA_I_6	Invoer	[AXI_DATA_WIDTH-1:0]	Videodata-invoer om kanaal 6 te skryf
WVALID_I_6	Invoer	—	Skryf data geldig om kanaal 6 te skryf
AWVALID_I_6	Invoer	—	Skryf versoek vanaf skryfkanaal 6
AWADDR_I_6	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 6
AWREADY_O_6	Uitset	—	Arbiter erkenning om versoek te skryf vanaf skryfkanaal 6
BUSER_O_6	Uitset	—	Skryf voltooiing om kanaal 6 te skryf
AWSIZE_I_7	Invoer	8 stukkies	Skryf burstgrootte vanaf skryfkanaal 7
WDATA_I_7	Invoer	[AXI_DATA_WIDTH-1:0]	Videodata-invoer om kanaal 7 te skryf
WVALID_I_7	Invoer	—	Skryf data geldig om kanaal 7 te skryf
AWVALID_I_7	Invoer	—	Skryf 'n versoek vanaf skryfkanaal 7
AWADDR_I_7	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 7
AWREADY_O_7	Uitset	—	Arbiter erkenning om versoek te skryf vanaf skryfkanaal 7
BUSER_O_7	Uitset	—	Skryf voltooiing om kanaal 7 te skryf

Die volgende tabel lys die insette en uitsetpoorte van die DDR AXI4 Arbiter vir die inheemse koppelvlak.
Tabel 2-3. Invoer- en afvoerpoorte vir inheemse Arbiter-koppelvlak

Sein Naam	Rigting	Breedte	Beskrywing
terugstel_i	Invoer	—	Aktiewe lae asynchrone terugstelsein om te ontwerp
sys_clk_i	Invoer	—	Stelsel klok
ddr_ctrl_ready_i	Invoer	—	Ontvang die gereed-invoersein van die DDR-beheerder
r0_req_i	Invoer	—	Lees versoek van inisieerder 0
r0_burst_size_i	Invoer	8 stukkies	Lees bars grootte
r0_rstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 0
r0_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 0 te lees

………..vervolg
Sein Naam	Rigting	Breedte	Beskrywing
r0_data_valid_o	Uitset	—	Lees data geldig vanaf leeskanaal 0
r0_klaar_o	Uitset	—	Lees voltooiing aan inisieerder 0
r1_req_i	Invoer	—	Lees versoek van inisieerder 1
r1_burst_size_i	Invoer	8 stukkies	Lees bars grootte
r1_rstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 1
r1_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 1 te lees
r1_data_valid_o	Uitset	—	Lees data geldig vanaf leeskanaal 1
r1_klaar_o	Uitset	—	Lees voltooiing aan inisieerder 1
r2_req_i	Invoer	—	Lees versoek van inisieerder 2
r2_burst_size_i	Invoer	8 stukkies	Lees bars grootte
r2_rstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 2
r2_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 2 te lees
r2_data_valid_o	Uitset	—	Lees data geldig vanaf leeskanaal 2
r2_klaar_o	Uitset	—	Lees voltooiing aan inisieerder 2
r3_req_i	Invoer	—	Lees versoek van inisieerder 3
r3_burst_size_i	Invoer	8 stukkies	Lees bars grootte
r3_rstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 3
r3_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 3 te lees
r3_data_valid_o	Uitset	—	Lees data geldig vanaf leeskanaal 3
r3_klaar_o	Uitset	—	Lees voltooiing aan inisieerder 3
r4_req_i	Invoer	—	Lees versoek van inisieerder 4
r4_burst_size_i	Invoer	8 stukkies	Lees bars grootte
r4_rstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 4
r4_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 4 te lees
r4_data_valid_o	Uitset	—	Lees data geldig vanaf leeskanaal 4
r4_klaar_o	Uitset	—	Lees voltooiing aan inisieerder 4
r5_req_i	Invoer	—	Lees versoek van inisieerder 5
r5_burst_size_i	Invoer	8 stukkies	Lees bars grootte
r5_rstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 5
r5_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 5 te lees
r5_data_valid_o	Uitset	—	Lees data geldig vanaf leeskanaal 5
r5_klaar_o	Uitset	—	Lees voltooiing aan inisieerder 5
r6_req_i	Invoer	—	Lees versoek van inisieerder 6
r6_burst_size_i	Invoer	8 stukkies	Lees bars grootte
r6_rstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 6
r6_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 6 te lees
r6_data_valid_o	Uitset	—	Lees data geldig vanaf leeskanaal 6
r6_klaar_o	Uitset	—	Lees voltooiing aan inisieerder 6
r7_req_i	Invoer	—	Lees versoek van inisieerder 7
r7_burst_size_i	Invoer	8 stukkies	Lees bars grootte

………..vervolg
Sein Naam	Rigting	Breedte	Beskrywing
r7_rstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres vanwaar lees begin moet word vir leeskanaal 7
r7_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 7 te lees
r7_data_valid_o	Uitset	—	Lees data geldig vanaf leeskanaal 7
r7_klaar_o	Uitset	—	Lees voltooiing aan inisieerder 7
rdata_o	Uitset	[AXI_DATA_WIDTH – 1:0]	Videodata-uitvoer vanaf leeskanaal
w0_burst_size_i	Invoer	8 stukkies	Skryf barsgrootte
w0_data_i	Invoer	[AXI_DATA_WIDTH – 1:0]	Videodata-invoer om kanaal 0 te skryf
w0_data_valid_i	Invoer	—	Skryf data geldig om kanaal 0 te skryf
w0_req_i	Invoer	—	Skryf versoek van inisieerder 0
w0_wstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 0
w0_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 0 te skryf
w0_klaar_o	Uitset	—	Skryf voltooiing aan inisieerder 0
w1_burst_size_i	Invoer	8 stukkies	Skryf barsgrootte
w1_data_i	Invoer	[AXI_DATA_WIDTH – 1:0]	Videodata-invoer om kanaal 1 te skryf
w1_data_valid_i	Invoer	—	Skryf data geldig om kanaal 1 te skryf
w1_req_i	Invoer	—	Skryf versoek van inisieerder 1
w1_wstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 1
w1_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 1 te skryf
w1_klaar_o	Uitset	—	Skryf voltooiing aan inisieerder 1
w2_burst_size_i	Invoer	8 stukkies	Skryf barsgrootte
w2_data_i	Invoer	[AXI_DATA_WIDTH – 1:0]	Videodata-invoer om kanaal 2 te skryf
w2_data_valid_i	Invoer	—	Skryf data geldig om kanaal 2 te skryf
w2_req_i	Invoer	—	Skryf versoek van inisieerder 2
w2_wstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 2
w2_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 2 te skryf
w2_klaar_o	Uitset	—	Skryf voltooiing aan inisieerder 2
w3_burst_size_i	Invoer	8 stukkies	Skryf barsgrootte
w3_data_i	Invoer	[AXI_DATA_WIDTH – 1:0]	Videodata-invoer om kanaal 3 te skryf
w3_data_valid_i	Invoer	—	Skryf data geldig om kanaal 3 te skryf
w3_req_i	Invoer	—	Skryf versoek van inisieerder 3
w3_wstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 3
w3_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 3 te skryf
w3_klaar_o	Uitset	—	Skryf voltooiing aan inisieerder 3
w4_burst_size_i	Invoer	8 stukkies	Skryf barsgrootte
w4_data_i	Invoer	[AXI_DATA_WIDTH – 1:0]	Videodata-invoer om kanaal 4 te skryf
w4_data_valid_i	Invoer	—	Skryf data geldig om kanaal 4 te skryf
w4_req_i	Invoer	—	Skryf versoek van inisieerder 4
w4_wstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 4

………..vervolg
Sein Naam	Rigting	Breedte	Beskrywing
w4_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 4 te skryf
w4_klaar_o	Uitset	—	Skryf voltooiing aan inisieerder 4
w5_burst_size_i	Invoer	8 stukkies	Skryf barsgrootte
w5_data_i	Invoer	[AXI_DATA_WIDTH – 1:0]	Videodata-invoer om kanaal 5 te skryf
w5_data_valid_i	Invoer	—	Skryf data geldig om kanaal 5 te skryf
w5_req_i	Invoer	—	Skryf versoek van inisieerder 5
w5_wstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 5
w5_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 5 te skryf
w5_klaar_o	Uitset	—	Skryf voltooiing aan inisieerder 5
w6_burst_size_i	Invoer	8 stukkies	Skryf barsgrootte
w6_data_i	Invoer	[AXI_DATA_WIDTH – 1:0]	Videodata-invoer om kanaal 6 te skryf
w6_data_valid_i	Invoer	—	Skryf data geldig om kanaal 6 te skryf
w6_req_i	Invoer	—	Skryf versoek van inisieerder 6
w6_wstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 6
w6_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 6 te skryf
w6_klaar_o	Uitset	—	Skryf voltooiing aan inisieerder 6
w7_burst_size_i	Invoer	8 stukkies	Skryf barsgrootte
w7_data_i	Invoer	[AXI_DATA_WIDTH – 1:0]	Videodata-invoer om kanaal 7 te skryf
w7_data_valid_i	Invoer	—	Skryf data geldig om kanaal 7 te skryf
w7_req_i	Invoer	—	Skryf versoek van inisieerder 7
w7_wstart_addr_i	Invoer	[AXI_ADDR_WIDTH – 1:0]	DDR-adres waarheen geskryf moet word vanaf skryfkanaal 7
w7_ack_o	Uitset	—	Arbiter erkenning om versoek van inisieerder 7 te skryf
w7_klaar_o	Uitset	—	Skryf voltooiing aan inisieerder 7
AXI I/F Seine
Lees Adreskanaal
arid_o	Uitset	[AXI_ID_WIDTH – 1:0]	Lees adres ID. Identifikasie tag vir die leesadresgroep seine.
araddr_o	Uitset	[AXI_ADDR_WIDTH – 1:0]	Lees adres. Verskaf die aanvanklike adres van 'n leesbarstransaksie. Slegs die beginadres van die sarsie word verskaf.
arlen_o	Uitset	[7:0]	Barslengte. Verskaf die presiese aantal oordragte in 'n sarsie. Hierdie inligting bepaal die aantal data-oordragte wat met die adres geassosieer word.
arsize_o	Uitset	[2:0]	Burst grootte. Grootte van elke oordrag in die sarsie.
arburst_o	Uitset	[1:0]	Burst tipe. Tesame met die grootte-inligting, besonderhede hoe die adres vir elke oordrag binne die sarsie bereken word. Vasgestel op 2'b01 à Inkrementele adres bars.
arlock_o	Uitset	[1:0]	Tipe slot. Verskaf bykomende inligting oor die atoomkenmerke van die oordrag. Vasgestel op 2'b00 à Normale Toegang.

………..vervolg
Sein Naam	Rigting	Breedte	Beskrywing
archache_o	Uitset	[3:0]	Cache tipe. Verskaf bykomende inligting oor die kasbare kenmerke van die oordrag. Vasgestel op 4'b0000 à Nie-kasbaar en nie-bufferbaar.
arprot_o	Uitset	[2:0]	Beskerming tipe. Verskaf beskermingseenheidinligting vir die transaksie. Vasgestel op 3'b000 à Normale, veilige datatoegang.
arvalid_o	Uitset	—	Lees adres geldig. Wanneer HOOG, is die gelees adres en beheer inligting geldig en bly hoog totdat die adres erken sein, reeds, hoog is. 1 = Adres en kontrole inligting geldig 0 = Adres- en beheerinligting nie geldig nie
reeds_o	Invoer	—	Lees adres gereed. Die teiken is gereed om 'n adres en gepaardgaande beheerseine te aanvaar. 1 = teiken gereed 0 = teiken nie gereed nie
Lees Data Channel
ontslae raak	Invoer	[AXI_ID_WIDTH – 1:0]	Lees ID tag. ID tag van die leesdatagroep seine. Die ontslae waarde word gegenereer deur die teiken en moet ooreenstem met die droë waarde van die gelees transaksie waarop dit reageer.
data	Invoer	[AXI_DATA_WIDTH – 1:0]	Lees data
rresp	Invoer	[1:0]	Lees reaksie. Die status van die leesoordrag. Toelaatbare antwoorde is OKAY, EXOKAY, SLVERR en DECERR.
laaste	Invoer	—	Lees laaste. Laaste oordrag in 'n leesbars.
geldig	Invoer	—	Lees geldig. Vereiste leesdata is beskikbaar en die leesoordrag kan voltooi word. 1 = leesdata beskikbaar 0 = leesdata nie beskikbaar nie
weer gereed	Uitset	—	Lees gereed. Inisieerder kan die gelees data en reaksie inligting aanvaar. 1= inisieerder gereed 0 = inisieerder nie gereed nie
Skryf adreskanaal
wyd	Uitset	[AXI_ID_WIDTH – 1:0]	Skryf adres ID. Identifikasie tag vir die skryfadresgroep seine.
awaddr	Uitset	[AXI_ADDR_WIDTH – 1:0]	Skryf adres. Verskaf die adres van die eerste oordrag in 'n skryfsarsietransaksie. Die gepaardgaande beheerseine word gebruik om die adresse van die oorblywende oordragte in die sarsie te bepaal.
awlen	Uitset	[7:0]	Barslengte. Verskaf die presiese aantal oordragte in 'n sarsie. Hierdie inligting bepaal die aantal data-oordragte wat met die adres geassosieer word.
awsize	Uitset	[2:0]	Burst grootte. Grootte van elke oordrag in die sarsie. Byte laan strobes dui presies aan watter grepe bane om by te werk.
abarst	Uitset	[1:0]	Burst tipe. Tesame met die grootte-inligting, besonderhede hoe die adres vir elke oordrag binne die sarsie bereken word. Vasgestel op 2'b01 à Inkrementele adres bars.

………..vervolg
Sein Naam	Rigting	Breedte	Beskrywing
awlock	Uitset	[1:0]	Tipe slot. Verskaf bykomende inligting oor die atoomkenmerke van die oordrag. Vasgestel op 2'b00 à Normale Toegang.
awcache	Uitset	[3:0]	Cache tipe. Dui die bufferbare, kasbare, deurskryf-, terugskryf- en toewyseienskappe van die transaksie aan. Vasgestel op 4'b0000 à Nie-kasbaar en nie-bufferbaar.
awprot	Uitset	[2:0]	Beskerming tipe. Dui die normale, bevoorregte of veilige beskermingsvlak van die transaksie aan en of die transaksie 'n datatoegang of 'n instruksietoegang is. Vasgestel op 3'b000 à Normale, veilige datatoegang.
verskriklik	Uitset	—	Skryf adres geldig. Dui aan dat geldige skryfadres en kontrole-inligting beskikbaar is. 1 = adres- en beheerinligting beskikbaar 0 = adres- en beheerinligting nie beskikbaar nie. Die adres- en beheerinligting bly stabiel totdat die adres-erkenningsein, klaar, HOOG gaan.
gereed	Invoer	—	Skryf adres gereed. Dui aan dat die teiken gereed is om 'n adres en gepaardgaande beheerseine te aanvaar. 1 = teiken gereed 0 = teiken nie gereed nie
Skryf datakanaal
wdata	Uitset	[AXI_DATA_WIDTH – 1:0]	Skryf data
wstrb	Uitset	[AXI_DATA_WIDTH – 8:0]	Skryf strobes. Hierdie sein dui aan watter greepbane in die geheue opgedateer moet word. Daar is een skryfstrobe vir elke agt bisse van die skryfdatabus.
gewis	Uitset	—	Skryf laaste. Laaste oordrag in 'n skryfsarsie.
geldig	Uitset	—	Skryf geldig. Geldige skryfdata en strobes is beskikbaar. 1 = skryfdata en strobe beskikbaar 0 = skryfdata en strobes nie beskikbaar nie
moerig	Invoer	—	Skryf gereed. Teiken kan die skryfdata aanvaar. 1 = teiken gereed 0 = teiken nie gereed nie
Skryf reaksiekanaal
bied	Invoer	[AXI_ID_WIDTH – 1:0]	Antwoord ID. Die identifikasie tag van die skryf-antwoord. Die bodwaarde moet ooreenstem met die wye waarde van die skryftransaksie waarop die teiken reageer.
bresp	Invoer	[1:0]	Skryf antwoord. Status van die skryftransaksie. Die toelaatbare antwoorde is OKAY, EXOKAY, SLVERR en DECERR.
ongeldig	Invoer	—	Skryf antwoord geldig. Geldige skryfantwoord is beskikbaar. 1 = skryf antwoord beskikbaar 0 = skryfantwoord nie beskikbaar nie
broodjies	Uitset	—	Reaksie gereed. Inisieerder kan die antwoordinligting aanvaar. 1 = inisieerder gereed 0 = inisieerder nie gereed nie

Tydsberekeningdiagramme (Vra 'n vraag)
Hierdie afdeling bespreek DDR_AXI4_Arbiter tydsberekening diagramme. Die volgende figure toon die verbinding van die lees- en skryfversoekinsette, begingeheue-adres, skryfinsette van die eksterne inisieerder, lees- of skryferkenning, en lees- of skryfvoltooiingsinsette wat deur arbiter gegee word.
Figuur 3-1. Tydsberekeningdiagram vir seine wat gebruik word om deur AXI4-koppelvlak te skryf/lees

Toetsbank (Vra 'n vraag)
'n Verenigde toetsbank word gebruik om DDR_AXI4_Arbiter wat as gebruikerstoetsbank genoem word, te verifieer en te toets. Toetsbank word verskaf om die funksionaliteit van die DDR_AXI4_Arbiter IP na te gaan. Hierdie toetsbank werk slegs vir twee leeskanale en twee skryfkanale met Bus Interface-konfigurasie.
 Simulasie (Vra 'n vraag)
Die volgende stappe beskryf hoe om die kern met behulp van die toetsbank te simuleer:

1. Maak die Libero® SoC Catalog-oortjie oop, brei Solutions-Video uit, dubbelklik DDR_AXI4_Arbiter en klik dan OK. Die dokumentasie wat met die IP geassosieer word, word onder Dokumentasie gelys. Belangrik: As jy nie die Katalogus-oortjie sien nie, gaan na View > Windows-kieslys en klik Katalogus om dit sigbaar te maak.

Figuur 4-1. DDR_AXI4_Arbiter IP-kern in Libero SoC-katalogus

Skep komponent venster verskyn soos getoon in die volgende. Klik OK. Maak seker dat die naam DDR_AXI4_ARBITER_PF_C0 is.
Figuur 4-2. Skep komponent

Konfigureer die IP vir 2 leeskanale, 2 skryfkanale en kies Bus Interface soos getoon in die volgende figuur en klik OK om die IP te genereer.
Figuur 4-3. Konfigurasie

Op die Stimulus Hiërargie-oortjie, kies die toetsbank (DDR_AXI4_ARBITER_PF_tb.v), regskliek en klik dan Simuleer Pre-Synth Design > Open Interactively.
Belangrik: As jy nie die Stimulus Hiërargie-oortjie sien nie, gaan na View > Windows-kieslys en klik Stimulus Hierarchy om dit sigbaar te maak.
Figuur 4-4. Simulering van voor-sintese-ontwerpModelSim maak oop met die toetsbank file, soos in die volgende figuur getoon.
Figuur 4-5. ModelSim Simulasie Venster

Belangrik: As die simulasie onderbreek word as gevolg van die looptydlimiet gespesifiseer in die .do file, gebruik die run -all opdrag om die simulasie te voltooi.
Hersieningsgeskiedenis (Vra 'n vraag)
Die hersieningsgeskiedenis beskryf die veranderinge wat in die dokument geïmplementeer is. Die veranderinge word volgens hersiening gelys, wat begin met die nuutste publikasie.
Tabel 5-1. Hersieningsgeskiedenis

Hersiening	Datum	Beskrywing
A	04/2023	Die volgende is die lys van veranderinge in hersiening A van die dokument: • Het die dokument na die Mikroskyfie-sjabloon migreer. • Het die dokumentnommer na DS00004976A vanaf 50200950 opgedateer. • Bygevoeg 4. Toetsbank.
2.0	—	Die volgende is die lys van veranderinge in hersiening 2.0 van die dokument: • Bygevoeg Figuur 1-2. • Bygevoeg Tabel 2-2. • Het die name van sommige invoer- en uitsetseinname in opgedateer Tabel 2-2.
1.0	—	Aanvanklike vrystelling.

Mikroskyfie FPGA-ondersteuning (vra 'n vraag)
Microchip FPGA-produktegroep ondersteun sy produkte met verskeie ondersteuningsdienste, insluitend kliëntediens, kliënte-tegniese ondersteuningsentrum, 'n webwebwerf, en wêreldwye verkoopskantore. Kliënte word voorgestel om Microchip aanlyn hulpbronne te besoek voordat hulle ondersteuning kontak, aangesien dit baie waarskynlik is dat hul navrae reeds beantwoord is. Kontak Tegniese Ondersteuningsentrum deur die webwebwerf by www.microchip.com/support. Noem die FPGA-toestelonderdeelnommer, kies die toepaslike gevalkategorie en laai ontwerp op files terwyl die skep van 'n tegniese ondersteuning geval. Kontak Kliëntediens vir nie-tegniese produkondersteuning, soos produkpryse, produkopgraderings, bygewerkte inligting, bestellingstatus en magtiging.

• Van Noord-Amerika, skakel 800.262.1060
• Van die res van die wêreld, skakel 650.318.4460
• Faks, van enige plek in die wêreld, 650.318.8044

Mikroskyfie-inligting (Vra 'n vraag)

Die mikroskyfie Webwebwerf (Vra 'n vraag)
Microchip bied aanlyn ondersteuning via ons webwebwerf by www.microchip.com/. Hierdie webwebwerf word gebruik om te maak files en inligting maklik beskikbaar vir kliënte. Sommige van die beskikbare inhoud sluit in:

• Produk Ondersteuning – Datablaaie en errata, aansoeknotas en aample-programme, ontwerphulpbronne, gebruikersgidse en hardeware-ondersteuningsdokumente, nuutste sagtewarevrystellings en argiefsagteware
• Algemene Tegniese Ondersteuning - Gereelde Vrae (Gereelde Vrae), tegniese ondersteuningsversoeke, aanlyn besprekingsgroepe, mikroskyfie-ontwerpvennootprogramledelys
• Besigheid van Microchip – Produkkieser- en bestelgidse, jongste Microchip-persvrystellings, 'n lys van seminare en geleenthede, lyste van Microchip-verkoopskantore, -verspreiders en fabrieksverteenwoordigers

Produkveranderingkennisgewingdiens (Vra 'n vraag)
Microchip se kennisgewingdiens vir produkverandering help om kliënte op hoogte te hou van Microchip-produkte. Intekenare sal e-poskennisgewings ontvang wanneer daar veranderinge, opdaterings, hersienings of foute is wat verband hou met 'n spesifieke produkfamilie of ontwikkelingsinstrument van belang. Om te registreer, gaan na www.microchip.com/pcn en volg die registrasie-instruksies.
Kliëntediens (Vra 'n vraag)
Gebruikers van Microchip-produkte kan bystand deur verskeie kanale ontvang:

• Verspreider of verteenwoordiger
• Plaaslike Verkoopskantoor
• Ingebedde oplossingsingenieur (ESE)
• Tegniese Ondersteuning

Kliënte moet hul verspreider, verteenwoordiger of ESE kontak vir ondersteuning. Plaaslike verkoopskantore is ook beskikbaar om kliënte te help. 'n Lys van verkoopskantore en liggings is by hierdie dokument ingesluit. Tegniese ondersteuning is beskikbaar deur die webwebwerf by: www.microchip.com/support.
Mikroskyfie ontwerp kodebeskermingsfunksie (vra 'n vraag)
Let op die volgende besonderhede van die kodebeskermingsfunksie op Mikroskyfie-produkte:

• Mikroskyfie-produkte voldoen aan die spesifikasies vervat in hul spesifieke mikroskyfie-datablad.
• Microchip glo dat sy familie produkte veilig is wanneer dit op die beoogde manier gebruik word, binne bedryfspesifikasies en onder normale toestande.
• Mikroskyfie waardeer en beskerm sy intellektuele eiendomsregte aggressief. Pogings om die kodebeskermingskenmerke van Microchip-produk te oortree, is streng verbode en kan die DigitalMillennium Copyright Act oortree.
• Nóg Microchip nóg enige ander halfgeleiervervaardiger kan die sekuriteit van sy kode waarborg. Kodebeskerming beteken nie dat ons waarborg dat die produk “onbreekbaar” is nie. Kodebeskerming ontwikkel voortdurend. Microchip is daartoe verbind om die kodebeskermingseienskappe van ons produkte voortdurend te verbeter.

Regskennisgewing (Vra 'n vraag)
Hierdie publikasie en die inligting hierin mag slegs met Mikroskyfie-produkte gebruik word, insluitend om Mikroskyfie-produkte met jou toepassing te ontwerp, te toets en te integreer. Gebruik van hierdie inligting op enige ander wyse oortree hierdie bepalings. Inligting rakende toesteltoepassings word slegs vir u gerief verskaf en kan deur opdaterings vervang word. Dit is jou verantwoordelikheid om te verseker dat jou aansoek aan jou spesifikasies voldoen. Kontak jou plaaslike Microchip-verkoopskantoor vir bykomende ondersteuning of, kry bykomende ondersteuning by www.microchip.com/en-us/support/design-help/ kliënt-ondersteuningsdienste. HIERDIE INLIGTING WORD “SOOS IS” DEUR MICROCHIP VERSKAF. MICROCHIP MAAK GEEN VERTOë OF WAARBORGE VAN ENIGE AARD, HETsy UITDRUKKELIJK OF GEÏMPLISEERD, SKRIFTELIK OF MONDELING, STATUTÊRE OF ANDERS, VERWANTE MET DIE INLIGTING, INGESLUIT, MAAR NIE BEPERK TOT ENIGE GEÏSPLISEERDE WAARBORGE, EN NIE BEPERK NIE SPESIFIEKE DOEL, OF WAARBORGE VERWANT AAN SY TOESTAND, KWALITEIT OF PRESTASIE. IN GEEN GEVAL SAL MICROCHIP AANSPREEKLIK WEES VIR ENIGE INDIREKTE, SPESIALE, STRAF-, TOEVALLE OF GEVOLLIKE VERLIES, SKADE, KOSTE OF UITGAWE VAN ENIGE AARD WAT OOKAL VERWANT IS MET DIE INLIGTING OF DIE GEBRUIK DAARVAN, EGTER INDIEN OF IN GEVAL, TEN AANZIEN VAN DIE INLIGTING. DIE MOONTLIKHEID OF DIE SKADE IS VOORSIENBAAR? IN DIE VOLSTE MAAT DEUR DIE WET TOEGELAAT, SAL MICROCHIP SE TOTALE AANSPREEKLIKHEID OP ALLE EISE OP ENIGE MANIER VERBAND MET DIE INLIGTING OF DIE GEBRUIK DAARVAN NIE DIE AANTAL FOOIE, INDIEN ENIGE, WAARVOOR U DIREKS AAN DIE INFORMATIONOCHIP BETAAL HET, OORSKRYF NIE. Die gebruik van Mikroskyfie-toestelle in lewensondersteunings- en/of veiligheidstoepassings is geheel en al op die koper se risiko, en die koper stem in om Mikroskyfie te verdedig, te vrywaar en skadeloos te hou teen enige en alle skade, eise, regsgedinge of uitgawes wat uit sodanige gebruik voortspruit. Geen lisensies word, implisiet of andersins, onder enige mikroskyfie intellektuele eiendomsregte oorgedra nie, tensy anders vermeld.
Handelsmerke (Vra 'n vraag)
Die mikroskyfie naam en logo, die mikroskyfie logo, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron en XMEGA is geregistreerde handelsmerke van Microchip Technology Incorporated in die VSA en ander lande. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus-logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime en ZL is geregistreerde handelsmerke van Microchip Technology Incorporated in the USA Adjacent Key Suppression, AKS, Analoog-vir-die-Digitale Ouderdom, Enige Kapasitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, IN-Circuit, In-Circuit, Serial Programming, Serial Intelligente Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified-logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, . , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Totale uithouvermoë, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox VeriPHY, ViewSpan, WiperLock, XpressConnect en ZENA is handelsmerke van Microchip Technology Incorporated in die VSA en ander lande. SQTP is 'n diensmerk van Microchip Technology Ingelyf in die VSA. Die Adaptec-logo, Frequency on Demand, Silicon Storage Technology en Symmcom is geregistreerde handelsmerke van Microchip Technology Inc. in ander lande. GestIC is 'n geregistreerde handelsmerk van Microchip Technology Germany II GmbH & Co. KG, 'n filiaal van Microchip Technology Inc., in ander lande. Alle ander handelsmerke wat hierin genoem word, is die eiendom van hul onderskeie maatskappye. © 2023, Microchip Technology Incorporated en sy filiale. Alle regte voorbehou.
ISBN: 978-1-6683-2302-1 Kwaliteitbestuurstelsel (Vra 'n Vraag) Vir inligting oor Microchip se Kwaliteitbestuurstelsels, besoek asseblief www.microchip.com/quality.

Wêreldwye verkope en diens

AMERIKA	ASIA/PASIFIK	ASIA/PASIFIK	EUROPA
Korporatiewe Kantoor 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Tegniese ondersteuning: www.microchip.com/support Web Adres: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078	Australië – Sydney Tel: 61-2-9868-6733 China – Beijing Tel: 86-10-8569-7000 China – Chengdu Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China – Nanjing Tel: 86-25-8473-2460 China – Qingdao Tel: 86-532-8502-7355 China – Sjanghai Tel: 86-21-3326-8000 China – Shenyang Tel: 86-24-2334-2829 China – Shenzhen Tel: 86-755-8864-2200 China – Suzhou Tel: 86-186-6233-1526 China – Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China – Xiamen Tel: 86-592-2388138 China – Zhuhai Tel: 86-756-3210040	Indië – Bangalore Tel: 91-80-3090-4444 Indië – Nieu-Delhi Tel: 91-11-4160-8631 Indië - Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokio Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoel Tel: 82-2-554-7200 Maleisië – Kuala Lumpur Tel: 60-3-7651-7906 Maleisië – Penang Tel: 60-4-227-8870 Filippyne - Manila Tel: 63-2-634-9065 Singapoer Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Viëtnam – Ho Chi Minh Tel: 84-28-5448-2100	Oostenryk – Wels Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Denemarke – Kopenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Finland – Espoo Tel: 358-9-4520-820 Frankryk – Parys Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Duitsland – Garching Tel: 49-8931-9700 Duitsland – Haan Tel: 49-2129-3766400 Duitsland – Heilbronn Tel: 49-7131-72400 Duitsland – Karlsruhe Tel: 49-721-625370 Duitsland – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Duitsland – Rosenheim Tel: 49-8031-354-560 Israel – Ra'anana Tel: 972-9-744-7705 Italië - Milaan Tel: 39-0331-742611 Faks: 39-0331-466781 Italië – Padova Tel: 39-049-7625286 Nederland – Drunen Tel: 31-416-690399 Faks: 31-416-690340 Noorweë – Trondheim Tel: 47-72884388 Pole - Warskou Tel: 48-22-3325737 Roemenië – Boekarest Tel: 40-21-407-87-50 Spanje - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Swede – Goteberg Tel: 46-31-704-60-40 Swede – Stockholm Tel: 46-8-5090-4654 VK – Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820

© 2023 Microchip Technology Inc. en sy filiale

Dokumente / Hulpbronne

MICROCHIP DDR AXI4 Arbiter [pdf] Gebruikersgids DDR AXI4 Arbiter, DDR AXI4, Arbiter

Verwysings

• Gebruikershandleiding