MICROCHIP DDR AXI4 Arbiter
Pasiuna: Ang AXI4-Stream protocol standard naggamit sa terminolohiya nga Master ug Slave. Ang katumbas nga terminolohiya sa Microchip nga gigamit niini nga dokumento mao ang Initiator ug Target, matag usa.
Katingbanan: Ang mosunod nga lamesa naghatag ug summary sa DDR AXI4 Arbiter nga mga kinaiya.
| Kinaiya | Bili |
|---|---|
| Kinauyokan nga Bersyon | DDR AXI4 Arbiter v2.2 |
| Gisuportahan nga Mga Pamilya sa Device | – |
| Gisuportahan nga Tool Flow Licensing | – |
Mga bahin: Ang DDR AXI4 Arbiter adunay mga mosunud nga hinungdanon nga bahin:
- Ang IP core kinahanglang ma-install sa IP Catalog sa Libero SoC software.
- Ang kinauyokan gi-configure, namugna, ug gi-instantiate sulod sa SmartDesign tool para iapil sa Libero project list.
Paggamit ug Pagganap sa Device:
| Mga Detalye sa Device | Pamilya | Device | Mga kapanguhaan | Pagganap (MHz) |
|---|---|---|---|---|
| LUTs DFF RAMs LSRAM SRAM Math Blocks Chip Globals | PolarFire | MPF300T-1 | 5411 4202 | 266 |
Functional nga Deskripsyon
Functional nga Deskripsyon: Kini nga seksyon naghulagway sa mga detalye sa pagpatuman sa DDR_AXI4_Arbiter. Ang mosunod nga numero nagpakita sa top-level pin-out diagram sa DDR AXI4 Arbiter.
DDR_AXI4_Arbiter Parameter ug Interface Signals
Mga Setting sa Configuration:
Ang mga setting sa pag-configure alang sa DDR_AXI4_Arbiter wala gitino sa kini nga dokumento.
Mga Signal sa Input ug Output:
Ang input ug output signal para sa DDR_AXI4_Arbiter wala gipiho niini nga dokumento.
Timing Diagram
Ang mga timing diagram para sa DDR_AXI4_Arbiter wala gipiho niini nga dokumento.
Testbench
simulation:
Ang mga detalye sa simulation para sa DDR_AXI4_Arbiter wala gipiho niini nga dokumento.
Kasaysayan sa Pagbag-o
Ang kasaysayan sa pagbag-o alang sa DDR_AXI4_Arbiter wala gitino niini nga dokumento.
Suporta sa Microchip FPGA
Ang Microchip FPGA Support nga impormasyon para sa DDR_AXI4_Arbiter wala gipiho niini nga dokumento.
Mga Instruksyon sa Paggamit sa Produkto
- I-install ang DDR AXI4 Arbiter v2.2 sa IP Catalog sa Libero SoC software.
- I-configure, paghimo ug i-instantiate ang kinauyokan sulod sa SmartDesign tool para iapil sa listahan sa proyekto sa Libero.
Pasiuna (Pagpangutana)
Ang mga panumduman usa ka hinungdanon nga bahin sa bisan unsang tipikal nga aplikasyon sa video ug graphics. Gigamit kini alang sa pag-buffer sa tibuok nga mga video frame kung ang lokal nga panumduman sa FPGA dili igo aron mahuptan ang tibuok nga frame. Kung adunay daghang mga pagbasa ug pagsulat sa mga video frame sa DDR, usa ka arbiter ang kinahanglan nga maghusay tali sa daghang mga hangyo. Ang DDR AXI4 Arbiter IP naghatag ug 8 ka channel sa pagsulat aron isulat ang mga frame buffers ngadto sa external DDR memory ug 8 read channels aron mabasa ang mga frame gikan sa external memory. Ang arbitrasyon gibase sa usa ka first-come, first-served nga basehan. Kung dungan nga mahitabo ang duha ka hangyo, ang channel nga adunay ubos nga numero sa channel ang mag-una. Ang arbiter nagkonektar sa DDR controller IP pinaagi sa AXI4 interface. Ang DDR AXI4 Arbiter naghatag ug AXI4 Initiator interface sa DDR on-chip controllers. Gisuportahan sa arbiter ang hangtod sa walo ka mga channel sa pagsulat ug walo ka mga channel sa pagbasa. Ang block nag-arbitrate tali sa walo ka read channels aron mahatagan ug access ang AXI read channel sa first-come, first-served nga paagi. Ang block nag-arbitrate tali sa walo ka mga channel sa pagsulat aron mahatagan og access ang AXI write channel sa usa ka first-come, first-served nga paagi. Ang tanang walo ka read-and-write nga mga channel adunay managsama nga prayoridad. Ang AXI4 Initiator interface sa Arbiter IP mahimong ma-configure alang sa lain-laing mga gilapdon sa datos gikan sa 64 bits ngadto sa 512 bits.
Importante: Ang AXI4-Stream protocol standard naggamit sa terminolohiya nga "Master" ug "Slave". Ang katumbas nga terminolohiya sa Microchip nga gigamit niini nga dokumento mao ang Initiator ug Target, matag usa.
Summary (Pagpangutana)
Ang mosunod nga lamesa naghatag ug summary sa DDR AXI4 Arbiter nga mga kinaiya.
Talaan 1. Mga Kinaiya sa DDR AXI4 Arbiter
Kini nga dokumento magamit sa DDR AXI4 Arbiter v2.2.
- PolarFire® SoC
- PolarFire
- RTG4™
- IGLOO® 2
- SmartFusion® 2
Nagkinahanglan og Libero® SoC v12.3 o mas ulahi nga pagpagawas. Ang IP mahimong gamiton sa RTL mode nga walay lisensya. Para sa dugang nga impormasyon, tan-awa ang DDR_AXI4_Arbiter.
Mga Feature (Pagpangutana)
Ang DDR AXI4 Arbiter adunay mga mosunud nga hinungdanon nga bahin:
- Walo ka mga channel sa Pagsulat
- Walo ka Basaha nga mga channel
- AXI4 Interface sa DDR controller
- Ma-configure nga gilapdon sa AXI4: 64, 128, 256, ug 512 bits
- Ma-configure nga gilapdon sa Address: 32 hangtod 64 ka bit
Pagpatuman sa IP Core sa Libero® Design Suite (Pangutana)
Ang IP core kinahanglang ma-install sa IP Catalog sa Libero SoC software. Awtomatiko kining gi-install pinaagi sa IP Catalog update function sa Libero SoC software, o ang IP core kay mano-mano nga gi-download gikan sa catalog. Sa higayon nga ma-install na ang IP core sa Libero SoC software IP Catalog, ang core ma-configure, mamugna, ug ma-instantiate sulod sa SmartDesign tool para iapil sa Libero project list.
Paggamit ug Pagganap sa Device (Pagpangutana)
Ang mosunod nga talaan naglista sa paggamit sa device nga gigamit alang sa DDR_AXI4_Arbiter.
Talaan 2. DDR_AXI4_Arbiter Paggamit
| Device Mga Detalye | Mga kapanguhaan | Pagganap (MHz) | Mga RAM | Math Blocks | Chip Mga global | |||
| Pamilya | Device | Mga LUT | DFF | LSRAM | μSRAM | |||
| PolarFire® SoC | MPFS250T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| PolarFire | MPF300T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| SmartFusion® 2 | M2S150-1 | 5546 | 4309 | 192 | 15 | 1 | 0 | 0 |
Importante:
- Ang datos sa nag-una nga lamesa nakuha gamit ang tipikal nga synthesis ug mga setting sa layout. Ang IP gi-configure para sa walo ka channel sa pagsulat, walo ka read channels, address width sa 32 bit, ug data width sa 512 bits configuration.
- Ang orasan gipugngan sa 200 MHz samtang nagpadagan sa pagtuki sa oras aron makab-ot ang mga numero sa pasundayag.
Functional nga Deskripsyon (Pagpangutana)
Kini nga seksyon naghulagway sa mga detalye sa pagpatuman sa DDR_AXI4_Arbiter. Ang mosunod nga numero nagpakita sa top-level pin-out diagram sa DDR AXI4 Arbiter. Hulagway 1-1. Top-Level Pin-Out Block Diagram para sa Lumad nga Arbiter Interface
Ang mosunod nga numero nagpakita sa system-level block diagram sa DDR_AXI4_Arbiter sa Bus interface mode. Hulagway 1-2. System-Level Block Diagram sa DDR_AXI4_Arbiter
Ang usa ka nabasa nga transaksyon ma-trigger pinaagi sa pagbutang sa input signal r(x)_req_i nga taas sa usa ka partikular nga read channel. Ang arbiter motubag pinaagi sa pag-ila sa diha nga kini andam sa pag-alagad sa read request. Unya kini samples ang pagsugod sa AXI nga adres ug gibasa ang gidak-on sa pagbuto nga input gikan sa external initiator. Giproseso sa channel ang mga input ug nagmugna sa gikinahanglan nga mga transaksyon sa AXI aron mabasa ang datos gikan sa memorya sa DDR. Ang nabasa nga datos nga output gikan sa arbiter kay kasagaran sa tanan nga nabasa nga mga channel. Atol sa pagbasa sa datos, ang gibasa nga datos nga balido sa katugbang nga channel motaas. Ang katapusan sa gibasa nga transaksyon gipaila pinaagi sa usa ka read-done nga signal kung ang tanan nga gihangyo nga mga byte ipadala. Susama sa usa ka nabasa nga transaksyon, ang usa ka pagsulat nga transaksyon ma-trigger pinaagi sa pagbutang sa input signal w(x)_req_i taas. Uban sa signal sa hangyo, ang pagsulat sa pagsugod nga adres ug ang gitas-on sa pagbuto kinahanglan ihatag sa panahon sa hangyo. Sa diha nga ang arbiter anaa sa pag-alagad sa sinulat nga hangyo, kini motubag pinaagi sa pagpadala sa usa ka acknowledgement signal sa katugbang nga channel. Unya ang user kinahanglan nga mohatag sa pagsulat data uban sa data-balido nga signal sa channel. Ang gidaghanon sa mga orasan ang data balido taas nga panahon kinahanglan nga motakdo sa burst gitas-on. Gikompleto sa arbiter ang operasyon sa pagsulat ug gitakda ang taas nga signal sa pagsulat nga nagpaila sa pagkompleto sa transaksyon sa pagsulat.
DDR_AXI4_Arbiter Parameter ug Interface Signals (Pangutana)
Kini nga seksyon naghisgot sa mga parameter sa DDR_AXI4_Arbiter GUI configurator ug I/O signal.
2.1 Mga Setting sa Configuration (Pagpangutana)
Ang mosunud nga talaan naglista sa paghulagway sa mga parameter sa pagsumpo nga gigamit sa pagpatuman sa hardware sa DDR_AXI4_Arbiter. Kini mga generic nga mga parameter ug mahimong lainlain sumala sa kinahanglanon sa aplikasyon.
Talaan 2-1. Parameter sa Pag-configure
| Signal Ngalan | Deskripsyon |
| AXI ID Lapad | Gihubit ang gilapdon sa AXI ID. |
| AXI Data Width | Gihubit ang gilapdon sa datos sa AXI. |
| AXI Address Width | Gihubit ang gilapdon sa adres sa AXI |
| Gidaghanon sa Basaha nga mga channel | Mga kapilian sa pagpili sa gikinahanglan nga gidaghanon sa mga channel sa pagsulat gikan sa drop-down menu gikan sa usa ka channel ngadto sa walo ka channel sa pagsulat. |
| Gidaghanon sa mga channel sa Pagsulat | Mga kapilian sa pagpili sa gikinahanglan nga gidaghanon sa read channels gikan sa drop-down menu gikan sa usa ka channel ngadto sa walo ka read channels. |
| AXI4_SELECTION | Mga kapilian sa pagpili tali sa AXI4_MASTER ug AXI4_MIRRORED_SLAVE. |
| Interface sa Arbiter | Opsyon sa pagpili sa bus interface. |
Mga Signal sa Input ug Output (Pagpangutana)
Ang mosunod nga talaan naglista sa mga input ug output port sa DDR AXI4 Arbiter for Bus interface.
Talaan 2-2. Input ug Output Ports para sa Arbiter Bus Interface
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| reset_i | Input | — | Aktibo Ubos nga asynchronous reset signal sa pagdesinyo |
| sys_ckl_i | Input | — | Sistema sa orasan sa sistema |
| ddr_ctrl_ready_i | Input | — | Nakadawat sa andam nga Input signal gikan sa DDR controller |
| ARVALID_I_0 | Input | — | Basaha ang hangyo gikan sa pagbasa sa channel 0 |
| ARSIZE_I_0 | Input | 8 bitay | basaha ang gidak-on sa burst gikan sa read channel 0 |
| ARADDR_I_0 | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 0 |
| ARREADY_O_0 | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa read channel 0 |
| RVALID_O_0 | Output | — | Basaha ang datos nga balido gikan sa read channel 0 |
| RDATA_O_0 | Output | [AXI_DATA_WIDTH-1 : 0] | Basaha ang datos gikan sa read channel 0 |
| RLAST_O_0 | Output | — | Basaha ang katapusan sa signal sa frame gikan sa read channel 0 |
| BUSER_O_r0 | Output | — | Pagkompleto sa pagbasa aron mabasa ang channel 0 |
| ARVALID_I_1 | Input | — | Basaha ang hangyo gikan sa pagbasa sa channel 1 |
| ARSIZE_I_1 | Input | 8 bitay | Basaha ang gidak-on sa pagbuto gikan sa nabasa nga channel 1 |
| ARADDR_I_1 | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 1 |
| ARREADY_O_1 | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa read channel 1 |
| RVALID_O_1 | Output | — | Basaha ang datos nga balido gikan sa read channel 1 |
| RDATA_O_1 | Output | [AXI_DATA_WIDTH-1 : 0] | Basaha ang datos gikan sa read channel 1 |
| RLAST_O_1 | Output | — | Basaha ang katapusan sa signal sa frame gikan sa read channel 1 |
| BUSER_O_r1 | Output | — | Pagkompleto sa pagbasa aron mabasa ang channel 1 |
| ARVALID_I_2 | Input | — | Basaha ang hangyo gikan sa pagbasa sa channel 2 |
| ……….. mipadayon | |||
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| ARSIZE_I_2 | Input | 8 bitay | Basaha ang gidak-on sa pagbuto gikan sa nabasa nga channel 2 |
| ARADDR_I_2 | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 2 |
| ARREADY_O_2 | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa read channel 2 |
| RVALID_O_2 | Output | — | Basaha ang datos nga balido gikan sa read channel 2 |
| RDATA_O_2 | Output | [AXI_DATA_WIDTH-1 : 0] | Basaha ang datos gikan sa read channel 2 |
| RLAST_O_2 | Output | — | Basaha ang katapusan sa signal sa frame gikan sa read channel 2 |
| BUSER_O_r2 | Output | — | Pagkompleto sa pagbasa aron mabasa ang channel 2 |
| ARVALID_I_3 | Input | — | Basaha ang hangyo gikan sa pagbasa sa channel 3 |
| ARSIZE_I_3 | Input | 8 bitay | Basaha ang gidak-on sa pagbuto gikan sa nabasa nga channel 3 |
| ARADDR_I_3 | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 3 |
| ARREADY_O_3 | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa read channel 3 |
| RVALID_O_3 | Output | — | Basaha ang datos nga balido gikan sa read channel 3 |
| RDATA_O_3 | Output | [AXI_DATA_WIDTH-1 : 0] | Basaha ang datos gikan sa read channel 3 |
| RLAST_O_3 | Output | — | Basaha ang katapusan sa signal sa frame gikan sa read channel 3 |
| BUSER_O_r3 | Output | — | Pagkompleto sa pagbasa aron mabasa ang channel 3 |
| ARVALID_I_4 | Input | — | Basaha ang hangyo gikan sa pagbasa sa channel 4 |
| ARSIZE_I_4 | Input | 8 bitay | Basaha ang gidak-on sa pagbuto gikan sa nabasa nga channel 4 |
| ARADDR_I_4 | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 4 |
| ARREADY_O_4 | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa read channel 4 |
| RVALID_O_4 | Output | — | Basaha ang datos nga balido gikan sa read channel 4 |
| RDATA_O_4 | Output | [AXI_DATA_WIDTH-1 : 0] | Basaha ang datos gikan sa read channel 4 |
| RLAST_O_4 | Output | — | Basaha ang katapusan sa signal sa frame gikan sa read channel 4 |
| BUSER_O_r4 | Output | — | Pagkompleto sa pagbasa aron mabasa ang channel 4 |
| ARVALID_I_5 | Input | — | Basaha ang hangyo gikan sa pagbasa sa channel 5 |
| ARSIZE_I_5 | Input | 8 bitay | Basaha ang gidak-on sa pagbuto gikan sa nabasa nga channel 5 |
| ARADDR_I_5 | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 5 |
| ARREADY_O_5 | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa read channel 5 |
| RVALID_O_5 | Output | — | Basaha ang datos nga balido gikan sa read channel 5 |
| RDATA_O_5 | Output | [AXI_DATA_WIDTH-1 : 0] | Basaha ang datos gikan sa read channel 5 |
| RLAST_O_5 | Output | — | Basaha ang katapusan sa signal sa frame gikan sa read channel 5 |
| BUSER_O_r5 | Output | — | Pagkompleto sa pagbasa aron mabasa ang channel 5 |
| ARVALID_I_6 | Input | — | Basaha ang hangyo gikan sa pagbasa sa channel 6 |
| ARSIZE_I_6 | Input | 8 bitay | Basaha ang gidak-on sa pagbuto gikan sa nabasa nga channel 6 |
| ARADDR_I_6 | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 6 |
| ARREADY_O_6 | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa read channel 6 |
| RVALID_O_6 | Output | — | Basaha ang datos nga balido gikan sa read channel 6 |
| RDATA_O_6 | Output | [AXI_DATA_WIDTH-1 : 0] | Basaha ang datos gikan sa read channel 6 |
| RLAST_O_6 | Output | — | Basaha ang katapusan sa signal sa frame gikan sa read channel 6 |
| ……….. mipadayon | |||
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| BUSER_O_r6 | Output | — | Pagkompleto sa pagbasa aron mabasa ang channel 6 |
| ARVALID_I_7 | Input | — | Basaha ang hangyo gikan sa pagbasa sa channel 7 |
| ARSIZE_I_7 | Input | 8 bitay | Basaha ang gidak-on sa pagbuto gikan sa nabasa nga channel 7 |
| ARADDR_I_7 | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 7 |
| ARREADY_O_7 | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa read channel 7 |
| RVALID_O_7 | Output | — | Basaha ang datos nga balido gikan sa read channel 7 |
| RDATA_O_7 | Output | [AXI_DATA_WIDTH-1 : 0] | Basaha ang datos gikan sa read channel 7 |
| RLAST_O_7 | Output | — | Basaha ang katapusan sa signal sa frame gikan sa read channel 7 |
| BUSER_O_r7 | Output | — | Pagkompleto sa pagbasa aron mabasa ang channel 7 |
| AWSIZE_I_0 | Input | 8 bitay | Isulat ang gidak-on sa pagbuto para sa channel sa pagsulat 0 |
| WDATA_I_0 | Input | [AXI_DATA_WIDTH-1:0] | Data sa video Input sa pagsulat sa channel 0 |
| WVALID_I_0 | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 0 |
| AWVALID_I_0 | Input | — | Pagsulat hangyo gikan sa pagsulat channel 0 |
| AWADDR_I_0 | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 0 |
| AWREADY_O_0 | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa pagsulat channel 0 |
| BUSER_O_0 | Output | — | Pagkompleto sa pagsulat aron masulat ang channel 0 |
| AWSIZE_I_1 | Input | 8 bitay | Isulat ang gidak-on sa pagbuto para sa channel sa pagsulat 1 |
| WDATA_I_1 | Input | [AXI_DATA_WIDTH-1:0] | Data sa video Input sa pagsulat sa channel 1 |
| WVALID_I_1 | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 1 |
| AWVALID_I_1 | Input | — | Pagsulat hangyo gikan sa pagsulat channel 1 |
| AWADDR_I_1 | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 1 |
| AWREADY_O_1 | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa pagsulat channel 1 |
| BUSER_O_1 | Output | — | Pagkompleto sa pagsulat aron masulat ang channel 1 |
| AWSIZE_I_2 | Input | 8 bitay | Isulat ang gidak-on sa pagbuto para sa channel sa pagsulat 2 |
| WDATA_I_2 | Input | [AXI_DATA_WIDTH-1:0] | Data sa video Input sa pagsulat sa channel 2 |
| WVALID_I_2 | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 2 |
| AWVALID_I_2 | Input | — | Pagsulat hangyo gikan sa pagsulat channel 2 |
| AWADDR_I_2 | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 2 |
| AWREADY_O_2 | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa pagsulat channel 2 |
| BUSER_O_2 | Output | — | Pagkompleto sa pagsulat aron masulat ang channel 2 |
| AWSIZE_I_3 | Input | 8 bitay | Isulat ang gidak-on sa pagbuto para sa channel sa pagsulat 3 |
| WDATA_I_3 | Input | [AXI_DATA_WIDTH-1:0] | Data sa video Input sa pagsulat sa channel 3 |
| WVALID_I_3 | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 3 |
| AWVALID_I_3 | Input | — | Pagsulat hangyo gikan sa pagsulat channel 3 |
| AWADDR_I_3 | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 3 |
| AWREADY_O_3 | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa pagsulat channel 3 |
| BUSER_O_3 | Output | — | Pagkompleto sa pagsulat aron masulat ang channel 3 |
| AWSIZE_I_4 | Input | 8 bitay | Isulat ang gidak-on sa pagbuto para sa channel sa pagsulat 4 |
| ……….. mipadayon | |||
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| WDATA_I_4 | Input | [AXI_DATA_WIDTH-1:0] | Data sa video Input sa pagsulat sa channel 4 |
| WVALID_I_4 | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 4 |
| AWVALID_I_4 | Input | — | Pagsulat hangyo gikan sa pagsulat channel 4 |
| AWADDR_I_4 | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 4 |
| AWREADY_O_4 | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa pagsulat channel 4 |
| BUSER_O_4 | Output | — | Pagkompleto sa pagsulat aron masulat ang channel 4 |
| AWSIZE_I_5 | Input | 8 bitay | Isulat ang gidak-on sa pagbuto para sa channel sa pagsulat 5 |
| WDATA_I_5 | Input | [AXI_DATA_WIDTH-1:0] | Data sa video Input sa pagsulat sa channel 5 |
| WVALID_I_5 | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 5 |
| AWVALID_I_5 | Input | — | Pagsulat hangyo gikan sa pagsulat channel 5 |
| AWADDR_I_5 | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 5 |
| AWREADY_O_5 | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa pagsulat channel 5 |
| BUSER_O_5 | Output | — | Pagkompleto sa pagsulat aron masulat ang channel 5 |
| AWSIZE_I_6 | Input | 8 bitay | Isulat ang gidak-on sa pagbuto para sa channel sa pagsulat 6 |
| WDATA_I_6 | Input | [AXI_DATA_WIDTH-1:0] | Data sa video Input sa pagsulat sa channel 6 |
| WVALID_I_6 | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 6 |
| AWVALID_I_6 | Input | — | Pagsulat hangyo gikan sa pagsulat channel 6 |
| AWADDR_I_6 | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 6 |
| AWREADY_O_6 | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa pagsulat channel 6 |
| BUSER_O_6 | Output | — | Pagkompleto sa pagsulat aron masulat ang channel 6 |
| AWSIZE_I_7 | Input | 8 bitay | Isulat ang gidak-on sa pagbuto gikan sa channel sa pagsulat 7 |
| WDATA_I_7 | Input | [AXI_DATA_WIDTH-1:0] | Data sa video Input sa pagsulat sa channel 7 |
| WVALID_I_7 | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 7 |
| AWVALID_I_7 | Input | — | Pagsulat og hangyo gikan sa pagsulat sa channel 7 |
| AWADDR_I_7 | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 7 |
| AWREADY_O_7 | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa pagsulat channel 7 |
| BUSER_O_7 | Output | — | Pagkompleto sa pagsulat aron masulat ang channel 7 |
Ang mosunod nga talaan naglista sa mga input ug output port sa DDR AXI4 Arbiter alang sa lumad nga interface.
Talaan 2-3. Input ug Output Ports para sa Lumad nga Arbiter Interface
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| reset_i | Input | — | Aktibo ubos nga asynchronous reset signal sa pagdesinyo |
| sys_clk_i | Input | — | Sistema sa orasan sa sistema |
| ddr_ctrl_ready_i | Input | — | Nakadawat sa andam nga input signal gikan sa DDR controller |
| r0_req_i | Input | — | Basaha ang hangyo gikan sa initiator 0 |
| r0_burst_size_i | Input | 8 bitay | Basaha ang gidak-on sa pagbuto |
| r0_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 0 |
| r0_ack_o | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa initiator 0 |
| ……….. mipadayon | |||
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| r0_data_valid_o | Output | — | Basaha ang datos nga balido gikan sa read channel 0 |
| r0_nabuhat_o | Output | — | Basaha ang pagkompleto sa initiator 0 |
| r1_req_i | Input | — | Basaha ang hangyo gikan sa initiator 1 |
| r1_burst_size_i | Input | 8 bitay | Basaha ang gidak-on sa pagbuto |
| r1_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 1 |
| r1_ack_o | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa initiator 1 |
| r1_data_valid_o | Output | — | Basaha ang datos nga balido gikan sa read channel 1 |
| r1_nabuhat_o | Output | — | Basaha ang pagkompleto sa initiator 1 |
| r2_req_i | Input | — | Basaha ang hangyo gikan sa initiator 2 |
| r2_burst_size_i | Input | 8 bitay | Basaha ang gidak-on sa pagbuto |
| r2_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 2 |
| r2_ack_o | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa initiator 2 |
| r2_data_valid_o | Output | — | Basaha ang datos nga balido gikan sa read channel 2 |
| r2_nabuhat_o | Output | — | Basaha ang pagkompleto sa initiator 2 |
| r3_req_i | Input | — | Basaha ang hangyo gikan sa initiator 3 |
| r3_burst_size_i | Input | 8 bitay | Basaha ang gidak-on sa pagbuto |
| r3_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 3 |
| r3_ack_o | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa initiator 3 |
| r3_data_valid_o | Output | — | Basaha ang datos nga balido gikan sa read channel 3 |
| r3_nabuhat_o | Output | — | Basaha ang pagkompleto sa initiator 3 |
| r4_req_i | Input | — | Basaha ang hangyo gikan sa initiator 4 |
| r4_burst_size_i | Input | 8 bitay | Basaha ang gidak-on sa pagbuto |
| r4_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 4 |
| r4_ack_o | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa initiator 4 |
| r4_data_valid_o | Output | — | Basaha ang datos nga balido gikan sa read channel 4 |
| r4_nabuhat_o | Output | — | Basaha ang pagkompleto sa initiator 4 |
| r5_req_i | Input | — | Basaha ang hangyo gikan sa initiator 5 |
| r5_burst_size_i | Input | 8 bitay | Basaha ang gidak-on sa pagbuto |
| r5_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 5 |
| r5_ack_o | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa initiator 5 |
| r5_data_valid_o | Output | — | Basaha ang datos nga balido gikan sa read channel 5 |
| r5_nabuhat_o | Output | — | Basaha ang pagkompleto sa initiator 5 |
| r6_req_i | Input | — | Basaha ang hangyo gikan sa initiator 6 |
| r6_burst_size_i | Input | 8 bitay | Basaha ang gidak-on sa pagbuto |
| r6_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 6 |
| r6_ack_o | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa initiator 6 |
| r6_data_valid_o | Output | — | Basaha ang datos nga balido gikan sa read channel 6 |
| r6_nabuhat_o | Output | — | Basaha ang pagkompleto sa initiator 6 |
| r7_req_i | Input | — | Basaha ang hangyo gikan sa initiator 7 |
| r7_burst_size_i | Input | 8 bitay | Basaha ang gidak-on sa pagbuto |
| ……….. mipadayon | |||
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| r7_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Ang adres sa DDR diin kinahanglan magsugod ang pagbasa para sa pagbasa sa channel 7 |
| r7_ack_o | Output | — | Ang pag-ila sa arbiter sa pagbasa sa hangyo gikan sa initiator 7 |
| r7_data_valid_o | Output | — | Basaha ang datos nga balido gikan sa read channel 7 |
| r7_nabuhat_o | Output | — | Basaha ang pagkompleto sa initiator 7 |
| rdata_o | Output | [AXI_DATA_WIDTH – 1:0] | Ang output sa datos sa video gikan sa read channel |
| w0_burst_size_i | Input | 8 bitay | Isulat ang gidak-on sa pagbuto |
| w0_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Pag-input sa datos sa video aron isulat ang channel 0 |
| w0_data_valid_i | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 0 |
| w0_req_i | Input | — | Isulat ang hangyo gikan sa initiator 0 |
| w0_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 0 |
| w0_ack_o | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa initiator 0 |
| w0_done_o | Output | — | Isulat ang pagkompleto sa initiator 0 |
| w1_burst_size_i | Input | 8 bitay | Isulat ang gidak-on sa pagbuto |
| w1_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Pag-input sa datos sa video aron isulat ang channel 1 |
| w1_data_valid_i | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 1 |
| w1_req_i | Input | — | Isulat ang hangyo gikan sa initiator 1 |
| w1_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 1 |
| w1_ack_o | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa initiator 1 |
| w1_done_o | Output | — | Isulat ang pagkompleto sa initiator 1 |
| w2_burst_size_i | Input | 8 bitay | Isulat ang gidak-on sa pagbuto |
| w2_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Pag-input sa datos sa video aron isulat ang channel 2 |
| w2_data_valid_i | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 2 |
| w2_req_i | Input | — | Isulat ang hangyo gikan sa initiator 2 |
| w2_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 2 |
| w2_ack_o | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa initiator 2 |
| w2_done_o | Output | — | Isulat ang pagkompleto sa initiator 2 |
| w3_burst_size_i | Input | 8 bitay | Isulat ang gidak-on sa pagbuto |
| w3_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Pag-input sa datos sa video aron isulat ang channel 3 |
| w3_data_valid_i | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 3 |
| w3_req_i | Input | — | Isulat ang hangyo gikan sa initiator 3 |
| w3_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 3 |
| w3_ack_o | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa initiator 3 |
| w3_done_o | Output | — | Isulat ang pagkompleto sa initiator 3 |
| w4_burst_size_i | Input | 8 bitay | Isulat ang gidak-on sa pagbuto |
| w4_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Pag-input sa datos sa video aron isulat ang channel 4 |
| w4_data_valid_i | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 4 |
| w4_req_i | Input | — | Isulat ang hangyo gikan sa initiator 4 |
| w4_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 4 |
| ……….. mipadayon | |||
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| w4_ack_o | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa initiator 4 |
| w4_done_o | Output | — | Isulat ang pagkompleto sa initiator 4 |
| w5_burst_size_i | Input | 8 bitay | Isulat ang gidak-on sa pagbuto |
| w5_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Pag-input sa datos sa video aron isulat ang channel 5 |
| w5_data_valid_i | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 5 |
| w5_req_i | Input | — | Isulat ang hangyo gikan sa initiator 5 |
| w5_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 5 |
| w5_ack_o | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa initiator 5 |
| w5_done_o | Output | — | Isulat ang pagkompleto sa initiator 5 |
| w6_burst_size_i | Input | 8 bitay | Isulat ang gidak-on sa pagbuto |
| w6_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Pag-input sa datos sa video aron isulat ang channel 6 |
| w6_data_valid_i | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 6 |
| w6_req_i | Input | — | Isulat ang hangyo gikan sa initiator 6 |
| w6_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 6 |
| w6_ack_o | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa initiator 6 |
| w6_done_o | Output | — | Isulat ang pagkompleto sa initiator 6 |
| w7_burst_size_i | Input | 8 bitay | Isulat ang gidak-on sa pagbuto |
| w7_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Pag-input sa datos sa video aron isulat ang channel 7 |
| w7_data_valid_i | Input | — | Isulat ang datos nga balido sa pagsulat sa channel 7 |
| w7_req_i | Input | — | Isulat ang hangyo gikan sa initiator 7 |
| w7_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | DDR nga adres diin ang pagsulat kinahanglan mahitabo gikan sa pagsulat channel 7 |
| w7_ack_o | Output | — | Ang pag-ila sa arbiter sa pagsulat sa hangyo gikan sa initiator 7 |
| w7_done_o | Output | — | Isulat ang pagkompleto sa initiator 7 |
| Mga Signal sa AXI I/F | |||
| Basaha ang Address Channel | |||
| uga_o | Output | [AXI_ID_WIDTH – 1:0] | Basaha ang address ID. Pag-ila tag para sa read address nga grupo sa mga signal. |
| araddr_o | Output | [AXI_ADDR_WIDTH – 1:0] | Basaha ang adres. Naghatag sa inisyal nga adres sa usa ka read burst transaction.
Ang sinugdanan nga adres sa pagbuto ra ang gihatag. |
| arlen_o | Output | [7:0] | Ang gitas-on sa pagbuto. Naghatag sa eksaktong gidaghanon sa mga pagbalhin sa usa ka pagbuto. Kini nga impormasyon nagtino sa gidaghanon sa mga pagbalhin sa datos nga nalangkit sa adres. |
| arsize_o | Output | [2:0] | Gidak-on sa pagbuto. Gidak-on sa matag pagbalhin sa pagbuto. |
| arburst_o | Output | [1:0] | Uri sa pagbuto. Inubanan sa kasayuran sa gidak-on, mga detalye kung giunsa pagkalkula ang adres alang sa matag pagbalhin sa sulod sa pagbuto.
Naayo sa 2'b01 à Pagdugang sa adres nga pagbuto. |
| arlock_o | Output | [1:0] | Matang sa lock. Naghatag dugang nga kasayuran bahin sa atomic nga mga kinaiya sa pagbalhin.
Naayo sa 2'b00 à Normal nga Pag-access. |
| ……….. mipadayon | |||
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| arcache_o | Output | [3:0] | Tipo sa cache. Naghatag dugang nga kasayuran bahin sa mga cacheable nga kinaiya sa pagbalhin.
Naayo sa 4'b0000 à Dili-cacheable ug dili-bufferable. |
| arprot_o | Output | [2:0] | Matang sa pagpanalipod. Naghatag impormasyon sa yunit sa pagpanalipod alang sa transaksyon. Naayo sa 3'b000 à Normal, luwas nga pag-access sa datos. |
| arvalid_o | Output | — | Basaha ang adres balido. Kung HIGH, ang gibasa nga adres ug kontrol nga impormasyon balido ug magpabilin nga taas hangtod ang adres moila sa signal, andam na, taas.
1 = Ang kasayuran sa address ug kontrol balido 0 = Ang kasayuran sa adres ug pagkontrol dili balido |
| andam_o | Input | — | Basaha ang adres andam na. Andam na ang target sa pagdawat sa usa ka adres ug kaubang mga signal sa pagkontrol.
1 = target andam 0 = target dili andam |
| Basaha ang Data Channel | |||
| tangtangon | Input | [AXI_ID_WIDTH – 1:0] | Basaha ang ID tag. ID tag sa gibasa nga data nga grupo sa mga signal. Ang rid value namugna sa target ug kinahanglang motakdo sa uga nga bili sa gibasa nga transaksyon nga gitubag niini. |
| rdata | Input | [AXI_DATA_WIDTH – 1:0] | Basaha ang datos |
| rresp | Input | [1:0] | Basaha ang tubag.
Ang kahimtang sa gibasa nga pagbalhin. Ang gitugot nga mga tubag mao ang OKAY, EXOKAY, SLVERR, ug DECERR. |
| katapusan | Input | — | Katapusan nga pagbasa.
Katapusan nga pagbalhin sa usa ka pagbasa nga pagbuto. |
| balido | Input | — | Basaha nga balido. Ang gikinahanglan nga data sa pagbasa anaa ug ang pagbasa sa pagbalhin mahimong makompleto.
1 = mabasa ang datos nga magamit 0 = basaha ang datos dili magamit |
| rready | Output | — | Basaha andam. Mahimong dawaton sa Initiator ang gibasa nga datos ug impormasyon sa tubag.
1= initiator andam na 0 = dili andam ang initiator |
| Isulat ang Address Channel | |||
| awid | Output | [AXI_ID_WIDTH – 1:0] | Isulat ang address ID. Pag-ila tag para sa write address group sa mga signal. |
| awarddr | Output | [AXI_ADDR_WIDTH – 1:0] | Isulat ang adres. Naghatag sa adres sa unang pagbalhin sa usa ka write burst transaction. Ang mga kauban nga kontrol nga signal gigamit aron mahibal-an ang mga adres sa nahabilin nga mga pagbalhin sa pagbuto. |
| awlen | Output | [7:0] | Ang gitas-on sa pagbuto. Naghatag sa eksaktong gidaghanon sa mga pagbalhin sa usa ka pagbuto. Kini nga impormasyon nagtino sa gidaghanon sa mga pagbalhin sa datos nga nalangkit sa adres. |
| awsize | Output | [2:0] | Gidak-on sa pagbuto. Gidak-on sa matag pagbalhin sa pagbuto. Ang mga strobe sa byte lane nagpakita kung unsang mga byte lane ang i-update. |
| awburst | Output | [1:0] | Uri sa pagbuto. Inubanan sa kasayuran sa gidak-on, mga detalye kung giunsa pagkalkula ang adres alang sa matag pagbalhin sa sulod sa pagbuto.
Naayo sa 2'b01 à Pagdugang sa adres nga pagbuto. |
| ……….. mipadayon | |||
| Signal Ngalan | Direksyon | Lapad | Deskripsyon |
| awlock | Output | [1:0] | Matang sa lock. Naghatag dugang nga kasayuran bahin sa atomic nga mga kinaiya sa pagbalhin.
Naayo sa 2'b00 à Normal nga Pag-access. |
| awcache | Output | [3:0] | Tipo sa cache. Nagpakita sa bufferable, cacheable, write-through, write-back, ug gahin nga mga hiyas sa transaksyon.
Naayo sa 4'b0000 à Dili-cacheable ug dili-bufferable. |
| awprot | Output | [2:0] | Matang sa pagpanalipod. Nagpakita sa normal, pribilihiyo, o luwas nga lebel sa pagpanalipod sa transaksyon ug kung ang transaksyon usa ka pag-access sa datos o pag-access sa panudlo. Naayo sa 3'b000 à Normal, luwas nga pag-access sa datos. |
| balido | Output | — | Isulat ang adres balido. Nagpakita nga ang balido nga adres sa pagsulat ug impormasyon sa pagkontrol anaa.
1 = adres ug kontrol nga impormasyon anaa 0 = adres ug kontrol nga impormasyon dili magamit. Ang adres ug kontrol nga impormasyon magpabilin nga lig-on hangtod ang adres moila sa signal, andam na, motaas. |
| awready na | Input | — | Isulat ang adres andam na. Nagpakita nga ang target andam nga modawat sa usa ka adres ug kauban nga mga signal sa pagkontrol.
1 = target andam 0 = target dili andam |
| Isulat ang Data Channel | |||
| wdata | Output | [AXI_DATA_WIDTH – 1:0] | Pagsulat og datos |
| wstrb | Output | [AXI_DATA_WIDTH – 8:0] | Pagsulat og mga strobe. Kini nga signal nagpakita kung unsang mga byte lane ang i-update sa memorya. Adunay usa ka write strobe alang sa matag walo ka bits sa write data bus. |
| wlast | Output | — | Isulat ang katapusan. Katapusan nga pagbalhin sa usa ka pagbuto sa pagsulat. |
| balido | Output | — | Isulat nga balido. Ang balido nga data sa pagsulat ug mga strobe anaa. 1 = pagsulat data ug mga strobe anaa
0 = pagsulat sa datos ug mga strobe dili magamit |
| humok | Input | — | Isulat nga andam. Ang target makadawat sa data sa pagsulat. 1 = target andam
0 = target dili andam |
| Isulat ang Tubag Channel | |||
| bid | Input | [AXI_ID_WIDTH – 1:0] | Tubag ID. Ang pag-ila tag sa pagsulat sa tubag. Ang bid value kinahanglang motakdo sa awid value sa write transaction nga gitubag sa target. |
| bresp | Input | [1:0] | Isulat ang tubag. Status sa pagsulat nga transaksyon. Ang gitugot nga mga tubag mao ang OKAY, EXOKAY, SLVERR, ug DECERR. |
| bvalid | Input | — | Isulat ang tubag balido. Anaa ang balido nga tubag sa pagsulat. 1 = isulat ang tubag anaa
0 = isulat ang tubag dili magamit |
| tinapay | Output | — | Andam na ang tubag. Mahimong dawaton sa tigpasiugda ang impormasyon sa tubag.
1 = initiator andam 0 = dili andam ang initiator |
Timing Diagrams (Pagpangutana)
Kini nga seksyon naghisgot sa DDR_AXI4_Arbiter timing diagram. Ang mosunod nga mga numero nagpakita sa koneksyon sa read ug write request inputs, pagsugod sa memory address, pagsulat sa inputs gikan sa external initiator, pagbasa o pagsulat og acknowledgement, ug pagbasa o pagsulat sa mga input sa pagkompleto nga gihatag sa arbiter.
Hulagway 3-1. Timing Diagram alang sa mga Signal nga gigamit sa Pagsulat/Pagbasa pinaagi sa AXI4 Interface
Testbench (Pagpangutana)
Ang usa ka hiniusa nga testbench gigamit sa pag-verify ug pagsulay sa DDR_AXI4_Arbiter nga gitawag nga user testbench. Gihatag ang Testbench aron masusi ang gamit sa DDR_AXI4_Arbiter IP. Kini nga testbench naglihok lamang alang sa duha ka read channel ug duha ka write channels nga adunay configuration sa Bus Interface.
Simulation (Pagpangutana)
Ang mosunud nga mga lakang naghulagway kung giunsa ang pagsundog sa kinauyokan gamit ang testbench:
- Ablihi ang Libero® SoC Catalog tab, palapad ang Solutions-Video, doble-klik ang DDR_AXI4_Arbiter, ug dayon i-klik ang OK. Ang dokumentasyon nga nalangkit sa IP gilista ubos sa Dokumentasyon. Importante: Kung dili nimo makita ang Catalog tab, navigate sa View > Windows menu ug i-klik ang Catalog aron kini makita.
Hulagway 4-1. DDR_AXI4_Arbiter IP Core sa Libero SoC Catalog
Paghimo component nga bintana makita sama sa gipakita sa mosunod. I-klik ang OK. Siguroha nga ang Ngalan DDR_AXI4_ARBITER_PF_C0.
Hulagway 4-2. Create Component
I-configure ang IP para sa 2 read channels, 2 write channels ug pilia ang Bus Interface sama sa gipakita sa mosunod nga numero ug i-klik ang OK aron makamugna ang IP.
Hulagway 4-3. Pag-configure
Sa tab nga Stimulus Hierarchy, pilia ang testbench (DDR_AXI4_ARBITER_PF_tb.v), pag-right click ug dayon i-klik ang Simulate Pre-Synth Design > Open Interactively.
Importante: Kung dili nimo makita ang tab nga Stimulus Hierarchy, navigate sa View > Windows menu ug i-klik ang Stimulus Hierarchy aron kini makita.
Hulagway 4-4. Pagsundog sa Pre-Synthesis Design
Giablihan ang ModelSim gamit ang testbench file, ingon sa gipakita sa mosunod nga numero.
Hulagway 4-5. ModelSim Simulation Window
Importante: Kung ang simulation mabalda tungod sa runtime limit nga gitakda sa .do file, gamita ang run -all command para makompleto ang simulation.
Kasaysayan sa Rebisyon (Pagpangutana)
Ang kasaysayan sa rebisyon naghulagway sa mga kausaban nga gipatuman sa dokumento. Ang mga pagbag-o gilista pinaagi sa rebisyon, sugod sa pinakabag-o nga publikasyon.
Talaan 5-1. Kasaysayan sa Pagbag-o
| Rebisyon | Petsa | Deskripsyon |
| A | 04/2023 | Ang mosunod mao ang listahan sa mga kausaban sa rebisyon A sa dokumento:
• Migrate sa dokumento ngadto sa Microchip template. • Gi-update ang numero sa dokumento ngadto sa DS00004976A gikan sa 50200950. • Gidugang 4. Testbench. |
| 2.0 | — | Ang mosunod mao ang listahan sa mga kausaban sa rebisyon 2.0 sa dokumento:
• Gidugang Hulagway 1-2. • Gidugang Talaan 2-2. • Gi-update ang mga ngalan sa pipila ka mga ngalan sa input ug output signal sa Talaan 2-2. |
| 1.0 | — | Inisyal nga Pagpagawas. |
Suporta sa Microchip FPGA (Pangutana)
Ang grupo sa mga produkto sa Microchip FPGA nagpaluyo sa mga produkto niini nga adunay nagkalain-laing serbisyo sa suporta, lakip ang Customer Service, Customer Technical Support Center, a website, ug mga opisina sa pagbaligya sa tibuok kalibutan. Ang mga kustomer gisugyot nga bisitahan ang Microchip online nga mga kapanguhaan sa wala pa makontak ang suporta tungod kay lagmit nga ang ilang mga pangutana natubag na. Kontaka ang Technical Support Center pinaagi sa website sa www.microchip.com/support. Hisguti ang FPGA Device Part number, pilia ang angay nga kategorya sa kaso, ug i-upload ang disenyo files samtang nagmugna og teknikal nga suporta nga kaso. Kontaka ang Customer Service alang sa dili teknikal nga suporta sa produkto, sama sa pagpresyo sa produkto, pag-upgrade sa produkto, updated nga impormasyon, status sa order, ug pagtugot.
- Gikan sa North America, tawag sa 800.262.1060
- Gikan sa ubang bahin sa kalibutan, tawag sa 650.318.4460
- Fax, gikan sa bisan asa sa kalibutan, 650.318.8044
Impormasyon sa Microchip (Pagpangutana)
Ang Microchip Website (Pangutana)
Ang Microchip naghatag online nga suporta pinaagi sa among website sa www.microchip.com/. Kini website gigamit sa paghimo files ug impormasyon nga dali makuha sa mga kustomer. Pipila sa mga sulod nga anaa naglakip sa:
- Suporta sa Produkto - Datasheet ug errata, mga nota sa aplikasyon ug sampmga programa, mga kapanguhaan sa disenyo, mga giya sa tiggamit ug mga dokumento sa suporta sa hardware, pinakabag-o nga pagpagawas sa software, ug gi-archive nga software
- Kinatibuk-ang Suporta sa Teknikal - Kanunay nga Gipangutana nga mga Pangutana (FAQs), mga hangyo sa teknikal nga suporta, mga grupo sa diskusyon sa online, listahan sa miyembro sa programa sa kasosyo sa disenyo sa Microchip
- Negosyo sa Microchip - Pagpili sa produkto ug mga giya sa pag-order, pinakabag-o nga press release sa Microchip, listahan sa mga seminar ug panghitabo, listahan sa mga opisina sa pagbaligya sa Microchip, distributor, ug mga representante sa pabrika
Serbisyo sa Pagpahibalo sa Pagbag-o sa Produkto (Pangutana)
Ang serbisyo sa pagpahibalo sa pagbag-o sa produkto sa Microchip makatabang sa pagpadayon sa mga kostumer sa mga produkto sa Microchip. Ang mga subscriber makadawat og mga pahibalo sa email sa matag higayon nga adunay mga pagbag-o, mga update, mga pagbag-o o mga sayup nga may kalabutan sa usa ka piho nga pamilya sa produkto o himan sa pagpalambo sa interes. Para magparehistro, adto sa www.microchip.com/pcn ug sunda ang mga instruksyon sa pagrehistro.
Suporta sa Kustomer (Pangutana)
Ang mga tiggamit sa mga produkto sa Microchip makadawat og tabang pinaagi sa daghang mga channel:
- Distributor o Representante
- Lokal nga Opisina sa Pagbaligya
- Naka-embed nga Solutions Engineer (ESE)
- Teknikal nga Suporta
Kinahanglang kontakon sa mga kustomer ang ilang distributor, representante o ESE alang sa suporta. Anaa usab ang mga lokal nga opisina sa pagpamaligya aron matabangan ang mga kustomer. Ang usa ka lista sa mga opisina sa pagpamaligya ug mga lokasyon gilakip niini nga dokumento. Ang teknikal nga suporta anaa pinaagi sa website sa: www.microchip.com/support.
Ang Microchip Naghimo ug Code Protection Feature (Pangutana)
Matikdi ang mosunod nga mga detalye sa feature sa pagpanalipod sa code sa mga produkto sa Microchip:
- Ang mga produkto sa Microchip nakab-ot ang mga detalye nga anaa sa ilang partikular nga Microchip Data Sheet.
- Nagtuo ang Microchip nga ang pamilya sa mga produkto niini luwas kung gigamit sa gituyo nga paagi, sulod sa mga detalye sa pag-operate, ug sa ilawom sa normal nga mga kondisyon.
- Ang mga mithi sa Microchip ug agresibo nga nanalipod sa mga katungod sa intelektwal nga kabtangan niini. Ang mga pagsulay sa paglapas sa mga bahin sa pagpanalipod sa code sa produkto sa Microchip hugot nga gidili ug mahimong makalapas sa DigitalMillennium Copyright Act.
- Bisan ang Microchip o bisan unsang ubang tiggama sa semiconductor dili makagarantiya sa seguridad sa code niini. Ang proteksyon sa code wala magpasabut nga gigarantiyahan namon nga ang produkto "dili mabuak". Ang pagpanalipod sa code kanunay nga nag-uswag. Gipasalig sa Microchip ang padayon nga pagpaayo sa mga bahin sa pagpanalipod sa code sa among mga produkto.
Legal nga Pahibalo (Pangutana)
Kini nga publikasyon ug ang impormasyon dinhi mahimong gamiton lamang sa mga produkto sa Microchip, lakip ang pagdesinyo, pagsulay, ug paghiusa sa mga produkto sa Microchip sa imong aplikasyon. Ang paggamit niini nga impormasyon sa bisan unsang laing paagi naglapas niini nga mga termino. Ang impormasyon bahin sa mga aplikasyon sa device gihatag lamang para sa imong kasayon ug mahimong mapulihan sa mga update. Imong responsibilidad ang pagsiguro nga ang imong aplikasyon makatagbo sa imong mga detalye. Kontaka ang imong lokal nga opisina sa pagbaligya sa Microchip alang sa dugang nga suporta o, pagkuha og dugang nga suporta sa www.microchip.com/en-us/support/design-help/ kliyente-suporta-serbisyo. KINI NGA IMPORMASYON GIHATAG SA MICROCHIP "AS IS". ANG MICROCHIP WALAY MGA REPRESENTASYON O WARRANTY SA BISAN UNSANG KLASE KINAHANGLANG O GIPAHIBALO, GISULAT O BUBALI, STATUTORY O UBAN PA, MAY KALAMBOAN SA IMPORMASYON LAKIP APAN DILI LIMITADO SA UNSANG GIPASABOT NGA WARRANTY SA NON-INFLARITY, UG PAGPASULOD. O MGA WARRANTY MAHIBALO SA IYANG KONDISYON, KALIDAD, O PERFORMANCE. BISAN WALA MAN ANG MICROCHIP MAHIMONG TUBAG ALANG SA BISAN UNSA NGA INDIREKTO, ESPESYAL, SILOT, INSIDENTAL, O HINUNGDANONG PAGKAWAL, KADOT, GASTO, O GASTO SA BISAN UNSANG KLASE NGA MAY MALAKIT SA IMPORMASYON O ANG PAGGAMIT KINI, BISAN PA, HINUNGDANON, BISAN MASAYOS. ANG POSIBILIDAD O ANG MGA KADALA MAHITABO NA? HANGTOD SA KATAPUSAN NGA GITUGOT SA BALAOD, ANG TOTAL LIABILIDAD SA MICROCHIP SA TANANG MGA PAG-ANGKON SA BISAN UNSANG PAAGI NGA MAY KAlambigitan SA IMPORMASYON O ANG PAGGAMIT NIINI DILI MALAPAS SA NUMERO SA MGA BAYAD, KUNG NAA MAN, NGA IMONG GIBAYAD DIREKTA SA MICROCHIP ALANG SA IMPORMASYON. Ang paggamit sa mga gamit sa Microchip sa suporta sa kinabuhi ug/o mga aplikasyon sa kaluwasan bug-os nga naa sa peligro sa pumapalit, ug ang pumapalit miuyon nga depensahan, bayronon ug huptan nga dili makadaot ang Microchip gikan sa bisan unsa ug tanan nga mga kadaot, pag-angkon, mga demanda, o gasto nga resulta sa ingon nga paggamit. Wala’y mga lisensya nga gihatag, sa tinuud o kung dili, sa ilawom sa bisan unsang mga katungod sa intelektwal nga kabtangan sa Microchip gawas kung gipahayag.
Mga Trademark (Pangutana)
Ang Microchip nga ngalan ug logo, ang Microchip logo, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ug XMEGA kay mga rehistradong tatak sa Microchip Technology Incorporated sa USA ug ubang mga nasud. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, Ang SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, ug ZL kay mga rehistradong trademark sa Microchip Technology Incorporated sa USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit IC Serial Program, IN-Circuit IC Intelligent Parallel, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewAng Span, WiperLock, XpressConnect, ug ZENA mga marka sa Microchip Technology Incorporated sa USA ug uban pang mga nasud. Ang SQTP usa ka marka sa serbisyo sa Microchip Technology Incorporated sa USA Ang logo sa Adaptec, Frequency on Demand, Silicon Storage Technology, ug Symmcom mga rehistradong marka sa pamatigayon sa Microchip Technology Inc. sa ubang mga nasud. Ang GestIC usa ka rehistradong marka sa Microchip Technology Germany II GmbH & Co. KG, usa ka subsidiary sa Microchip Technology Inc., sa ubang mga nasud. Ang tanan nga uban pang mga marka sa pamatigayon nga gihisgutan dinhi mga kabtangan sa ilang mga kompanya. © 2023, Microchip Technology Incorporated ug mga subsidiary niini. Tanang Katungod Gigahin.
ISBN: 978-1-6683-2302-1 Quality Management System (Pangutana) Para sa impormasyon bahin sa Quality Management System sa Microchip, palihug bisitaha www.microchip.com/quality.
Tibuok Kalibutan nga Pagbaligya ug Serbisyo
| AMERIKA | ASIA/PACIFIC | ASIA/PACIFIC | EUROPE |
| Corporate Opisina
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Teknikal nga Suporta: www.microchip.com/support Web adres: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Canada - Toronto Tel: 905-695-1980 Fax: 905-695-2078 |
Australia - Sydney
Tel: 61-2-9868-6733 China - Beijing Tel: 86-10-8569-7000 China - Chengdu Tel: 86-28-8665-5511 China - Chongqing Tel: 86-23-8980-9588 China - Dongguan Tel: 86-769-8702-9880 China - Guangzhou Tel: 86-20-8755-8029 China - Hangzhou Tel: 86-571-8792-8115 China - Hong Kong SAR Tel: 852-2943-5100 China - Nanjing Tel: 86-25-8473-2460 China - Qingdao Tel: 86-532-8502-7355 China - Shanghai Tel: 86-21-3326-8000 China - Shenyang Tel: 86-24-2334-2829 China - Shenzhen Tel: 86-755-8864-2200 China - Suzhou Tel: 86-186-6233-1526 China - Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China - Xiamen Tel: 86-592-2388138 China - Zhuhai Tel: 86-756-3210040 |
India - Bangalore
Tel: 91-80-3090-4444 India - Bag-ong Delhi Tel: 91-11-4160-8631 India - Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokyo Tel: 81-3-6880-3770 Korea – Daegu Tel: 82-53-744-4301 Korea - Seoul Tel: 82-2-554-7200 Malaysia - Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Penang Tel: 60-4-227-8870 Pilipinas – Manila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan - Hsin Chu Tel: 886-3-577-8366 Taiwan - Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailand - Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100 |
Austria - Wels
Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Denmark – Copenhagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finland - Espoo Tel: 358-9-4520-820 France - Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Alemanya - Garching Tel: 49-8931-9700 Alemanya - Haan Tel: 49-2129-3766400 Alemanya - Heilbronn Tel: 49-7131-72400 Alemanya - Karlsruhe Tel: 49-721-625370 Alemanya - Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Alemanya - Rosenheim Tel: 49-8031-354-560 Israel - Ra'anana Tel: 972-9-744-7705 Italy - Milan Tel: 39-0331-742611 Fax: 39-0331-466781 Italy - Padova Tel: 39-049-7625286 Netherlands – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norway – Trondheim Tel: 47-72884388 Poland - Warsaw Tel: 48-22-3325737 Romania – Bucharest Tel: 40-21-407-87-50 Espanya - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sweden - Gothenberg Tel: 46-31-704-60-40 Sweden - Stockholm Tel: 46-8-5090-4654 UK – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820 |
© 2023 Microchip Technology Inc. ug mga subsidiary niini
Mga Dokumento / Mga Kapanguhaan
 |
MICROCHIP DDR AXI4 Arbiter [pdf] Giya sa Gumagamit DDR AXI4 Arbiter, DDR AXI4, Arbiter |
