MICROCHIP DDR AXI4 Арбитр
Введение: Стандарт протокола AXI4-Stream использует терминологию Master и Slave. Эквивалентная терминология Microchip, используемая в этом документе, - инициатор и цель соответственно.
Краткое содержание: В следующей таблице представлена сводка характеристик арбитра DDR AXI4.
| Характеристика | Ценить |
|---|---|
| Базовая версия | Арбитр DDR AXI4 v2.2 |
| Поддерживаемые семейства устройств | – |
| Поддерживаемое лицензирование Tool Flow | – |
Функции: DDR AXI4 Arbiter имеет следующие ключевые особенности:
- IP-ядро должно быть установлено в IP-каталог программного обеспечения Libero SoC.
- Ядро настраивается, генерируется и создается в инструменте SmartDesign для включения в список проектов Libero.
Использование устройства и производительность:
| Подробности устройства | Семья | Устройство | Ресурсы | Производительность (МГц) |
|---|---|---|---|---|
| LUT DFF RAM LSRAM SRAM Math Blocks Chip Globals | Поларфайр | МПФ300Т-1 | 5411 4202 | 266 |
Функциональное описание
Функциональное описание: В этом разделе описываются детали реализации DDR_AXI4_Arbiter. На следующем рисунке показана схема выводов верхнего уровня арбитра DDR AXI4.
Параметры DDR_AXI4_Arbiter и сигналы интерфейса
Параметры конфигурации:
Параметры конфигурации для DDR_AXI4_Arbiter в этом документе не указаны.
Входные и выходные сигналы:
Входные и выходные сигналы для DDR_AXI4_Arbiter в этом документе не указаны.
Временные диаграммы
Временные диаграммы для DDR_AXI4_Arbiter в этом документе не указаны.
Испытательный стенд
Моделирование:
Детали моделирования для DDR_AXI4_Arbiter в этом документе не указаны.
История изменений
История изменений для DDR_AXI4_Arbiter в этом документе не указана.
Поддержка микросхемы ПЛИС
Информация о поддержке Microchip FPGA для DDR_AXI4_Arbiter не указана в этом документе.
Инструкции по применению продукта
- Установите DDR AXI4 Arbiter v2.2 в каталог IP программного обеспечения Libero SoC.
- Сконфигурируйте, сгенерируйте и создайте экземпляр ядра в инструменте SmartDesign для включения в список проектов Libero.
Введение (задать вопрос)
Память является неотъемлемой частью любого типичного видео- и графического приложения. Они используются для буферизации целых видеокадров, когда локальной памяти FPGA недостаточно для хранения всего кадра. При многократном чтении и записи видеокадров в DDR потребуется арбитр для арбитража между несколькими запросами. DDR AXI4 Arbiter IP предоставляет 8 каналов записи для записи кадровых буферов во внешнюю память DDR и 8 каналов чтения для чтения кадров из внешней памяти. Арбитраж основан на порядке поступления заявок. Если два запроса происходят одновременно, канал с меньшим номером канала будет иметь приоритет. Арбитр подключается к IP-контроллеру DDR через интерфейс AXI4. Арбитр DDR AXI4 обеспечивает интерфейс инициатора AXI4 для встроенных контроллеров DDR. Арбитр поддерживает до восьми каналов записи и восьми каналов чтения. Блок выполняет арбитраж между восемью каналами чтения, чтобы обеспечить доступ к каналу чтения AXI в порядке очереди. Блок выполняет арбитраж между восемью каналами записи, чтобы обеспечить доступ к каналу записи AXI в порядке поступления. Все восемь каналов чтения и записи имеют одинаковый приоритет. Интерфейс инициатора AXI4 IP-арбитра может быть настроен для различной ширины данных в диапазоне от 64 бит до 512 бит.
Важный: Стандарт протокола AXI4-Stream использует терминологию «главный» и «подчиненный». Эквивалентная терминология Microchip, используемая в этом документе, - инициатор и цель соответственно.
Резюме (задать вопрос)
В следующей таблице представлена сводка характеристик арбитра DDR AXI4.
Таблица 1. Характеристики арбитра DDR AXI4
Этот документ относится к DDR AXI4 Arbiter v2.2.
- Система на кристалле PolarFire®
- Поларфайр
- РТГ4™
- ИГЛУ® 2
- СмартФьюжн® 2
Требуется Libero® SoC v12.3 или более поздние версии. IP можно использовать в режиме RTL без какой-либо лицензии. Дополнительные сведения см. в разделе DDR_AXI4_Arbiter.
Особенности (задать вопрос)
DDR AXI4 Arbiter имеет следующие ключевые особенности:
- Восемь каналов записи
- Восемь каналов чтения
- Интерфейс AXI4 для контроллера DDR
- Настраиваемая ширина AXI4: 64, 128, 256 и 512 бит
- Настраиваемая ширина адреса: от 32 до 64 бит
Внедрение IP Core в Libero® Design Suite (задать вопрос)
IP-ядро должно быть установлено в IP-каталог программного обеспечения Libero SoC. Он устанавливается автоматически с помощью функции обновления IP-каталога в программном обеспечении Libero SoC, либо IP-ядро загружается из каталога вручную. После установки ядра IP в каталоге IP программного обеспечения Libero SoC ядро настраивается, генерируется и создается в инструменте SmartDesign для включения в список проектов Libero.
Использование устройства и производительность (задать вопрос)
В следующей таблице указано использование устройств, используемых для DDR_AXI4_Arbiter.
Таблица 2. Использование DDR_AXI4_Arbiter
| Устройство Подробности | Ресурсы | Производительность (МГц) | ОЗУ | Математические блоки | Чип Глобалы | |||
| Семья | Устройство | LUT-ы | ДФФ | ЛСРАМ | мкСОЗУ | |||
| Система на кристалле PolarFire® | МПФС250Т-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| Поларфайр | МПФ300Т-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| СмартФьюжн® 2 | М2С150-1 | 5546 | 4309 | 192 | 15 | 1 | 0 | 0 |
Важный:
- Данные в предыдущей таблице захвачены с использованием типичных параметров синтеза и макета. IP сконфигурирован для восьми каналов записи, восьми каналов чтения, ширины адреса 32 бита и ширины данных конфигурации 512 бит.
- Тактовая частота ограничена 200 МГц при выполнении анализа синхронизации для достижения показателей производительности.
Функциональное описание (задать вопрос)
В этом разделе описываются детали реализации DDR_AXI4_Arbiter. На следующем рисунке показана схема выводов верхнего уровня арбитра DDR AXI4. Рисунок 1-1. Блок-схема выводов верхнего уровня для собственного интерфейса арбитра
На следующем рисунке показана блок-схема DDR_AXI4_Arbiter на уровне системы в режиме интерфейса шины. Рисунок 1-2. Блок-схема DDR_AXI4_Arbiter на уровне системы
Транзакция чтения запускается установкой входного сигнала r(x)_req_i в высокий уровень на определенном канале чтения. Арбитр отвечает подтверждением, когда он готов обслужить запрос на чтение. Тогда этоampзаписывает начальный адрес AXI и считывает размер пакета, который вводится внешним инициатором. Канал обрабатывает входные данные и генерирует необходимые транзакции AXI для чтения данных из памяти DDR. Данные чтения, выдаваемые арбитром, являются общими для всех каналов чтения. Во время считывания данных действительные данные считывания соответствующего канала становятся высокими. Окончание транзакции чтения обозначается сигналом завершения чтения, когда все запрошенные байты отправлены. Подобно транзакции чтения, транзакция записи запускается установкой входного сигнала w(x)_req_i на высокий уровень. Наряду с сигналом запроса во время запроса должны быть указаны начальный адрес записи и длина пакета. Когда арбитр доступен для обслуживания письменного запроса, он отвечает, посылая сигнал подтверждения по соответствующему каналу. Затем пользователь должен предоставить данные записи вместе с сигналом достоверности данных на канале. Количество тактов, в течение которых данные действительны в высоком периоде, должно соответствовать длине пакета. Арбитр завершает операцию записи и устанавливает высокий уровень сигнала завершения записи, обозначая завершение транзакции записи.
Параметры DDR_AXI4_Arbiter и сигналы интерфейса (задать вопрос)
В этом разделе обсуждаются параметры в конфигураторе графического интерфейса DDR_AXI4_Arbiter и сигналы ввода-вывода.
2.1 Настройки конфигурации (задать вопрос)
В следующей таблице приведено описание параметров конфигурации, используемых в аппаратной реализации DDR_AXI4_Arbiter. Это общие параметры, которые можно изменять в соответствии с требованиями приложения.
Таблица 2-1. Параметр конфигурации
| Сигнал Имя | Описание |
| Ширина идентификатора AXI | Определяет ширину идентификатора AXI. |
| Ширина данных AXI | Определяет ширину данных AXI. |
| Ширина адреса AXI | Определяет ширину адреса AXI |
| Количество каналов чтения | Параметры для выбора требуемого количества каналов записи из раскрывающегося меню в диапазоне от одного до восьми каналов записи. |
| Количество каналов записи | Параметры для выбора требуемого количества каналов чтения из раскрывающегося меню в диапазоне от одного канала до восьми каналов чтения. |
| AXI4_SELECTION | Варианты выбора между AXI4_MASTER и AXI4_MIRRORED_SLAVE. |
| Интерфейс арбитра | Возможность выбора интерфейса шины. |
Входные и выходные сигналы (задать вопрос)
В следующей таблице перечислены входные и выходные порты интерфейса DDR AXI4 Arbiter for Bus.
Таблица 2-2. Входные и выходные порты для интерфейса шины арбитра
| Сигнал Имя | Направление | Ширина | Описание |
| сброс_я | Вход | — | Активный Низкий сигнал асинхронного сброса для проектирования |
| sys_ckl_i | Вход | — | Системные часы |
| ddr_ctrl_ready_i | Вход | — | Получает готовый входной сигнал от контроллера DDR |
| АРВАЛИД_I_0 | Вход | — | Запрос на чтение из канала чтения 0 |
| ARSIZE_I_0 | Вход | 8 бит | размер пакета чтения из канала чтения 0 |
| АРАДДР_I_0 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 0 |
| ARREADY_O_0 | Выход | — | Подтверждение арбитром запроса на чтение из канала чтения 0 |
| РВАЛИД_О_0 | Выход | — | Считанные данные действительны из канала чтения 0 |
| РДАТА_О_0 | Выход | [AXI_DATA_WIDTH-1: 0] | Чтение данных из канала чтения 0 |
| RLAST_O_0 | Выход | — | Чтение сигнала конца кадра из канала чтения 0 |
| БУСЕР_О_r0 | Выход | — | Завершение чтения для чтения канала 0 |
| АРВАЛИД_I_1 | Вход | — | Запрос на чтение из канала чтения 1 |
| ARSIZE_I_1 | Вход | 8 бит | Чтение размера пакета из канала чтения 1 |
| АРАДДР_I_1 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 1 |
| ARREADY_O_1 | Выход | — | Подтверждение арбитром запроса на чтение из канала чтения 1 |
| РВАЛИД_О_1 | Выход | — | Считанные данные действительны из канала чтения 1 |
| РДАТА_О_1 | Выход | [AXI_DATA_WIDTH-1: 0] | Чтение данных из канала чтения 1 |
| RLAST_O_1 | Выход | — | Чтение сигнала конца кадра из канала чтения 1 |
| БУСЕР_О_r1 | Выход | — | Завершение чтения для чтения канала 1 |
| АРВАЛИД_I_2 | Вход | — | Запрос на чтение из канала чтения 2 |
| ………..продолжение | |||
| Сигнал Имя | Направление | Ширина | Описание |
| ARSIZE_I_2 | Вход | 8 бит | Чтение размера пакета из канала чтения 2 |
| АРАДДР_I_2 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 2 |
| ARREADY_O_2 | Выход | — | Подтверждение арбитром запроса на чтение из канала чтения 2 |
| РВАЛИД_О_2 | Выход | — | Считанные данные действительны из канала чтения 2 |
| РДАТА_О_2 | Выход | [AXI_DATA_WIDTH-1: 0] | Чтение данных из канала чтения 2 |
| RLAST_O_2 | Выход | — | Чтение сигнала конца кадра из канала чтения 2 |
| БУСЕР_О_r2 | Выход | — | Завершение чтения для чтения канала 2 |
| АРВАЛИД_I_3 | Вход | — | Запрос на чтение из канала чтения 3 |
| ARSIZE_I_3 | Вход | 8 бит | Чтение размера пакета из канала чтения 3 |
| АРАДДР_I_3 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 3 |
| ARREADY_O_3 | Выход | — | Подтверждение арбитром запроса на чтение из канала чтения 3 |
| РВАЛИД_О_3 | Выход | — | Считанные данные действительны из канала чтения 3 |
| РДАТА_О_3 | Выход | [AXI_DATA_WIDTH-1: 0] | Чтение данных из канала чтения 3 |
| RLAST_O_3 | Выход | — | Чтение сигнала конца кадра из канала чтения 3 |
| БУСЕР_О_r3 | Выход | — | Завершение чтения для чтения канала 3 |
| АРВАЛИД_I_4 | Вход | — | Запрос на чтение из канала чтения 4 |
| ARSIZE_I_4 | Вход | 8 бит | Чтение размера пакета из канала чтения 4 |
| АРАДДР_I_4 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 4 |
| ARREADY_O_4 | Выход | — | Подтверждение арбитром запроса на чтение из канала чтения 4 |
| РВАЛИД_О_4 | Выход | — | Считанные данные действительны из канала чтения 4 |
| РДАТА_О_4 | Выход | [AXI_DATA_WIDTH-1: 0] | Чтение данных из канала чтения 4 |
| RLAST_O_4 | Выход | — | Чтение сигнала конца кадра из канала чтения 4 |
| БУСЕР_О_r4 | Выход | — | Завершение чтения для чтения канала 4 |
| АРВАЛИД_I_5 | Вход | — | Запрос на чтение из канала чтения 5 |
| ARSIZE_I_5 | Вход | 8 бит | Чтение размера пакета из канала чтения 5 |
| АРАДДР_I_5 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 5 |
| ARREADY_O_5 | Выход | — | Подтверждение арбитром запроса на чтение из канала чтения 5 |
| РВАЛИД_О_5 | Выход | — | Считанные данные действительны из канала чтения 5 |
| РДАТА_О_5 | Выход | [AXI_DATA_WIDTH-1: 0] | Чтение данных из канала чтения 5 |
| RLAST_O_5 | Выход | — | Чтение сигнала конца кадра из канала чтения 5 |
| БУСЕР_О_r5 | Выход | — | Завершение чтения для чтения канала 5 |
| АРВАЛИД_I_6 | Вход | — | Запрос на чтение из канала чтения 6 |
| ARSIZE_I_6 | Вход | 8 бит | Чтение размера пакета из канала чтения 6 |
| АРАДДР_I_6 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 6 |
| ARREADY_O_6 | Выход | — | Подтверждение арбитром запроса на чтение из канала чтения 6 |
| РВАЛИД_О_6 | Выход | — | Считанные данные действительны из канала чтения 6 |
| РДАТА_О_6 | Выход | [AXI_DATA_WIDTH-1: 0] | Чтение данных из канала чтения 6 |
| RLAST_O_6 | Выход | — | Чтение сигнала конца кадра из канала чтения 6 |
| ………..продолжение | |||
| Сигнал Имя | Направление | Ширина | Описание |
| БУСЕР_О_r6 | Выход | — | Завершение чтения для чтения канала 6 |
| АРВАЛИД_I_7 | Вход | — | Запрос на чтение из канала чтения 7 |
| ARSIZE_I_7 | Вход | 8 бит | Чтение размера пакета из канала чтения 7 |
| АРАДДР_I_7 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 7 |
| ARREADY_O_7 | Выход | — | Подтверждение арбитром запроса на чтение из канала чтения 7 |
| РВАЛИД_О_7 | Выход | — | Считанные данные действительны из канала чтения 7 |
| РДАТА_О_7 | Выход | [AXI_DATA_WIDTH-1: 0] | Чтение данных из канала чтения 7 |
| RLAST_O_7 | Выход | — | Чтение сигнала конца кадра из канала чтения 7 |
| БУСЕР_О_r7 | Выход | — | Завершение чтения для чтения канала 7 |
| AWSIZE_I_0 | Вход | 8 бит | Размер пакета записи для канала записи 0 |
| WDATA_I_0 | Вход | [AXI_DATA_WIDTH-1:0] | Видеоданные Вход для записи канала 0 |
| WVALID_I_0 | Вход | — | Запишите данные, действительные для записи канала 0 |
| AWVALID_I_0 | Вход | — | Запрос на запись из канала записи 0 |
| АВАДДР_I_0 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 0 |
| АВРЕАДИ_О_0 | Выход | — | Подтверждение арбитром записи запроса из канала записи 0 |
| БУСЕР_О_0 | Выход | — | Завершение записи для записи канала 0 |
| AWSIZE_I_1 | Вход | 8 бит | Размер пакета записи для канала записи 1 |
| WDATA_I_1 | Вход | [AXI_DATA_WIDTH-1:0] | Видеоданные Вход для записи канала 1 |
| WVALID_I_1 | Вход | — | Запишите данные, действительные для записи канала 1 |
| AWVALID_I_1 | Вход | — | Запрос на запись из канала записи 1 |
| АВАДДР_I_1 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 1 |
| АВРЕАДИ_О_1 | Выход | — | Подтверждение арбитром записи запроса из канала записи 1 |
| БУСЕР_О_1 | Выход | — | Завершение записи для записи канала 1 |
| AWSIZE_I_2 | Вход | 8 бит | Размер пакета записи для канала записи 2 |
| WDATA_I_2 | Вход | [AXI_DATA_WIDTH-1:0] | Видеоданные Вход для записи канала 2 |
| WVALID_I_2 | Вход | — | Запишите данные, действительные для записи канала 2 |
| AWVALID_I_2 | Вход | — | Запрос на запись из канала записи 2 |
| АВАДДР_I_2 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 2 |
| АВРЕАДИ_О_2 | Выход | — | Подтверждение арбитром записи запроса из канала записи 2 |
| БУСЕР_О_2 | Выход | — | Завершение записи для записи канала 2 |
| AWSIZE_I_3 | Вход | 8 бит | Размер пакета записи для канала записи 3 |
| WDATA_I_3 | Вход | [AXI_DATA_WIDTH-1:0] | Видеоданные Вход для записи канала 3 |
| WVALID_I_3 | Вход | — | Запишите данные, действительные для записи канала 3 |
| AWVALID_I_3 | Вход | — | Запрос на запись из канала записи 3 |
| АВАДДР_I_3 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 3 |
| АВРЕАДИ_О_3 | Выход | — | Подтверждение арбитром записи запроса из канала записи 3 |
| БУСЕР_О_3 | Выход | — | Завершение записи для записи канала 3 |
| AWSIZE_I_4 | Вход | 8 бит | Размер пакета записи для канала записи 4 |
| ………..продолжение | |||
| Сигнал Имя | Направление | Ширина | Описание |
| WDATA_I_4 | Вход | [AXI_DATA_WIDTH-1:0] | Видеоданные Вход для записи канала 4 |
| WVALID_I_4 | Вход | — | Запишите данные, действительные для записи канала 4 |
| AWVALID_I_4 | Вход | — | Запрос на запись из канала записи 4 |
| АВАДДР_I_4 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 4 |
| АВРЕАДИ_О_4 | Выход | — | Подтверждение арбитром записи запроса из канала записи 4 |
| БУСЕР_О_4 | Выход | — | Завершение записи для записи канала 4 |
| AWSIZE_I_5 | Вход | 8 бит | Размер пакета записи для канала записи 5 |
| WDATA_I_5 | Вход | [AXI_DATA_WIDTH-1:0] | Видеоданные Вход для записи канала 5 |
| WVALID_I_5 | Вход | — | Запишите данные, действительные для записи канала 5 |
| AWVALID_I_5 | Вход | — | Запрос на запись из канала записи 5 |
| АВАДДР_I_5 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 5 |
| АВРЕАДИ_О_5 | Выход | — | Подтверждение арбитром записи запроса из канала записи 5 |
| БУСЕР_О_5 | Выход | — | Завершение записи для записи канала 5 |
| AWSIZE_I_6 | Вход | 8 бит | Размер пакета записи для канала записи 6 |
| WDATA_I_6 | Вход | [AXI_DATA_WIDTH-1:0] | Видеоданные Вход для записи канала 6 |
| WVALID_I_6 | Вход | — | Запишите данные, действительные для записи канала 6 |
| AWVALID_I_6 | Вход | — | Запрос на запись из канала записи 6 |
| АВАДДР_I_6 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 6 |
| АВРЕАДИ_О_6 | Выход | — | Подтверждение арбитром записи запроса из канала записи 6 |
| БУСЕР_О_6 | Выход | — | Завершение записи для записи канала 6 |
| AWSIZE_I_7 | Вход | 8 бит | Размер пакета записи из канала записи 7 |
| WDATA_I_7 | Вход | [AXI_DATA_WIDTH-1:0] | Видеоданные Вход для записи канала 7 |
| WVALID_I_7 | Вход | — | Запишите данные, действительные для записи канала 7 |
| AWVALID_I_7 | Вход | — | Написать запрос из канала записи 7 |
| АВАДДР_I_7 | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, по которому должна происходить запись из канала записи 7 |
| АВРЕАДИ_О_7 | Выход | — | Подтверждение арбитром записи запроса из канала записи 7 |
| БУСЕР_О_7 | Выход | — | Завершение записи для записи канала 7 |
В следующей таблице перечислены входные и выходные порты арбитра DDR AXI4 для собственного интерфейса.
Таблица 2-3. Входные и выходные порты для собственного интерфейса арбитра
| Сигнал Имя | Направление | Ширина | Описание |
| сброс_я | Вход | — | Активный низкий сигнал асинхронного сброса для проектирования |
| sys_clk_i | Вход | — | Системные часы |
| ddr_ctrl_ready_i | Вход | — | Получает входной сигнал готовности от контроллера DDR. |
| r0_req_i | Вход | — | Чтение запроса от инициатора 0 |
| r0_burst_size_i | Вход | 8 бит | Чтение размера пакета |
| r0_rstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 0 |
| r0_ack_o | Выход | — | Подтверждение арбитром чтения запроса от инициатора 0 |
| ………..продолжение | |||
| Сигнал Имя | Направление | Ширина | Описание |
| r0_data_valid_o | Выход | — | Считанные данные действительны из канала чтения 0 |
| r0_done_o | Выход | — | Завершение чтения до инициатора 0 |
| r1_req_i | Вход | — | Чтение запроса от инициатора 1 |
| r1_burst_size_i | Вход | 8 бит | Чтение размера пакета |
| r1_rstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 1 |
| r1_ack_o | Выход | — | Подтверждение арбитром чтения запроса от инициатора 1 |
| r1_data_valid_o | Выход | — | Считанные данные действительны из канала чтения 1 |
| r1_done_o | Выход | — | Завершение чтения до инициатора 1 |
| r2_req_i | Вход | — | Чтение запроса от инициатора 2 |
| r2_burst_size_i | Вход | 8 бит | Чтение размера пакета |
| r2_rstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 2 |
| r2_ack_o | Выход | — | Подтверждение арбитром чтения запроса от инициатора 2 |
| r2_data_valid_o | Выход | — | Считанные данные действительны из канала чтения 2 |
| r2_done_o | Выход | — | Завершение чтения до инициатора 2 |
| r3_req_i | Вход | — | Чтение запроса от инициатора 3 |
| r3_burst_size_i | Вход | 8 бит | Чтение размера пакета |
| r3_rstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 3 |
| r3_ack_o | Выход | — | Подтверждение арбитром чтения запроса от инициатора 3 |
| r3_data_valid_o | Выход | — | Считанные данные действительны из канала чтения 3 |
| r3_done_o | Выход | — | Завершение чтения до инициатора 3 |
| r4_req_i | Вход | — | Чтение запроса от инициатора 4 |
| r4_burst_size_i | Вход | 8 бит | Чтение размера пакета |
| r4_rstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 4 |
| r4_ack_o | Выход | — | Подтверждение арбитром чтения запроса от инициатора 4 |
| r4_data_valid_o | Выход | — | Считанные данные действительны из канала чтения 4 |
| r4_done_o | Выход | — | Завершение чтения до инициатора 4 |
| r5_req_i | Вход | — | Чтение запроса от инициатора 5 |
| r5_burst_size_i | Вход | 8 бит | Чтение размера пакета |
| r5_rstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 5 |
| r5_ack_o | Выход | — | Подтверждение арбитром чтения запроса от инициатора 5 |
| r5_data_valid_o | Выход | — | Считанные данные действительны из канала чтения 5 |
| r5_done_o | Выход | — | Завершение чтения до инициатора 5 |
| r6_req_i | Вход | — | Чтение запроса от инициатора 6 |
| r6_burst_size_i | Вход | 8 бит | Чтение размера пакета |
| r6_rstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 6 |
| r6_ack_o | Выход | — | Подтверждение арбитром чтения запроса от инициатора 6 |
| r6_data_valid_o | Выход | — | Считанные данные действительны из канала чтения 6 |
| r6_done_o | Выход | — | Завершение чтения до инициатора 6 |
| r7_req_i | Вход | — | Чтение запроса от инициатора 7 |
| r7_burst_size_i | Вход | 8 бит | Чтение размера пакета |
| ………..продолжение | |||
| Сигнал Имя | Направление | Ширина | Описание |
| r7_rstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, с которого должно начаться чтение для канала чтения 7 |
| r7_ack_o | Выход | — | Подтверждение арбитром чтения запроса от инициатора 7 |
| r7_data_valid_o | Выход | — | Считанные данные действительны из канала чтения 7 |
| r7_done_o | Выход | — | Завершение чтения до инициатора 7 |
| rdata_o | Выход | [AXI_DATA_WIDTH — 1:0] | Вывод видеоданных из канала чтения |
| w0_burst_size_i | Вход | 8 бит | Напишите размер пакета |
| w0_data_i | Вход | [AXI_DATA_WIDTH — 1:0] | Ввод видеоданных для записи канала 0 |
| w0_data_valid_i | Вход | — | Запишите данные, действительные для записи канала 0 |
| w0_req_i | Вход | — | Запрос на запись от инициатора 0 |
| w0_wstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 0 |
| w0_ack_o | Выход | — | Подтверждение арбитром записи запроса от инициатора 0 |
| w0_done_o | Выход | — | Завершение записи инициатору 0 |
| w1_burst_size_i | Вход | 8 бит | Напишите размер пакета |
| w1_data_i | Вход | [AXI_DATA_WIDTH — 1:0] | Ввод видеоданных для записи канала 1 |
| w1_data_valid_i | Вход | — | Запишите данные, действительные для записи канала 1 |
| w1_req_i | Вход | — | Запрос на запись от инициатора 1 |
| w1_wstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 1 |
| w1_ack_o | Выход | — | Подтверждение арбитром записи запроса от инициатора 1 |
| w1_done_o | Выход | — | Завершение записи инициатору 1 |
| w2_burst_size_i | Вход | 8 бит | Напишите размер пакета |
| w2_data_i | Вход | [AXI_DATA_WIDTH — 1:0] | Ввод видеоданных для записи канала 2 |
| w2_data_valid_i | Вход | — | Запишите данные, действительные для записи канала 2 |
| w2_req_i | Вход | — | Запрос на запись от инициатора 2 |
| w2_wstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 2 |
| w2_ack_o | Выход | — | Подтверждение арбитром записи запроса от инициатора 2 |
| w2_done_o | Выход | — | Завершение записи инициатору 2 |
| w3_burst_size_i | Вход | 8 бит | Напишите размер пакета |
| w3_data_i | Вход | [AXI_DATA_WIDTH — 1:0] | Ввод видеоданных для записи канала 3 |
| w3_data_valid_i | Вход | — | Запишите данные, действительные для записи канала 3 |
| w3_req_i | Вход | — | Запрос на запись от инициатора 3 |
| w3_wstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 3 |
| w3_ack_o | Выход | — | Подтверждение арбитром записи запроса от инициатора 3 |
| w3_done_o | Выход | — | Завершение записи инициатору 3 |
| w4_burst_size_i | Вход | 8 бит | Напишите размер пакета |
| w4_data_i | Вход | [AXI_DATA_WIDTH — 1:0] | Ввод видеоданных для записи канала 4 |
| w4_data_valid_i | Вход | — | Запишите данные, действительные для записи канала 4 |
| w4_req_i | Вход | — | Запрос на запись от инициатора 4 |
| w4_wstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, по которому должна происходить запись из канала записи 4 |
| ………..продолжение | |||
| Сигнал Имя | Направление | Ширина | Описание |
| w4_ack_o | Выход | — | Подтверждение арбитром записи запроса от инициатора 4 |
| w4_done_o | Выход | — | Завершение записи инициатору 4 |
| w5_burst_size_i | Вход | 8 бит | Напишите размер пакета |
| w5_data_i | Вход | [AXI_DATA_WIDTH — 1:0] | Ввод видеоданных для записи канала 5 |
| w5_data_valid_i | Вход | — | Запишите данные, действительные для записи канала 5 |
| w5_req_i | Вход | — | Запрос на запись от инициатора 5 |
| w5_wstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 5 |
| w5_ack_o | Выход | — | Подтверждение арбитром записи запроса от инициатора 5 |
| w5_done_o | Выход | — | Завершение записи инициатору 5 |
| w6_burst_size_i | Вход | 8 бит | Напишите размер пакета |
| w6_data_i | Вход | [AXI_DATA_WIDTH — 1:0] | Ввод видеоданных для записи канала 6 |
| w6_data_valid_i | Вход | — | Запишите данные, действительные для записи канала 6 |
| w6_req_i | Вход | — | Запрос на запись от инициатора 6 |
| w6_wstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 6 |
| w6_ack_o | Выход | — | Подтверждение арбитром записи запроса от инициатора 6 |
| w6_done_o | Выход | — | Завершение записи инициатору 6 |
| w7_burst_size_i | Вход | 8 бит | Напишите размер пакета |
| w7_data_i | Вход | [AXI_DATA_WIDTH — 1:0] | Ввод видеоданных для записи канала 7 |
| w7_data_valid_i | Вход | — | Запишите данные, действительные для записи канала 7 |
| w7_req_i | Вход | — | Запрос на запись от инициатора 7 |
| w7_wstart_addr_i | Вход | [AXI_ADDR_WIDTH — 1:0] | Адрес DDR, на который должна производиться запись из канала записи 7 |
| w7_ack_o | Выход | — | Подтверждение арбитром записи запроса от инициатора 7 |
| w7_done_o | Выход | — | Завершение записи инициатору 7 |
| Сигналы AXI I/F | |||
| Чтение адресного канала | |||
| засушливое_о | Выход | [AXI_ID_WIDTH — 1:0] | Чтение идентификатора адреса. Идентификация tag для группы адресов чтения сигналов. |
| араддр_о | Выход | [AXI_ADDR_WIDTH — 1:0] | Читать адрес. Предоставляет начальный адрес транзакции пакетного чтения.
Предоставляется только начальный адрес пакета. |
| arlen_o | Выход | [7:0] | Длина взрыва. Предоставляет точное количество передач в пакете. Эта информация определяет количество передач данных, связанных с адресом. |
| arsize_o | Выход | [2:0] | Размер взрыва. Размер каждой передачи в пакете. |
| arburst_o | Выход | [1:0] | Взрывной тип. В сочетании с информацией о размере подробно описывает, как вычисляется адрес для каждой передачи в пакете.
Фиксировано на 2'b01 à Инкрементальный адресный пакет. |
| arlock_o | Выход | [1:0] | Тип замка. Предоставляет дополнительную информацию об атомарных характеристиках передачи.
Фиксировано на 2'b00 в обычном доступе. |
| ………..продолжение | |||
| Сигнал Имя | Направление | Ширина | Описание |
| arcache_o | Выход | [3:0] | Тип кэша. Предоставляет дополнительную информацию о кэшируемых характеристиках передачи.
Фиксировано на 4'b0000 à Не кэшируется и не буферизуется. |
| arprot_o | Выход | [2:0] | Тип защиты. Предоставляет информацию о единице защиты для транзакции. Фиксированная до 3'000 à Нормальный безопасный доступ к данным. |
| arvalid_o | Выход | — | Прочитанный адрес действителен. Когда ВЫСОКИЙ, адрес чтения и управляющая информация действительны и остаются высокими до тех пор, пока сигнал подтверждения адреса уже не станет высоким.
1 = адрес и управляющая информация действительны 0 = адрес и управляющая информация недействительны |
| уже_о | Вход | — | Читать адрес готов. Цель готова принять адрес и соответствующие управляющие сигналы.
1 = цель готова 0 = цель не готова |
| Чтение канала данных | |||
| избавлять | Вход | [AXI_ID_WIDTH — 1:0] | Прочитать идентификатор tag. Я БЫ tag группы считанных данных сигналов. Значение Rid создается целью и должно совпадать со значением Rid транзакции чтения, на которую он отвечает. |
| RDATA | Вход | [AXI_DATA_WIDTH — 1:0] | Прочитать данные |
| ответ | Вход | [1:0] | Читать ответ.
Статус прочитанной передачи. Допустимые ответы: OKAY, EXOKAY, SLVERR и DECERR. |
| последний | Вход | — | Читай в последнюю очередь.
Последняя передача в пакете чтения. |
| недействителен | Вход | — | Прочтите действительный. Требуемые данные чтения доступны, и передача чтения может быть завершена.
1 = доступно чтение данных 0 = чтение данных недоступно |
| готов | Выход | — | Читать готово. Инициатор может принять прочитанные данные и ответную информацию.
1= инициатор готов 0 = инициатор не готов |
| Написать адресный канал | |||
| жадный | Выход | [AXI_ID_WIDTH — 1:0] | Напишите идентификатор адреса. Идентификация tag для группы адресов записи сигналов. |
| аваддр | Выход | [AXI_ADDR_WIDTH — 1:0] | Напишите адрес. Предоставляет адрес первой передачи в транзакции пакетной записи. Соответствующие управляющие сигналы используются для определения адресов оставшихся передач в пакете. |
| шило | Выход | [7:0] | Длина взрыва. Предоставляет точное количество передач в пакете. Эта информация определяет количество передач данных, связанных с адресом. |
| огромный | Выход | [2:0] | Размер взрыва. Размер каждой передачи в пакете. Стробы байтовых дорожек точно указывают, какие байтовые дорожки следует обновить. |
| неожиданный | Выход | [1:0] | Взрывной тип. В сочетании с информацией о размере подробно описывает, как вычисляется адрес для каждой передачи в пакете.
Фиксировано на 2'b01 à Инкрементальный адресный пакет. |
| ………..продолжение | |||
| Сигнал Имя | Направление | Ширина | Описание |
| авлок | Выход | [1:0] | Тип замка. Предоставляет дополнительную информацию об атомарных характеристиках передачи.
Фиксировано на 2'b00 в обычном доступе. |
| авкэш | Выход | [3:0] | Тип кэша. Указывает атрибуты буферизации, кэширования, сквозной записи, обратной записи и распределения транзакции.
Фиксировано на 4'b0000 à Не кэшируется и не буферизуется. |
| аупрот | Выход | [2:0] | Тип защиты. Указывает нормальный, привилегированный или безопасный уровень защиты транзакции и является ли транзакция доступом к данным или доступом к инструкциям. Фиксированная до 3'000 à Нормальный безопасный доступ к данным. |
| недействительный | Выход | — | Напишите адрес действительный. Указывает, что действительный адрес записи и управляющая информация доступны.
1 = доступна адресная и управляющая информация 0 = адрес и управляющая информация недоступны. Адрес и управляющая информация остаются стабильными до тех пор, пока сигнал подтверждения адреса уже не станет ВЫСОКИМ. |
| уже | Вход | — | Пишите адрес готов. Указывает, что цель готова принять адрес и соответствующие управляющие сигналы.
1 = цель готова 0 = цель не готова |
| Канал записи данных | |||
| wdata | Выход | [AXI_DATA_WIDTH — 1:0] | Запись данных |
| встрб | Выход | [AXI_DATA_WIDTH — 8:0] | Пишите стробоскопы. Этот сигнал указывает, какие байтовые дорожки следует обновить в памяти. На каждые восемь бит шины данных записи приходится один строб записи. |
| последний | Выход | — | Пишите последним. Последняя передача в пакете записи. |
| wдействителен | Выход | — | Напишите действительный. Имеются действительные данные записи и стробоскопы. 1 = доступны запись данных и стробоскопы
0 = запись данных и стробоскопы недоступны |
| готовый | Вход | — | Пишите готовы. Цель может принять данные записи. 1 = цель готова
0 = цель не готова |
| Написать канал ответа | |||
| делать ставку | Вход | [AXI_ID_WIDTH — 1:0] | Идентификатор ответа. Идентификация tag написания ответа. Значение bid должно совпадать со значением awid транзакции записи, на которую отвечает цель. |
| Бресп | Вход | [1:0] | Напишите ответ. Статус транзакции записи. Допустимые ответы: OKAY, EXOKAY, SLVERR и DECERR. |
| недействителен | Вход | — | Напишите ответ действительный. Доступен действительный ответ на запись. 1 = доступен ответ на запись
0 = ответ на запись недоступен |
| хлеб | Выход | — | Ответ готов. Инициатор может принять ответную информацию.
1 = инициатор готов 0 = инициатор не готов |
Временные диаграммы (задать вопрос)
В этом разделе обсуждаются временные диаграммы DDR_AXI4_Arbiter. На следующих рисунках показано подключение входов запроса чтения и записи, начального адреса памяти, входов записи от внешнего инициатора, подтверждения чтения или записи и входов завершения чтения или записи, заданных арбитром.
Рисунок 3-1. Временная диаграмма для сигналов, используемых при записи/чтении через интерфейс AXI4
Тестовый стенд (задать вопрос)
Унифицированный тестовый стенд используется для проверки и тестирования DDR_AXI4_Arbiter, который называется пользовательским тестовым стендом. Тестовый стенд предназначен для проверки функциональности DDR_AXI4_Arbiter IP. Этот тестовый стенд работает только для двух каналов чтения и двух каналов записи с конфигурацией интерфейса шины.
Моделирование (задать вопрос)
Следующие шаги описывают, как смоделировать ядро с помощью тестового стенда:
- Откройте вкладку Libero® SoC Catalog, разверните Solutions-Video, дважды щелкните DDR_AXI4_Arbiter, а затем нажмите OK. Документация, связанная с ИС, указана в разделе «Документация». Важно: Если вы не видите вкладку Каталог, перейдите к View > меню Windows и щелкните Каталог, чтобы сделать его видимым.
Рисунок 4-1. IP-ядро DDR_AXI4_Arbiter в каталоге Libero SoC
Появится окно создания компонента, как показано ниже. Нажмите «ОК». Убедитесь, что имя — DDR_AXI4_ARBITER_PF_C0.
Рисунок 4-2. Создать компонент
Настройте IP для 2 каналов чтения, 2 каналов записи и выберите интерфейс шины, как показано на следующем рисунке, и нажмите OK, чтобы сгенерировать IP.
Рисунок 4-3. Конфигурация
На вкладке Stimulus Hierarchy выберите тестовую среду (DDR_AXI4_ARBITER_PF_tb.v), щелкните правой кнопкой мыши и выберите Simulate Pre-Synth Design > Open Interactively.
Важный: Если вы не видите вкладку Stimulus Hierarchy, перейдите к View > меню Windows и щелкните Stimulus Hierarchy, чтобы сделать его видимым.
Рисунок 4-4. Моделирование дизайна предварительного синтеза
ModelSim открывается с помощью тестового стенда file, как показано на следующем рисунке.
Рисунок 4-5. Окно моделирования ModelSim
Важный: Если симуляция прерывается из-за ограничения времени выполнения, указанного в .do file, используйте команду run -all, чтобы завершить симуляцию.
История изменений (задать вопрос)
История изменений описывает изменения, которые были реализованы в документе. Изменения перечислены по редакции, начиная с самой последней публикации.
Таблица 5-1. История изменений
| Пересмотр | Дата | Описание |
| A | 04/2023 | Ниже приведен список изменений в редакции А документа:
• Документ перенесен в шаблон Microchip. • Номер документа обновлен с 00004976 до DS50200950A. • Добавлен 4. Испытательный стенд. |
| 2.0 | — | Ниже приведен список изменений в редакции 2.0 документа:
• Добавлен Рисунок 1-2. • Добавлен Таблица 2-2. • Обновлены названия некоторых входных и выходных сигналов в Таблица 2-2. |
| 1.0 | — | Первоначальный выпуск. |
Поддержка Microchip FPGA (задать вопрос)
Группа продуктов Microchip FPGA поддерживает свои продукты различными службами поддержки, включая службу поддержки клиентов, центр технической поддержки клиентов, webсайт и офисы продаж по всему миру. Клиентам рекомендуется посетить онлайн-ресурсы Microchip, прежде чем обращаться в службу поддержки, поскольку весьма вероятно, что на их вопросы уже были даны ответы. Обратитесь в Центр технической поддержки через webсайте www.microchip.com/support. Укажите номер детали устройства FPGA, выберите соответствующую категорию корпуса и загрузите дизайн. files при создании обращения в техподдержку. Обратитесь в службу поддержки клиентов за нетехнической поддержкой продукта, такой как цены продукта, обновления продукта, обновленная информация, статус заказа и авторизация.
- Из Северной Америки звоните по телефону 800.262.1060
- Из других стран звоните по телефону 650.318.4460
- Факс, из любой точки мира, 650.318.8044
Информация о микросхеме (задать вопрос)
Микрочип Webсайт (задать вопрос)
Microchip предоставляет онлайн-поддержку через наш webсайт на www.microchip.com/. Этот webсайт используется для создания files и информация легко доступна для клиентов. Некоторые из доступных материалов включают:
- Поддержка продукта – Спецификации и опечатки, примечания по применению иampпрограммы, ресурсы для проектирования, руководства пользователя и документация по поддержке оборудования, последние версии программного обеспечения и заархивированное программное обеспечение.
- Общая техническая поддержка – Часто задаваемые вопросы (FAQ), запросы на техническую поддержку, онлайн-дискуссионные группы, список участников партнерской программы разработки Microchip
- Бизнес Микрочипа – Руководства по выбору продуктов и заказу, последние пресс-релизы Microchip, список семинаров и мероприятий, списки офисов продаж Microchip, дистрибьюторов и заводских представителей.
Служба уведомления об изменении продукта (задать вопрос)
Служба уведомлений об изменениях продуктов Microchip помогает держать клиентов в курсе продуктов Microchip. Подписчики будут получать уведомления по электронной почте о любых изменениях, обновлениях, исправлениях или ошибках, связанных с определенным семейством продуктов или интересующим его инструментом разработки. Для регистрации перейдите на www.microchip.com/pcn и следуйте инструкциям по регистрации.
Поддержка клиентов (задать вопрос)
Пользователи продукции Microchip могут получить помощь по нескольким каналам:
- Дистрибьютор или представитель
- Местный офис продаж
- Инженер по встраиваемым решениям (ESE)
- Техническая поддержка
Клиенты должны обратиться за поддержкой к своему дистрибьютору, представителю или в компанию ESE. Местные офисы продаж также доступны, чтобы помочь клиентам. Список офисов продаж и местоположений включен в этот документ. Техническая поддержка доступна через webсайт по адресу: www.microchip.com/support.
Microchip разработала функцию защиты кода (задать вопрос)
Обратите внимание на следующие сведения о функции защиты кода на продуктах Microchip:
- Продукция Microchip соответствует спецификациям, содержащимся в соответствующем паспорте Microchip.
- Компания Microchip уверена, что ее семейство продуктов безопасно при использовании по назначению, в соответствии с эксплуатационными спецификациями и в нормальных условиях.
- Microchip ценит и активно защищает свои права на интеллектуальную собственность. Попытки нарушить функции защиты кода продукта Microchip строго запрещены и могут нарушать Закон об авторском праве DigitalMillennium.
- Ни Microchip, ни любой другой производитель полупроводников не может гарантировать безопасность своего кода. Защита кода не означает, что мы гарантируем, что продукт «неуязвим». Защита кода постоянно развивается. Microchip стремится постоянно улучшать функции защиты кода в своих продуктах.
Официальное уведомление (задать вопрос)
Эта публикация и содержащаяся в ней информация могут использоваться только с продуктами Microchip, в том числе для проектирования, тестирования и интеграции продуктов Microchip с вашим приложением. Использование этой информации каким-либо иным образом нарушает настоящие условия. Информация о приложениях для устройств предоставляется только для вашего удобства и может быть заменена обновлениями. Вы несете ответственность за то, чтобы ваше приложение соответствовало вашим спецификациям. Обратитесь в местное торговое представительство Microchip за дополнительной поддержкой или получите дополнительную поддержку по адресу www.microchip.com/en-us/support/design-help/ службы поддержки клиентов. ЭТА ИНФОРМАЦИЯ ПРЕДОСТАВЛЯЕТСЯ КОМПАНИЕЙ MICROCHIP «КАК ЕСТЬ». MICROCHIP НЕ ДАЕТ НИКАКИХ ЗАЯВЛЕНИЙ ИЛИ ГАРАНТИЙ ЛЮБОГО РОДА, ЯВНЫХ ИЛИ ПОДРАЗУМЕВАЕМЫХ, ПИСЬМЕННЫХ ИЛИ УСТНЫХ, ПРЕДУСМОТРЕННЫХ ЗАКОНОМ ИЛИ ИНЫМ ОБРАЗОМ, ОТНОСЯЩИХСЯ К ИНФОРМАЦИИ, ВКЛЮЧАЯ, ПОМИМО ПРОЧЕГО, ЛЮБЫЕ ПОДРАЗУМЕВАЕМЫЕ ГАРАНТИИ НЕНАРУШЕНИЯ ПРАВ, КОММЕРЧЕСКОЙ ПРИГОДНОСТИ И ПРИГОДНОСТИ ДЛЯ AP КОНКРЕТНАЯ ЦЕЛЬ ИЛИ ГАРАНТИИ СВЯЗАННЫЙ С ЕЕ СОСТОЯНИЕМ, КАЧЕСТВОМ ИЛИ ПРОИЗВОДИТЕЛЬНОСТЬЮ. НИ ПРИ КАКИХ ОБСТОЯТЕЛЬСТВАХ MICROCHIP НЕ НЕСЕТ ОТВЕТСТВЕННОСТИ ЗА ЛЮБЫЕ КОСВЕННЫЕ, СПЕЦИАЛЬНЫЕ, ШТРАФНЫЕ, СЛУЧАЙНЫЕ ИЛИ КОСВЕННЫЕ УБЫТКИ, УЩЕРБ, ЗАТРАТЫ ИЛИ РАСХОДЫ ЛЮБОГО РОДА, СВЯЗАННЫЕ С ИНФОРМАЦИЕЙ ИЛИ ЕЕ ИСПОЛЬЗОВАНИЕМ, ОДНАКО, ВЫЗВАННЫЕ, ДАЖЕ ЕСЛИ КОМПАНИЯ MICROCHIP БЫЛА РЕКОМЕНДУЕМА ОФ ВОЗМОЖНОСТЬ ИЛИ УЩЕРБ ПРЕДСКАЗУЕМ? В МАКСИМАЛЬНОЙ СТЕПЕНИ, ДОПУСКАЕМОЙ ЗАКОНОМ, ОБЩАЯ ОТВЕТСТВЕННОСТЬ КОМПАНИИ MICROCHIP ПО ВСЕМ ПРЕТЕНЗИЯМ, КАКИМ-ЛИБО ОБРАЗОМ СВЯЗАННЫМ С ИНФОРМАЦИЕЙ ИЛИ ЕЕ ИСПОЛЬЗОВАНИЕМ, НЕ БУДЕТ ПРЕВЫШАТЬ КОЛИЧЕСТВА ВЗНОСОВ, КОТОРЫЕ ВЫ УПЛАТИЛИ НЕПОСРЕДСТВЕННО КОМПАНИИ MICROCHIP ЗА ИНФОРМАЦИЮ. Использование устройств Microchip в целях жизнеобеспечения и/или обеспечения безопасности полностью находится на риске покупателя, и покупатель соглашается защищать, возмещать ущерб и ограждать Microchip от любых убытков, претензий, исков или расходов, возникающих в результате такого использования. Никакие лицензии не передаются, косвенно или иным образом, в соответствии с какими-либо правами интеллектуальной собственности Microchip, если не указано иное.
Товарные знаки (задать вопрос)
Название и логотип Microchip, логотип Microchip, Adaptec, AVR, логотип AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, логотип Microsemi, MOST, логотип MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, логотип PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, логотип SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron и XMEGA являются зарегистрированными товарными знаками Microchip Technology Incorporated в США и других странах. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, логотип ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime и ZL являются зарегистрированными товарными знаками Microchip Technology Incorporated в США. Подавление соседних ключей, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching. , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, динамическое сопоставление средних значений, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, внутрисхемное последовательное программирование, ICSP, INICnet, Интеллектуальное распараллеливание, IntelliMOS, Межчиповое соединение, Блокировщик джиттера, Ручка на дисплее, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, сертифицированный логотип MPLAB, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, ВериФАЙ, ViewSpan, WiperLock, XpressConnect и ZENA являются товарными знаками Microchip Technology Incorporated в США и других странах. SQTP является знаком обслуживания Microchip Technology Incorporated в США. Логотип Adaptec, Frequency on Demand, Silicon Storage Technology и Symmcom являются зарегистрированными товарными знаками Microchip Technology Inc. в других странах. GestIC является зарегистрированным товарным знаком Microchip Technology Germany II GmbH & Co. KG, дочерней компании Microchip Technology Inc., в других странах. Все остальные товарные знаки, упомянутые здесь, являются собственностью соответствующих компаний. © 2023, Microchip Technology Incorporated и ее дочерние компании. Все права защищены.
ISBN-номер: 978-1-6683-2302-1 Система управления качеством (задать вопрос) Для получения информации о системах управления качеством Microchip, пожалуйста, посетите www.микрочип.com/качество.
Продажи и обслуживание по всему миру
| АМЕРИКА | АЗИАТСКО-ТИХООКЕАНСКИЙ РЕГИОН | АЗИАТСКО-ТИХООКЕАНСКИЙ РЕГИОН | ЕВРОПА |
| Корпоративный Офис
2355 бульвар Вест Чендлер. Чандлер, AZ 85224-6199 Тел: 480-792-7200 Факс: 480-792-7277 Техническая поддержка: www.microchip.com/support Web Адрес: www.microchip.com Атланта Дулут, Джорджия Тел: 678-957-9614 Факс: 678-957-1455 Остин, Техас Тел: 512-257-3370 Бостон Вестборо, Массачусетс Тел.: 774-760-0087 Факс: 774-760-0088 Чикаго Итаска, Иллинойс Тел: 630-285-0071 Факс: 630-285-0075 Даллас Addison, TX Тел: 972-818-7423 Факс: 972-818-2924 Детройт Нови, Мичиган Тел: 248-848-4000 Хьюстон, Техас Тел: 281-894-5983 Индианаполис Ноблсвилл, Индиана Тел.: 317-773-8323 Факс: 317-773-5453 Тел: 317-536-2380 Лос-Анджелес Миссия Вьехо, Калифорния Тел.: 949-462-9523 Факс: 949-462-9608 Тел: 951-273-7800 Роли, Северная Каролина Тел: 919-844-7510 Нью-Йорк, Нью-Йорк Тел: 631-435-6000 Сан-Хосе, Калифорния Тел: 408-735-9110 Тел: 408-436-4270 Канада – Торонто Тел: 905-695-1980 Факс: 905-695-2078 |
Австралия – Сидней
Тел: 61-2-9868-6733 Китай – Пекин Тел: 86-10-8569-7000 Китай – Чэнду Тел: 86-28-8665-5511 Китай – Чунцин Тел: 86-23-8980-9588 Китай – Дунгуань Тел: 86-769-8702-9880 Китай – Гуанчжоу Тел: 86-20-8755-8029 Китай – Ханчжоу Тел: 86-571-8792-8115 Китай – САР Гонконг Тел: 852-2943-5100 Китай – Нанкин Тел: 86-25-8473-2460 Китай – Циндао Тел: 86-532-8502-7355 Китай – Шанхай Тел: 86-21-3326-8000 Китай – Шэньян Тел: 86-24-2334-2829 Китай – Шэньчжэнь Тел: 86-755-8864-2200 Китай – Сучжоу Тел: 86-186-6233-1526 Китай – Ухань Тел: 86-27-5980-5300 Китай – Сиань Тел: 86-29-8833-7252 Китай – Сямэнь Тел: 86-592-2388138 Китай – Чжухай Тел: 86-756-3210040 |
Индия – Бангалор
Тел: 91-80-3090-4444 Индия – Нью-Дели Тел: 91-11-4160-8631 Индия - Пуна Тел: 91-20-4121-0141 Япония – Осака Тел: 81-6-6152-7160 Япония – Токио Тел.: 81-3-6880-3770 Корея – Тэгу Тел: 82-53-744-4301 Корея – Сеул Тел: 82-2-554-7200 Малайзия – Куала-Лумпур Тел: 60-3-7651-7906 Малайзия – Пенанг Тел: 60-4-227-8870 Филиппины – Манила Тел: 63-2-634-9065 Сингапур Тел: 65-6334-8870 Тайвань – Синь Чу Тел: 886-3-577-8366 Тайвань – Гаосюн Тел: 886-7-213-7830 Тайвань – Тайбэй Тел: 886-2-2508-8600 Таиланд – Бангкок Тел: 66-2-694-1351 Вьетнам – Хошимин Тел: 84-28-5448-2100 |
Австрия – Вельс
Тел: 43-7242-2244-39 Факс: 43-7242-2244-393 Дания – Копенгаген Тел: 45-4485-5910 Факс: 45-4485-2829 Финляндия – Эспоо Тел: 358-9-4520-820 Франция – Париж Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Германия – Гархинг Тел: 49-8931-9700 Германия – Хан Тел: 49-2129-3766400 Германия – Хайльбронн Тел: 49-7131-72400 Германия – Карлсруэ Тел: 49-721-625370 Германия – Мюнхен Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Германия – Розенхайм Тел: 49-8031-354-560 Израиль – Раанана Тел: 972-9-744-7705 Италия – Милан Тел: 39-0331-742611 Факс: 39-0331-466781 Италия – Падуя Тел: 39-049-7625286 Нидерланды – Друнен Тел: 31-416-690399 Факс: 31-416-690340 Норвегия – Тронхейм Тел: 47-72884388 Польша – Варшава Тел: 48-22-3325737 Румыния – Бухарест Tel: 40-21-407-87-50 Испания - Мадрид Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Швеция – Гетеборг Tel: 46-31-704-60-40 Швеция – Стокгольм Тел: 46-8-5090-4654 Великобритания – Вокингем Тел: 44-118-921-5800 Факс: 44-118-921-5820 |
© 2023 Microchip Technology Inc. и ее дочерние компании
Документы/Ресурсы
 |
MICROCHIP DDR AXI4 Арбитр [pdf] Руководство пользователя Арбитр DDR AXI4, DDR AXI4, арбитр |
