MICROCHIP DDR AXI4 Arbiter

Introducere: Standardul de protocol AXI4-Stream folosește terminologia Master și Slave. Terminologia echivalentă Microcip utilizată în acest document este Inițiator și, respectiv, țintă.
Rezumat: Următorul tabel oferă un rezumat al caracteristicilor DDR AXI4 Arbiter.

Caracteristică	Valoare
Versiunea de bază	DDR AXI4 Arbiter v2.2
Familii de dispozitive acceptate	–
Licențiere Flux de instrumente acceptată	–

Caracteristici: DDR AXI4 Arbiter are următoarele caracteristici cheie:

• Nucleul IP trebuie instalat în Catalogul IP al software-ului Libero SoC.
• Nucleul este configurat, generat și instanțiat în instrumentul SmartDesign pentru a fi inclus în lista de proiecte Libero.

Utilizarea și performanța dispozitivului:

Detalii despre dispozitiv	Familial	Dispozitiv	Resurse	Performanță (MHz)
LUT-uri DFF RAM-uri LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Descrierea funcțională

Descrierea functionala: Această secțiune descrie detaliile implementării DDR_AXI4_Arbiter. Următoarea figură prezintă diagrama pin-out de nivel superior a DDR AXI4 Arbiter.

Parametrii DDR_AXI4_Arbiter și semnalele de interfață

Setări de configurare:
Setările de configurare pentru DDR_AXI4_Arbiter nu sunt specificate în acest document.

Semnale de intrări și ieșiri:
Semnalele de intrare și de ieșire pentru DDR_AXI4_Arbiter nu sunt specificate în acest document.

Diagrame de sincronizare
Diagramele de timp pentru DDR_AXI4_Arbiter nu sunt specificate în acest document.

Banc de testare

Simulare:
Detaliile de simulare pentru DDR_AXI4_Arbiter nu sunt specificate în acest document.
Istoricul revizuirilor
Istoricul revizuirilor pentru DDR_AXI4_Arbiter nu este specificat în acest document.
Suport FPGA pentru microcip
Informațiile de asistență Microchip FPGA pentru DDR_AXI4_Arbiter nu sunt specificate în acest document.

Instrucțiuni de utilizare a produsului

1. Instalați DDR AXI4 Arbiter v2.2 în Catalogul IP al software-ului Libero SoC.
2. Configurați, generați și instanțiați nucleul în instrumentul SmartDesign pentru a fi inclus în lista de proiecte Libero.

Introducere (Pune o întrebare)

Amintirile sunt o parte integrantă a oricărei aplicații video și grafice tipice. Ele sunt folosite pentru a salva cadre video întregi atunci când memoria locală a FPGA este insuficientă pentru a păstra întregul cadru. Când există mai multe citiri și scrieri ale cadrelor video în DDR, va fi necesar un arbitru să arbitreze între cererile multiple. DDR AXI4 Arbiter IP oferă 8 canale de scriere pentru a scrie buffer-uri de cadre în memoria DDR externă și 8 canale de citire pentru a citi cadre din memoria externă. Arbitrajul se bazează pe principiul primul venit, primul servit. Dacă două solicitări apar simultan, canalul cu numărul de canal mai mic va avea prioritate. Arbitrul se conectează la IP-ul controlerului DDR prin interfața AXI4. Arbitrul DDR AXI4 oferă o interfață de inițiere AXI4 pentru controlerele DDR pe cip. Arbitrul acceptă până la opt canale de scriere și opt canale de citire. Blocul arbitrează între opt canale de citire pentru a oferi acces la canalul de citire AXI într-un mod primul venit, primul servit. Blocul arbitrează între opt canale de scriere pentru a oferi acces la canalul de scriere AXI într-un mod primul venit, primul servit. Toate cele opt canale de citire și scriere au prioritate egală. Interfața AXI4 Initiator a Arbiter IP poate fi configurată pentru diferite lățimi de date, de la 64 de biți la 512 de biți.
Important: Standardul de protocol AXI4-Stream folosește terminologia „Master” și „Sclav”. Terminologia echivalentă Microcip utilizată în acest document este Inițiator și, respectiv, țintă.
Rezumat (Pune o întrebare)
Următorul tabel oferă un rezumat al caracteristicilor DDR AXI4 Arbiter.

Tabelul 1. Caracteristicile arbitrului DDR AXI4

Acest document se aplică pentru DDR AXI4 Arbiter v2.2.

• SoC PolarFire®
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Necesită Libero® SoC v12.3 sau versiuni ulterioare. IP-ul poate fi folosit în modul RTL fără nicio licență. Pentru mai multe informații, consultați DDR_AXI4_Arbiter.

Caracteristici (Pune o întrebare)

DDR AXI4 Arbiter are următoarele caracteristici cheie:

• Opt canale de scriere
• Opt canale de citire
• Interfață AXI4 la controlerul DDR
• Lățimea AXI4 configurabilă: 64, 128, 256 și 512 biți
• Lățimea adresei configurabilă: 32 până la 64 de biți

Implementarea IP Core în Libero® Design Suite (Pune o întrebare)
Nucleul IP trebuie instalat în Catalogul IP al software-ului Libero SoC. Acesta este instalat automat prin funcția de actualizare a catalogului IP din software-ul Libero SoC, sau nucleul IP este descărcat manual din catalog. Odată ce nucleul IP este instalat în Catalogul IP al software-ului Libero SoC, nucleul este configurat, generat și instanțiat în instrumentul SmartDesign pentru a fi inclus în lista de proiecte Libero.
Utilizarea și performanța dispozitivului (Pune o întrebare)
Următorul tabel listează utilizarea dispozitivului utilizat pentru DDR_AXI4_Arbiter.
Tabelul 2. Utilizarea DDR_AXI4_Arbiter

Dispozitiv Detalii		Resurse		Performanță (MHz)	RAM-uri		Blocuri de matematică	Chip Globale
Familial	Dispozitiv	LUT-uri	DFF		LSRAM	μSRAM
SoC PolarFire®	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Important:

• Datele din tabelul precedent sunt capturate folosind setările tipice de sinteză și aspect. IP-ul este configurat pentru opt canale de scriere, opt canale de citire, lățimea adresei de 32 de biți și lățimea datelor de 512 biți.
• Ceasul este limitat la 200 MHz în timp ce se execută analiza de timp pentru a obține cifrele de performanță.

Descriere funcțională (Pune o întrebare)
Această secțiune descrie detaliile implementării DDR_AXI4_Arbiter. Următoarea figură prezintă diagrama pin-out de nivel superior a DDR AXI4 Arbiter. Figura 1-1. Diagrama bloc de pin-out de nivel superior pentru interfața nativă arbitrului

Următoarea figură prezintă diagrama bloc la nivel de sistem a DDR_AXI4_Arbiter în modul interfață Bus. Figura 1-2. Diagrama bloc la nivel de sistem a DDR_AXI4_Arbiter

O tranzacție de citire este declanșată prin setarea semnalului de intrare r(x)_req_i la un nivel ridicat pe un anumit canal de citire. Arbitrul răspunde prin confirmare atunci când este gata să deservească cererea de citire. Apoi sampscoate adresa AXI de pornire și citește dimensiunea burst care este introdusă de la inițiatorul extern. Canalul procesează intrările și generează tranzacțiile AXI necesare pentru a citi datele din memoria DDR. Datele citite ieșite de la arbitru sunt comune tuturor canalelor de citire. În timpul citirii datelor, datele citite valide ale canalului corespunzător devin ridicate. Sfârșitul tranzacției de citire este indicat de un semnal de citire finalizată când toți octeții solicitați sunt trimiși. Similar cu o tranzacție de citire, o tranzacție de scriere este declanșată prin setarea semnalului de intrare w(x)_req_i la un nivel ridicat. Odată cu semnalul de solicitare, în timpul solicitării trebuie furnizate adresa de început a scrierii și lungimea exploziei. Când arbitrul este disponibil pentru a răspunde cererii scrise, acesta răspunde prin trimiterea unui semnal de confirmare pe canalul corespunzător. Apoi, utilizatorul trebuie să furnizeze datele de scriere împreună cu semnalul valid de date pe canal. Numărul de ceasuri în care datele sunt valabile pentru perioada maximă trebuie să se potrivească cu lungimea exploziei. Arbitrul finalizează operațiunea de scriere și setează semnalul de scriere finalizată la un nivel ridicat, indicând finalizarea tranzacției de scriere.
DDR_AXI4_Arbiter Parametri și semnale de interfață (Pune o întrebare)
Această secțiune discută parametrii din configuratorul GUI DDR_AXI4_Arbiter și semnalele I/O.
2.1 Setări de configurare (Pune o întrebare)
Următorul tabel listează descrierea parametrilor de configurare utilizați în implementarea hardware a DDR_AXI4_Arbiter. Aceștia sunt parametri generici și pot fi variați în funcție de cerințele aplicației.

Tabelul 2-1. Parametrul de configurare

Semnal Nume	Descriere
AXI ID Lățime	Definește lățimea ID-ului AXI.
Lățimea datelor AXI	Definește lățimea datelor AXI.
Lățimea adresei AXI	Definește lățimea adresei AXI
Numărul de canale de citire	Opțiuni pentru a selecta numărul necesar de canale de scriere din meniul derulant, de la un canal la opt canale de scriere.
Numărul de canale de scriere	Opțiuni pentru a selecta numărul necesar de canale de citire din meniul derulant, de la un canal la opt canale de citire.
AXI4_SELECTION	Opțiuni de selectare între AXI4_MASTER și AXI4_MIRRORED_SLAVE.
Interfață de arbitru	Opțiune pentru a selecta interfața de magistrală.

Semnale de intrări și ieșiri (Pune o întrebare)
Următorul tabel listează porturile de intrare și de ieșire ale interfeței DDR AXI4 Arbiter for Bus.
Tabelul 2-2. Porturi de intrare și ieșire pentru interfața magistrală Arbiter

Semnal Nume	Direcţie	Lăţime	Descriere
reset_i	Intrare	—	Semnal de resetare asincron activ scăzut la proiectare
sys_ckl_i	Intrare	—	Ceasul sistemului
ddr_ctrl_ready_i	Intrare	—	Primește semnalul de intrare gata de la controlerul DDR
ARVALID_I_0	Intrare	—	Solicitare de citire de la canalul de citire 0
ARSIZE_I_0	Intrare	8 biți	dimensiunea rafală de citire de pe canalul de citire 0
ARADDR_I_0	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 0
ARREADY_O_0	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de pe canalul de citire 0
RVALID_O_0	Ieșire	—	Citiți date valide de pe canalul de citire 0
RDATA_O_0	Ieșire	[AXI_DATA_WIDTH-1 : 0]	Citiți datele de pe canalul de citire 0
RLAST_O_0	Ieșire	—	Citiți semnalul de sfârșit de cadru de la canalul de citire 0
BUSER_O_r0	Ieșire	—	Citiți finalizarea pentru a citi canalul 0
ARVALID_I_1	Intrare	—	Solicitare de citire de la canalul de citire 1
ARSIZE_I_1	Intrare	8 biți	Citiți dimensiunea rafală de pe canalul de citire 1
ARADDR_I_1	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 1
ARREADY_O_1	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de pe canalul de citire 1
RVALID_O_1	Ieșire	—	Citiți date valide de pe canalul de citire 1
RDATA_O_1	Ieșire	[AXI_DATA_WIDTH-1 : 0]	Citiți datele de pe canalul de citire 1
RLAST_O_1	Ieșire	—	Citiți semnalul de sfârșit de cadru de la canalul de citire 1
BUSER_O_r1	Ieșire	—	Citiți finalizarea pentru a citi canalul 1
ARVALID_I_2	Intrare	—	Solicitare de citire de la canalul de citire 2

………..continuare
Semnal Nume	Direcţie	Lăţime	Descriere
ARSIZE_I_2	Intrare	8 biți	Citiți dimensiunea rafală de pe canalul de citire 2
ARADDR_I_2	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 2
ARREADY_O_2	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de pe canalul de citire 2
RVALID_O_2	Ieșire	—	Citiți date valide de pe canalul de citire 2
RDATA_O_2	Ieșire	[AXI_DATA_WIDTH-1 : 0]	Citiți datele de pe canalul de citire 2
RLAST_O_2	Ieșire	—	Citiți semnalul de sfârșit de cadru de la canalul de citire 2
BUSER_O_r2	Ieșire	—	Citiți finalizarea pentru a citi canalul 2
ARVALID_I_3	Intrare	—	Solicitare de citire de la canalul de citire 3
ARSIZE_I_3	Intrare	8 biți	Citiți dimensiunea rafală de pe canalul de citire 3
ARADDR_I_3	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 3
ARREADY_O_3	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de pe canalul de citire 3
RVALID_O_3	Ieșire	—	Citiți date valide de pe canalul de citire 3
RDATA_O_3	Ieșire	[AXI_DATA_WIDTH-1 : 0]	Citiți datele de pe canalul de citire 3
RLAST_O_3	Ieșire	—	Citiți semnalul de sfârșit de cadru de la canalul de citire 3
BUSER_O_r3	Ieșire	—	Citiți finalizarea pentru a citi canalul 3
ARVALID_I_4	Intrare	—	Solicitare de citire de la canalul de citire 4
ARSIZE_I_4	Intrare	8 biți	Citiți dimensiunea rafală de pe canalul de citire 4
ARADDR_I_4	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 4
ARREADY_O_4	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de pe canalul de citire 4
RVALID_O_4	Ieșire	—	Citiți date valide de pe canalul de citire 4
RDATA_O_4	Ieșire	[AXI_DATA_WIDTH-1 : 0]	Citiți datele de pe canalul de citire 4
RLAST_O_4	Ieșire	—	Citiți semnalul de sfârșit de cadru de la canalul de citire 4
BUSER_O_r4	Ieșire	—	Citiți finalizarea pentru a citi canalul 4
ARVALID_I_5	Intrare	—	Solicitare de citire de la canalul de citire 5
ARSIZE_I_5	Intrare	8 biți	Citiți dimensiunea rafală de pe canalul de citire 5
ARADDR_I_5	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 5
ARREADY_O_5	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de pe canalul de citire 5
RVALID_O_5	Ieșire	—	Citiți date valide de pe canalul de citire 5
RDATA_O_5	Ieșire	[AXI_DATA_WIDTH-1 : 0]	Citiți datele de pe canalul de citire 5
RLAST_O_5	Ieșire	—	Citiți semnalul de sfârșit de cadru de la canalul de citire 5
BUSER_O_r5	Ieșire	—	Citiți finalizarea pentru a citi canalul 5
ARVALID_I_6	Intrare	—	Solicitare de citire de la canalul de citire 6
ARSIZE_I_6	Intrare	8 biți	Citiți dimensiunea rafală de pe canalul de citire 6
ARADDR_I_6	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 6
ARREADY_O_6	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de pe canalul de citire 6
RVALID_O_6	Ieșire	—	Citiți date valide de pe canalul de citire 6
RDATA_O_6	Ieșire	[AXI_DATA_WIDTH-1 : 0]	Citiți datele de pe canalul de citire 6
RLAST_O_6	Ieșire	—	Citiți semnalul de sfârșit de cadru de la canalul de citire 6

………..continuare
Semnal Nume	Direcţie	Lăţime	Descriere
BUSER_O_r6	Ieșire	—	Citiți finalizarea pentru a citi canalul 6
ARVALID_I_7	Intrare	—	Solicitare de citire de la canalul de citire 7
ARSIZE_I_7	Intrare	8 biți	Citiți dimensiunea rafală de pe canalul de citire 7
ARADDR_I_7	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 7
ARREADY_O_7	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de pe canalul de citire 7
RVALID_O_7	Ieșire	—	Citiți date valide de pe canalul de citire 7
RDATA_O_7	Ieșire	[AXI_DATA_WIDTH-1 : 0]	Citiți datele de pe canalul de citire 7
RLAST_O_7	Ieșire	—	Citiți semnalul de sfârșit de cadru de la canalul de citire 7
BUSER_O_r7	Ieșire	—	Citiți finalizarea pentru a citi canalul 7
AWSIZE_I_0	Intrare	8 biți	Dimensiunea rafală de scriere pentru canalul de scriere 0
WDATA_I_0	Intrare	[AXI_DATA_WIDTH-1:0]	Date video Intrare pentru a scrie canalul 0
WVALID_I_0	Intrare	—	Scrieți date valide pentru a scrie canalul 0
AWVALID_I_0	Intrare	—	Cerere de scriere de la canalul de scriere 0
AWADDR_I_0	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 0
AWREADY_O_0	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de pe canalul de scriere 0
BUSER_O_0	Ieșire	—	Scrieți completarea pentru a scrie canalul 0
AWSIZE_I_1	Intrare	8 biți	Dimensiunea rafală de scriere pentru canalul de scriere 1
WDATA_I_1	Intrare	[AXI_DATA_WIDTH-1:0]	Date video Intrare pentru a scrie canalul 1
WVALID_I_1	Intrare	—	Scrieți date valide pentru a scrie canalul 1
AWVALID_I_1	Intrare	—	Cerere de scriere de la canalul de scriere 1
AWADDR_I_1	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 1
AWREADY_O_1	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de pe canalul de scriere 1
BUSER_O_1	Ieșire	—	Scrieți completarea pentru a scrie canalul 1
AWSIZE_I_2	Intrare	8 biți	Dimensiunea rafală de scriere pentru canalul de scriere 2
WDATA_I_2	Intrare	[AXI_DATA_WIDTH-1:0]	Date video Intrare pentru a scrie canalul 2
WVALID_I_2	Intrare	—	Scrieți date valide pentru a scrie canalul 2
AWVALID_I_2	Intrare	—	Cerere de scriere de la canalul de scriere 2
AWADDR_I_2	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 2
AWREADY_O_2	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de pe canalul de scriere 2
BUSER_O_2	Ieșire	—	Scrieți completarea pentru a scrie canalul 2
AWSIZE_I_3	Intrare	8 biți	Dimensiunea rafală de scriere pentru canalul de scriere 3
WDATA_I_3	Intrare	[AXI_DATA_WIDTH-1:0]	Date video Intrare pentru a scrie canalul 3
WVALID_I_3	Intrare	—	Scrieți date valide pentru a scrie canalul 3
AWVALID_I_3	Intrare	—	Cerere de scriere de la canalul de scriere 3
AWADDR_I_3	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 3
AWREADY_O_3	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de pe canalul de scriere 3
BUSER_O_3	Ieșire	—	Scrieți completarea pentru a scrie canalul 3
AWSIZE_I_4	Intrare	8 biți	Dimensiunea rafală de scriere pentru canalul de scriere 4

………..continuare
Semnal Nume	Direcţie	Lăţime	Descriere
WDATA_I_4	Intrare	[AXI_DATA_WIDTH-1:0]	Date video Intrare pentru a scrie canalul 4
WVALID_I_4	Intrare	—	Scrieți date valide pentru a scrie canalul 4
AWVALID_I_4	Intrare	—	Cerere de scriere de la canalul de scriere 4
AWADDR_I_4	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 4
AWREADY_O_4	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de pe canalul de scriere 4
BUSER_O_4	Ieșire	—	Scrieți completarea pentru a scrie canalul 4
AWSIZE_I_5	Intrare	8 biți	Dimensiunea rafală de scriere pentru canalul de scriere 5
WDATA_I_5	Intrare	[AXI_DATA_WIDTH-1:0]	Date video Intrare pentru a scrie canalul 5
WVALID_I_5	Intrare	—	Scrieți date valide pentru a scrie canalul 5
AWVALID_I_5	Intrare	—	Cerere de scriere de la canalul de scriere 5
AWADDR_I_5	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 5
AWREADY_O_5	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de pe canalul de scriere 5
BUSER_O_5	Ieșire	—	Scrieți completarea pentru a scrie canalul 5
AWSIZE_I_6	Intrare	8 biți	Dimensiunea rafală de scriere pentru canalul de scriere 6
WDATA_I_6	Intrare	[AXI_DATA_WIDTH-1:0]	Date video Intrare pentru a scrie canalul 6
WVALID_I_6	Intrare	—	Scrieți date valide pentru a scrie canalul 6
AWVALID_I_6	Intrare	—	Cerere de scriere de la canalul de scriere 6
AWADDR_I_6	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 6
AWREADY_O_6	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de pe canalul de scriere 6
BUSER_O_6	Ieșire	—	Scrieți completarea pentru a scrie canalul 6
AWSIZE_I_7	Intrare	8 biți	Dimensiunea rafală de scriere de pe canalul de scriere 7
WDATA_I_7	Intrare	[AXI_DATA_WIDTH-1:0]	Date video Intrare pentru a scrie canalul 7
WVALID_I_7	Intrare	—	Scrieți date valide pentru a scrie canalul 7
AWVALID_I_7	Intrare	—	Scrieți o solicitare de pe canalul de scriere 7
AWADDR_I_7	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresă DDR la care trebuie să aibă loc scrierea de pe canalul de scriere 7
AWREADY_O_7	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de pe canalul de scriere 7
BUSER_O_7	Ieșire	—	Scrieți completarea pentru a scrie canalul 7

Următorul tabel listează porturile de intrare și de ieșire ale DDR AXI4 Arbiter pentru interfața nativă.
Tabelul 2-3. Porturi de intrare și ieșire pentru interfața Native Arbiter

Semnal Nume	Direcţie	Lăţime	Descriere
reset_i	Intrare	—	Semnal activ de resetare asincron scăzut la proiectare
sys_clk_i	Intrare	—	Ceasul sistemului
ddr_ctrl_ready_i	Intrare	—	Primește semnalul de intrare gata de la controlerul DDR
r0_req_i	Intrare	—	Citiți cererea de la inițiatorul 0
r0_burst_size_i	Intrare	8 biți	Citiți dimensiunea exploziei
r0_rstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 0
r0_ack_o	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de la inițiatorul 0

………..continuare
Semnal Nume	Direcţie	Lăţime	Descriere
r0_data_valid_o	Ieșire	—	Citiți date valide de pe canalul de citire 0
r0_done_o	Ieșire	—	Citiți finalizarea inițiatorului 0
r1_req_i	Intrare	—	Citiți cererea de la inițiatorul 1
r1_burst_size_i	Intrare	8 biți	Citiți dimensiunea exploziei
r1_rstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 1
r1_ack_o	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de la inițiatorul 1
r1_data_valid_o	Ieșire	—	Citiți date valide de pe canalul de citire 1
r1_done_o	Ieșire	—	Citiți finalizarea inițiatorului 1
r2_req_i	Intrare	—	Citiți cererea de la inițiatorul 2
r2_burst_size_i	Intrare	8 biți	Citiți dimensiunea exploziei
r2_rstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 2
r2_ack_o	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de la inițiatorul 2
r2_data_valid_o	Ieșire	—	Citiți date valide de pe canalul de citire 2
r2_done_o	Ieșire	—	Citiți finalizarea inițiatorului 2
r3_req_i	Intrare	—	Citiți cererea de la inițiatorul 3
r3_burst_size_i	Intrare	8 biți	Citiți dimensiunea exploziei
r3_rstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 3
r3_ack_o	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de la inițiatorul 3
r3_data_valid_o	Ieșire	—	Citiți date valide de pe canalul de citire 3
r3_done_o	Ieșire	—	Citiți finalizarea inițiatorului 3
r4_req_i	Intrare	—	Citiți cererea de la inițiatorul 4
r4_burst_size_i	Intrare	8 biți	Citiți dimensiunea exploziei
r4_rstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 4
r4_ack_o	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de la inițiatorul 4
r4_data_valid_o	Ieșire	—	Citiți date valide de pe canalul de citire 4
r4_done_o	Ieșire	—	Citiți finalizarea inițiatorului 4
r5_req_i	Intrare	—	Citiți cererea de la inițiatorul 5
r5_burst_size_i	Intrare	8 biți	Citiți dimensiunea exploziei
r5_rstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 5
r5_ack_o	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de la inițiatorul 5
r5_data_valid_o	Ieșire	—	Citiți date valide de pe canalul de citire 5
r5_done_o	Ieșire	—	Citiți finalizarea inițiatorului 5
r6_req_i	Intrare	—	Citiți cererea de la inițiatorul 6
r6_burst_size_i	Intrare	8 biți	Citiți dimensiunea exploziei
r6_rstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 6
r6_ack_o	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de la inițiatorul 6
r6_data_valid_o	Ieșire	—	Citiți date valide de pe canalul de citire 6
r6_done_o	Ieșire	—	Citiți finalizarea inițiatorului 6
r7_req_i	Intrare	—	Citiți cererea de la inițiatorul 7
r7_burst_size_i	Intrare	8 biți	Citiți dimensiunea exploziei

………..continuare
Semnal Nume	Direcţie	Lăţime	Descriere
r7_rstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR de unde citirea trebuie pornită pentru canalul de citire 7
r7_ack_o	Ieșire	—	Confirmarea arbitrului pentru a citi cererea de la inițiatorul 7
r7_data_valid_o	Ieșire	—	Citiți date valide de pe canalul de citire 7
r7_done_o	Ieșire	—	Citiți finalizarea inițiatorului 7
rdata_o	Ieșire	[AXI_DATA_WIDTH – 1:0]	Ieșire de date video de la canalul de citire
w0_burst_size_i	Intrare	8 biți	Scrie dimensiunea exploziei
w0_data_i	Intrare	[AXI_DATA_WIDTH – 1:0]	Intrare de date video pentru a scrie canalul 0
w0_data_valid_i	Intrare	—	Scrieți date valide pentru a scrie canalul 0
w0_req_i	Intrare	—	Scrieți cererea de la inițiatorul 0
w0_wstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 0
w0_ack_o	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de la inițiatorul 0
w0_done_o	Ieșire	—	Scrieți completarea inițiatorului 0
w1_burst_size_i	Intrare	8 biți	Scrie dimensiunea exploziei
w1_data_i	Intrare	[AXI_DATA_WIDTH – 1:0]	Intrare de date video pentru a scrie canalul 1
w1_data_valid_i	Intrare	—	Scrieți date valide pentru a scrie canalul 1
w1_req_i	Intrare	—	Scrieți cererea de la inițiatorul 1
w1_wstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 1
w1_ack_o	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de la inițiatorul 1
w1_done_o	Ieșire	—	Scrieți completarea inițiatorului 1
w2_burst_size_i	Intrare	8 biți	Scrie dimensiunea exploziei
w2_data_i	Intrare	[AXI_DATA_WIDTH – 1:0]	Intrare de date video pentru a scrie canalul 2
w2_data_valid_i	Intrare	—	Scrieți date valide pentru a scrie canalul 2
w2_req_i	Intrare	—	Scrieți cererea de la inițiatorul 2
w2_wstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 2
w2_ack_o	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de la inițiatorul 2
w2_done_o	Ieșire	—	Scrieți completarea inițiatorului 2
w3_burst_size_i	Intrare	8 biți	Scrie dimensiunea exploziei
w3_data_i	Intrare	[AXI_DATA_WIDTH – 1:0]	Intrare de date video pentru a scrie canalul 3
w3_data_valid_i	Intrare	—	Scrieți date valide pentru a scrie canalul 3
w3_req_i	Intrare	—	Scrieți cererea de la inițiatorul 3
w3_wstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 3
w3_ack_o	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de la inițiatorul 3
w3_done_o	Ieșire	—	Scrieți completarea inițiatorului 3
w4_burst_size_i	Intrare	8 biți	Scrie dimensiunea exploziei
w4_data_i	Intrare	[AXI_DATA_WIDTH – 1:0]	Intrare de date video pentru a scrie canalul 4
w4_data_valid_i	Intrare	—	Scrieți date valide pentru a scrie canalul 4
w4_req_i	Intrare	—	Scrieți cererea de la inițiatorul 4
w4_wstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresă DDR la care trebuie să aibă loc scrierea de pe canalul de scriere 4

………..continuare
Semnal Nume	Direcţie	Lăţime	Descriere
w4_ack_o	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de la inițiatorul 4
w4_done_o	Ieșire	—	Scrieți completarea inițiatorului 4
w5_burst_size_i	Intrare	8 biți	Scrie dimensiunea exploziei
w5_data_i	Intrare	[AXI_DATA_WIDTH – 1:0]	Intrare de date video pentru a scrie canalul 5
w5_data_valid_i	Intrare	—	Scrieți date valide pentru a scrie canalul 5
w5_req_i	Intrare	—	Scrieți cererea de la inițiatorul 5
w5_wstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 5
w5_ack_o	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de la inițiatorul 5
w5_done_o	Ieșire	—	Scrieți completarea inițiatorului 5
w6_burst_size_i	Intrare	8 biți	Scrie dimensiunea exploziei
w6_data_i	Intrare	[AXI_DATA_WIDTH – 1:0]	Intrare de date video pentru a scrie canalul 6
w6_data_valid_i	Intrare	—	Scrieți date valide pentru a scrie canalul 6
w6_req_i	Intrare	—	Scrieți cererea de la inițiatorul 6
w6_wstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 6
w6_ack_o	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de la inițiatorul 6
w6_done_o	Ieșire	—	Scrieți completarea inițiatorului 6
w7_burst_size_i	Intrare	8 biți	Scrie dimensiunea exploziei
w7_data_i	Intrare	[AXI_DATA_WIDTH – 1:0]	Intrare de date video pentru a scrie canalul 7
w7_data_valid_i	Intrare	—	Scrieți date valide pentru a scrie canalul 7
w7_req_i	Intrare	—	Scrieți cererea de la inițiatorul 7
w7_wstart_addr_i	Intrare	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR la care trebuie să fie scrisă din canalul de scriere 7
w7_ack_o	Ieșire	—	Confirmarea arbitrului pentru a scrie cererea de la inițiatorul 7
w7_done_o	Ieșire	—	Scrieți completarea inițiatorului 7
Semnale AXI I/F
Citiți canalul de adresă
arid_o	Ieșire	[AXI_ID_WIDTH – 1:0]	Citiți ID-ul adresei. Identificare tag pentru grupul de semnale de adresă citită.
araddr_o	Ieșire	[AXI_ADDR_WIDTH – 1:0]	Citiți adresa. Furnizează adresa inițială a unei tranzacții de citire în rafală. Este furnizată doar adresa de început a exploziei.
arlen_o	Ieșire	[7:0]	Lungimea exploziei. Oferă numărul exact de transferuri într-o rafală. Aceste informații determină numărul de transferuri de date asociate adresei.
arsize_o	Ieșire	[2:0]	Dimensiunea exploziei. Dimensiunea fiecărui transfer în explozie.
arburst_o	Ieșire	[1:0]	Tip de explozie. Împreună cu informațiile despre dimensiune, detaliază modul în care este calculată adresa pentru fiecare transfer din rafală. Fixat la 2'b01 à Burst de adresă incremental.
arlock_o	Ieșire	[1:0]	Tip de blocare. Oferă informații suplimentare despre caracteristicile atomice ale transferului. Fixat la 2'b00 à Acces normal.

………..continuare
Semnal Nume	Direcţie	Lăţime	Descriere
arcache_o	Ieșire	[3:0]	Tipul cache. Oferă informații suplimentare despre caracteristicile transferului de stocare în cache. Fixat la 4'b0000 à Non-cacheabil și non-bufferable.
arprot_o	Ieșire	[2:0]	Tip de protecție. Oferă informații despre unitatea de protecție pentru tranzacție. Fixat la 3'b000 à Acces normal, securizat la date.
arvalid_o	Ieșire	—	Citiți adresa validă. Când este HIGH, adresa citită și informațiile de control sunt valide și rămân ridicate până când semnalul de confirmare a adresei, întârziat, este ridicat. 1 = Adresă și informații de control valide 0 = Adresa și informațiile de control nu sunt valide
întârziat_o	Intrare	—	Citiți adresa gata. Ținta este gata să accepte o adresă și semnalele de control asociate. 1 = ținta gata 0 = ținta nu este pregătită
Citiți canalul de date
scăpa	Intrare	[AXI_ID_WIDTH – 1:0]	Citiți ID-ul tag. ID tag a grupului de semnale de date citite. Valoarea rid este generată de țintă și trebuie să se potrivească cu valoarea aridă a tranzacției citite la care răspunde.
rdata	Intrare	[AXI_DATA_WIDTH – 1:0]	Citiți datele
resp	Intrare	[1:0]	Citiți răspunsul. Starea transferului de citire. Răspunsurile permise sunt OKAY, EXOKAY, SLVERR și DECERR.
în ultimul rând	Intrare	—	Citiți ultimul. Ultimul transfer într-o rafală de citire.
rvalid	Intrare	—	Citiți valid. Datele de citit necesare sunt disponibile și transferul de citire se poate finaliza. 1 = citiți datele disponibile 0 = datele citite nu sunt disponibile
gata	Ieșire	—	Citiți gata. Inițiatorul poate accepta datele citite și informațiile de răspuns. 1= inițiatorul gata 0 = inițiatorul nu este pregătit
Scrieți canalul de adresă
awid	Ieșire	[AXI_ID_WIDTH – 1:0]	Scrieți ID-ul adresei. Identificare tag pentru grupul de semnale cu adrese de scriere.
awaddr	Ieșire	[AXI_ADDR_WIDTH – 1:0]	Scrie adresa. Furnizează adresa primului transfer dintr-o tranzacție de explozie de scriere. Semnalele de control asociate sunt utilizate pentru a determina adresele transferurilor rămase în rafală.
awlen	Ieșire	[7:0]	Lungimea exploziei. Oferă numărul exact de transferuri într-o rafală. Aceste informații determină numărul de transferuri de date asociate adresei.
awsize	Ieșire	[2:0]	Dimensiunea exploziei. Dimensiunea fiecărui transfer în explozie. Lucrările stroboscopice ale benzii de octeți indică exact ce benzi de octeți trebuie actualizate.
grozav	Ieșire	[1:0]	Tip de explozie. Împreună cu informațiile despre dimensiune, detaliază modul în care este calculată adresa pentru fiecare transfer din rafală. Fixat la 2'b01 à Burst de adresă incremental.

………..continuare
Semnal Nume	Direcţie	Lăţime	Descriere
awlock	Ieșire	[1:0]	Tip de blocare. Oferă informații suplimentare despre caracteristicile atomice ale transferului. Fixat la 2'b00 à Acces normal.
awcache	Ieșire	[3:0]	Tipul cache. Indică atributele tranzacției care pot fi stocate în memorie tampon, care pot fi stocate în cache, de tip write-through, write-back și alocare. Fixat la 4'b0000 à Non-cacheabil și non-bufferable.
awprot	Ieșire	[2:0]	Tip de protecție. Indică nivelul de protecție normal, privilegiat sau sigur al tranzacției și dacă tranzacția este un acces la date sau un acces la instrucțiuni. Fixat la 3'b000 à Acces normal, securizat la date.
awvalid	Ieșire	—	Scrieți adresa valabilă. Indică faptul că sunt disponibile o adresă de scriere validă și informații de control. 1 = adresă și informații de control disponibile 0 = adresa și informațiile de control nu sunt disponibile. Adresa și informațiile de control rămân stabile până când semnalul de confirmare a adresei, gata, devine HIGH.
gata	Intrare	—	Scrieți adresa gata. Indică faptul că ținta este pregătită să accepte o adresă și semnalele de control asociate. 1 = ținta gata 0 = ținta nu este pregătită
Scrieți canalul de date
wdata	Ieșire	[AXI_DATA_WIDTH – 1:0]	Scrieți date
wstrb	Ieșire	[AXI_DATA_WIDTH – 8:0]	Scrieți stroboscopii. Acest semnal indică ce benzi de octeți trebuie actualizate în memorie. Există un strobe de scriere pentru fiecare opt biți ai magistralei de date de scriere.
wlast	Ieșire	—	Scrie ultimul. Ultimul transfer într-o rafală de scriere.
wvalid	Ieșire	—	Scrie valabil. Sunt disponibile date de scriere valide și stroboscopii. 1 = date de scriere și stroboscop disponibile 0 = datele de scriere și stroboscopul nu sunt disponibile
wready	Intrare	—	Scrieți gata. Target poate accepta datele de scriere. 1 = ținta gata 0 = ținta nu este pregătită
Scrieți canalul de răspuns
licitare	Intrare	[AXI_ID_WIDTH – 1:0]	ID de răspuns. Identificarea tag a răspunsului scris. Valoarea licitației trebuie să se potrivească cu valoarea awid a tranzacției de scriere la care ținta răspunde.
bresp	Intrare	[1:0]	Scrieți răspunsul. Starea tranzacției de scriere. Răspunsurile permise sunt OKAY, EXOKAY, SLVERR și DECERR.
bvalid	Intrare	—	Scrieți răspunsul valid. Este disponibil un răspuns valid de scriere. 1 = scriere răspuns disponibil 0 = scrierea răspunsului nu este disponibil
paine	Ieșire	—	Răspuns gata. Inițiatorul poate accepta informațiile de răspuns. 1 = inițiatorul gata 0 = inițiatorul nu este pregătit

Diagrame de sincronizare (Pune o întrebare)
Această secțiune discută diagramele de timp DDR_AXI4_Arbiter. Următoarele figuri arată conexiunea intrărilor de solicitare de citire și scriere, adresa de memorie de pornire, intrările de scriere de la inițiatorul extern, confirmarea de citire sau scriere și intrările de finalizare de citire sau scriere date de arbitru.
Figura 3-1. Diagrama de sincronizare pentru semnalele utilizate în scriere/citire prin interfața AXI4

Testbench (Pune o întrebare)
Un banc de testare unificat este utilizat pentru a verifica și testa DDR_AXI4_Arbiter numit ca banc de testare utilizator. Testbench este furnizat pentru a verifica funcționalitatea IP-ului DDR_AXI4_Arbiter. Acest banc de testare funcționează numai pentru două canale de citire și două canale de scriere cu configurație de interfață magistrală.
 Simulare (Pune o întrebare)
Următorii pași descriu modul de simulare a nucleului folosind bancul de testare:

1. Deschideți fila Libero® SoC Catalog, extindeți Solutions-Video, faceți dublu clic pe DDR_AXI4_Arbiter, apoi faceți clic pe OK. Documentația asociată cu IP-ul este listată în Documentație. Important: Dacă nu vedeți fila Catalog, navigați la View > meniul Windows și faceți clic pe Catalog pentru a-l face vizibil.

Figura 4-1. DDR_AXI4_Arbiter IP Core în catalogul Libero SoC

Fereastra Creare componente apare așa cum se arată în continuare. Faceți clic pe OK. Asigurați-vă că numele este DDR_AXI4_ARBITER_PF_C0.
Figura 4-2. Creați componentă

Configurați IP-ul pentru 2 canale de citire, 2 canale de scriere și selectați Interfața magistrală așa cum se arată în figura următoare și faceți clic pe OK pentru a genera IP-ul.
Figura 4-3. Configurare

În fila Ierarhie de stimuli, selectați testbench (DDR_AXI4_ARBITER_PF_tb.v), faceți clic dreapta și apoi faceți clic pe Simulare Pre-Synth Design > Open Interactively.
Important: Dacă nu vedeți fila Ierarhie de stimuli, navigați la View > Meniul Windows și faceți clic pe Ierarhia stimulului pentru a-l face vizibil.
Figura 4-4. Simularea proiectării de pre-sintezăModelSim se deschide cu bancul de testare file, așa cum se arată în figura următoare.
Figura 4-5. Fereastra de simulare ModelSim

Important: Dacă simularea este întreruptă din cauza limitei de rulare specificate în .do file, utilizați comanda run -all pentru a finaliza simularea.
Istoricul revizuirilor (Pune o întrebare)
Istoricul revizuirilor descrie modificările care au fost implementate în document. Modificările sunt listate după revizuire, începând cu cea mai recentă publicație.
Tabelul 5-1. Istoricul revizuirilor

Revizuire	Data	Descriere
A	04/2023	Următoarea este lista modificărilor din revizuirea A a documentului: • Migrarea documentului la șablonul Microcip. • S-a actualizat numărul documentului la DS00004976A de la 50200950. • Adăugat 4. Banc de testare.
2.0	—	Următoarea este lista modificărilor din revizuirea 2.0 a documentului: • Adăugat Figura 1-2. • Adăugat Tabelul 2-2. • S-au actualizat numele unor semnale de intrare și de ieșire în Tabelul 2-2.
1.0	—	Lansare inițială.

Suport pentru microcip FPGA (Pune o întrebare)
Grupul de produse Microchip FPGA își susține produsele cu diverse servicii de asistență, inclusiv Serviciul Clienți, Centrul de asistență tehnică pentru clienți, un website-ul și birouri de vânzări la nivel mondial. Clienților li se recomandă să viziteze resursele online ale Microchip înainte de a contacta asistența, deoarece este foarte probabil ca întrebările lor să fi primit deja răspuns. Contactați Centrul de asistență tehnică prin intermediul website-ul la www.microchip.com/support. Menționați numărul piesei dispozitivului FPGA, selectați categoria de carcasă adecvată și încărcați designul files în timp ce creați un caz de asistență tehnică. Contactați Serviciul Clienți pentru asistență non-tehnică pentru produse, cum ar fi prețul produselor, upgrade-uri de produs, informații actualizate, starea comenzii și autorizare.

• Din America de Nord, sunați la 800.262.1060
• Din restul lumii, sunați la 650.318.4460
• Fax, de oriunde în lume, 650.318.8044

Informații despre microcip (Pune o întrebare)

Microcipul Website (Pune o întrebare)
Microcip oferă suport online prin intermediul nostru website la www.microchip.com/. Acest website-ul este folosit pentru a face files și informații ușor accesibile clienților. Unele dintre conținuturile disponibile includ:

• Suport produs - Fișe de date și errate, note de aplicare și sampprogramele, resursele de proiectare, ghidurile utilizatorului și documentele de suport hardware, cele mai recente versiuni de software și software arhivat
• Suport tehnic general – Întrebări frecvente (FAQs), solicitări de asistență tehnică, grupuri de discuții online, lista de membri ai programului de parteneri de design Microchip
• Afaceri cu microcip - Selector de produse și ghiduri de comandă, ultimele comunicate de presă Microchip, o listă de seminarii și evenimente, liste cu birouri de vânzări, distribuitori și reprezentanți ai fabricii Microchip

Serviciul de notificare privind schimbările de produs (Pune o întrebare)
Serviciul de notificare de modificare a produselor Microchip ajută la menținerea clienților la curent cu produsele Microchip. Abonații vor primi notificări prin e-mail ori de câte ori există modificări, actualizări, revizuiri sau erori legate de o anumită familie de produse sau instrument de dezvoltare de interes. Pentru a vă înscrie, accesați www.microchip.com/pcn și urmați instrucțiunile de înregistrare.
Asistență clienți (Pune o întrebare)
Utilizatorii produselor Microchip pot primi asistență prin mai multe canale:

• Distribuitor sau Reprezentant
• Biroul local de vânzări
• Inginer de soluții integrate (ESE)
• Suport tehnic

Clienții trebuie să-și contacteze distribuitorul, reprezentantul sau ESE pentru asistență. Birourile locale de vânzări sunt, de asemenea, disponibile pentru a ajuta clienții. O listă a birourilor și locațiilor de vânzări este inclusă în acest document. Suportul tehnic este disponibil prin intermediul website la: www.microchip.com/support.
Microcip creează funcția de protecție a codului (Pune o întrebare)
Rețineți următoarele detalii despre caracteristica de protecție a codului de pe produsele Microcip:

• Produsele cu microcip îndeplinesc specificațiile conținute în fișa lor specială pentru microcip.
• Microchip consideră că familia sa de produse este sigură atunci când este utilizată în modul prevăzut, în cadrul specificațiilor de funcționare și în condiții normale.
• Microcipul apreciază și își protejează în mod agresiv drepturile de proprietate intelectuală. Încercările de încălcare a caracteristicilor de protecție prin cod ale produsului Microchip sunt strict interzise și pot încălca DigitalMillennium Copyright Act.
• Nici Microcip și nici alt producător de semiconductori nu poate garanta securitatea codului său. Protecția prin cod nu înseamnă că garantăm că produsul este „incasibil”. Protecția prin cod este în continuă evoluție. Microchip se angajează să îmbunătățească continuu caracteristicile de protecție prin cod ale produselor noastre.

Notă juridică (Pune o întrebare)
Această publicație și informațiile de aici pot fi utilizate numai cu produsele Microchip, inclusiv pentru proiectarea, testarea și integrarea produselor Microchip cu aplicația dumneavoastră. Utilizarea acestor informații în orice alt mod încalcă acești termeni. Informațiile referitoare la aplicațiile dispozitivului sunt furnizate numai pentru confortul dvs. și pot fi înlocuite de actualizări. Este responsabilitatea dumneavoastră să vă asigurați că aplicația dumneavoastră corespunde specificațiilor dumneavoastră. Contactați biroul local de vânzări Microchip pentru asistență suplimentară sau obțineți asistență suplimentară la www.microchip.com/en-us/support/design-help/ servicii-client-suport. ACESTE INFORMAȚII ESTE FURNIZATE DE MICROCHIP „CA AȘA ESTE”. MICROCHIP NU OFERĂ DECLARAȚII SAU GARANȚII DE NICIUN FEL EXPRESE SAU IMPLICITE, SCRIS SAU ORALE, STATUTARE SAU ALTE, LEGATE DE INFORMAȚII INCLUSIV, DAR FĂRĂ A SE LIMITA LA ORICE GARANȚII IMPLICITE DE NEÎNCĂLCARE, GARANTIE ȘI GARANTIE DE COMERCIALIZARE, GARANTIE ȘI GARANTIE PENTRU GARANTIE. LEGAT DE STAREA, CALITATEA SAU PERFORMANȚA SA. MICROCHIP NU VA FI RESPONSABIL ÎN NICIUN CAZ PENTRU PIERDERI INDIRECTE, SPECIALE, PUNITIVE, INCIDENTALE SAU CONSECENȚIALE, DAUNE, COST SAU CHELTUIELI DE NICIUN FEL LEGATE DE INFORMAȚII SAU DE UTILIZAREA ACESTELOR, ORIENTATĂ, CAUZATĂ, CHIAR PENTRU AVIZATE. POSIBILITATEA SAU PREJUDICIILE SUNT PREVIZIBILE? ÎN MĂSURA TOTALĂ PERMISĂ DE LEGE, RESPONSABILITATEA TOTALĂ A MICROCHIP PENTRU TOATE RECLAȚIILE ÎN ORICE MOD LEGATE DE INFORMAȚII SAU DE UTILIZAREA EI NU VA DEPĂȘI NUMĂRUL DE TAXE, DACĂ CAZ, PE CARE LE-AȚI PLATIT DIRECT LA MICROCHIP PENTRU INFORMAȚII. Utilizarea dispozitivelor Microcip în aplicații de susținere a vieții și/sau de siguranță este în întregime pe riscul cumpărătorului, iar cumpărătorul este de acord să apere, să despăgubească și să țină inofensiv Microcipul de orice daune, pretenții, procese sau cheltuieli care rezultă dintr-o astfel de utilizare. Nicio licență nu este transmisă, implicit sau în alt mod, în baza niciunui drept de proprietate intelectuală Microchip, cu excepția cazului în care se specifică altfel.
Mărci comerciale (Pune o întrebare)
Numele și sigla Microcipului, sigla Microcipului, Adaptec, AVR, sigla AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, sigla Microsemi, MOST, sigla MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, sigla PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron și XMEGA sunt mărci comerciale înregistrate ale Microchip Technology Incorporated în SUA și în alte țări. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime și ZL sunt mărci comerciale înregistrate ale Microchip Technology Incorporated în SUA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge,Circuit, Serial-, InICSP Paralelare inteligentă, IntelliMOS, conectivitate între cipuri, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, sigla MPLAB Certified, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect și ZENA sunt mărci comerciale ale Microchip Technology Incorporated în SUA și în alte țări. SQTP este o marcă de serviciu a Microchip Technology Incorporated în SUA. Logo-ul Adaptec, Frequency on Demand, Silicon Storage Technology și Symmcom sunt mărci comerciale înregistrate ale Microchip Technology Inc. în alte țări. GestIC este o marcă înregistrată a Microchip Technology Germany II GmbH & Co. KG, o subsidiară a Microchip Technology Inc., în alte țări. Toate celelalte mărci comerciale menționate aici sunt proprietatea companiilor respective. © 2023, Microchip Technology Incorporated și filialele sale. Toate drepturile rezervate.
ISBN: 978-1-6683-2302-1 Sistemul de management al calității (Puneți o întrebare) Pentru informații despre sistemele de management al calității Microchip, vă rugăm să vizitați www.microchip.com/quality.

Vânzări și service la nivel mondial

AMERICII	ASIA/PACIFIC	ASIA/PACIFIC	EUROPA
Corporativ Birou 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Suport tehnic: www.microchip.com/support Web Adresa: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Canada – Toronto Tel: 905-695-1980 Fax: 905-695-2078	Australia – Sydney Tel: 61-2-9868-6733 China – Beijing Tel: 86-10-8569-7000 China – Chengdu Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China – Nanjing Tel: 86-25-8473-2460 China – Qingdao Tel: 86-532-8502-7355 China – Shanghai Tel: 86-21-3326-8000 China – Shenyang Tel: 86-24-2334-2829 China – Shenzhen Tel: 86-755-8864-2200 China – Suzhou Tel: 86-186-6233-1526 China – Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China – Xiamen Tel: 86-592-2388138 China – Zhuhai Tel: 86-756-3210040	India – Bangalore Tel: 91-80-3090-4444 India – New Delhi Tel: 91-11-4160-8631 India - Pune Tel: 91-20-4121-0141 Japonia – Osaka Tel: 81-6-6152-7160 Japonia – Tokyo Tel: 81-3-6880- 3770 Coreea – Daegu Tel: 82-53-744-4301 Coreea – Seul Tel: 82-2-554-7200 Malaezia – Kuala Lumpur Tel: 60-3-7651-7906 Malaezia – Penang Tel: 60-4-227-8870 Filipine – Manila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailanda – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100	Austria – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Danemarca – Copenhaga Tel: 45-4485-5910 Fax: 45-4485-2829 Finlanda – Espoo Tel: 358-9-4520-820 Franța – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Germania – Garching Tel: 49-8931-9700 Germania – Haan Tel: 49-2129-3766400 Germania – Heilbronn Tel: 49-7131-72400 Germania – Karlsruhe Tel: 49-721-625370 Germania – Munchen Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Germania – Rosenheim Tel: 49-8031-354-560 Israel – Raanana Tel: 972-9-744-7705 Italia – Milano Tel: 39-0331-742611 Fax: 39-0331-466781 Italia – Padova Tel: 39-049-7625286 Olanda – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norvegia – Trondheim Tel: 47-72884388 Polonia – Varșovia Tel: 48-22-3325737 România – București Tel: 40-21-407-87-50 Spania – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Suedia – Gothenberg Tel: 46-31-704-60-40 Suedia – Stockholm Tel: 46-8-5090-4654 Marea Britanie – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820

© 2023 Microchip Technology Inc. și filialele sale

Documente/Resurse

MICROCHIP DDR AXI4 Arbiter [pdfGhid de utilizare DDR AXI4 Arbiter, DDR AXI4, Arbiter

Referințe

• Manual de utilizare