MICROCHIP DDR AXI4 Arbiter
Εισαγωγή: Το πρότυπο πρωτοκόλλου AXI4-Stream χρησιμοποιεί την ορολογία Master and Slave. Η αντίστοιχη ορολογία Microchip που χρησιμοποιείται σε αυτό το έγγραφο είναι Initiator και Target, αντίστοιχα.
Περίληψη: Ο παρακάτω πίνακας παρέχει μια περίληψη των χαρακτηριστικών του DDR AXI4 Arbiter.
| Χαρακτηριστικός | Αξία |
|---|---|
| Βασική έκδοση | DDR AXI4 Arbiter v2.2 |
| Υποστηριζόμενες οικογένειες συσκευών | – |
| Υποστηριζόμενη άδεια χρήσης ροής εργαλείων | – |
Χαρακτηριστικά: Το DDR AXI4 Arbiter έχει τα ακόλουθα βασικά χαρακτηριστικά:
- Ο πυρήνας IP πρέπει να εγκατασταθεί στον Κατάλογο IP του λογισμικού Libero SoC.
- Ο πυρήνας διαμορφώνεται, δημιουργείται και δημιουργείται στο εργαλείο SmartDesign για συμπερίληψη στη λίστα έργων Libero.
Χρήση και απόδοση συσκευής:
| Στοιχεία συσκευής | Οικογένεια | Συσκευή | Πόροι | Απόδοση (MHz) |
|---|---|---|---|---|
| LUTs DFF RAMs LSRAM SRAM Math Blocks Chip Globals | PolarFire | MPF300T-1 | 5411 4202 | 266 |
Περιγραφή λειτουργίας
Περιγραφή λειτουργίας: Αυτή η ενότητα περιγράφει τις λεπτομέρειες υλοποίησης του DDR_AXI4_Arbiter. Το παρακάτω σχήμα δείχνει το κορυφαίο διάγραμμα pin-out του DDR AXI4 Arbiter.
DDR_AXI4_Arbiter Parameters and Interface Signals
Ρυθμίσεις διαμόρφωσης:
Οι ρυθμίσεις διαμόρφωσης για το DDR_AXI4_Arbiter δεν καθορίζονται σε αυτό το έγγραφο.
Σήματα εισόδων και εξόδων:
Τα σήματα εισόδου και εξόδου για το DDR_AXI4_Arbiter δεν καθορίζονται σε αυτό το έγγραφο.
Διαγράμματα χρονισμού
Τα διαγράμματα χρονισμού για το DDR_AXI4_Arbiter δεν καθορίζονται σε αυτό το έγγραφο.
Πάγκος δοκιμών
Προσομοίωση:
Οι λεπτομέρειες προσομοίωσης για το DDR_AXI4_Arbiter δεν καθορίζονται σε αυτό το έγγραφο.
Ιστορικό αναθεώρησης
Το ιστορικό αναθεωρήσεων για το DDR_AXI4_Arbiter δεν προσδιορίζεται σε αυτό το έγγραφο.
Υποστήριξη FPGA μικροτσίπ
Οι πληροφορίες υποστήριξης Microchip FPGA για το DDR_AXI4_Arbiter δεν καθορίζονται σε αυτό το έγγραφο.
Οδηγίες χρήσης προϊόντος
- Εγκαταστήστε το DDR AXI4 Arbiter v2.2 στον Κατάλογο IP του λογισμικού Libero SoC.
- Διαμορφώστε, δημιουργήστε και δημιουργήστε τον πυρήνα μέσα στο εργαλείο SmartDesign για συμπερίληψη στη λίστα έργων Libero.
Εισαγωγή (Κάντε μια ερώτηση)
Οι μνήμες αποτελούν αναπόσπαστο μέρος κάθε τυπικής εφαρμογής βίντεο και γραφικών. Χρησιμοποιούνται για την προσωρινή αποθήκευση ολόκληρων καρέ βίντεο όταν η τοπική μνήμη του FPGA δεν επαρκεί για να συγκρατήσει ολόκληρο το καρέ. Όταν υπάρχουν πολλές αναγνώσεις και εγγραφές πλαισίων βίντεο σε DDR, ένας διαιτητής θα πρέπει να διαιτητεύσει μεταξύ πολλαπλών αιτημάτων. Το DDR AXI4 Arbiter IP παρέχει 8 κανάλια εγγραφής για εγγραφή buffers καρέ σε εξωτερική μνήμη DDR και 8 κανάλια ανάγνωσης για ανάγνωση καρέ από εξωτερική μνήμη. Η διαιτησία βασίζεται σε σειρά προτεραιότητας. Εάν προκύψουν δύο αιτήματα ταυτόχρονα, το κανάλι με τον χαμηλότερο αριθμό καναλιού θα έχει προτεραιότητα. Ο διαιτητής συνδέεται με την IP του ελεγκτή DDR μέσω της διεπαφής AXI4. Το DDR AXI4 Arbiter παρέχει μια διεπαφή AXI4 Initiator στους ελεγκτές DDR στο chip. Ο διαιτητής υποστηρίζει έως και οκτώ κανάλια εγγραφής και οκτώ κανάλια ανάγνωσης. Το μπλοκ διαιτητεύει μεταξύ οκτώ καναλιών ανάγνωσης για να παρέχει πρόσβαση στο κανάλι ανάγνωσης AXI με τρόπο προτεραιότητας, με σειρά προτεραιότητας. Το μπλοκ διαιτητεύει μεταξύ οκτώ καναλιών εγγραφής για να παρέχει πρόσβαση στο κανάλι εγγραφής AXI με τρόπο προτεραιότητας, προτεραιότητας. Και τα οκτώ κανάλια ανάγνωσης και εγγραφής έχουν ίση προτεραιότητα. Η διεπαφή AXI4 Initiator του Arbiter IP μπορεί να διαμορφωθεί για διάφορα πλάτη δεδομένων που κυμαίνονται από 64 bit έως 512 bit.
Σπουδαίος: Το πρότυπο πρωτοκόλλου AXI4-Stream χρησιμοποιεί την ορολογία "Master" και "Slave". Η αντίστοιχη ορολογία Microchip που χρησιμοποιείται σε αυτό το έγγραφο είναι Initiator και Target, αντίστοιχα.
Περίληψη (Κάντε μια ερώτηση)
Ο παρακάτω πίνακας παρέχει μια περίληψη των χαρακτηριστικών του DDR AXI4 Arbiter.
Πίνακας 1. Χαρακτηριστικά Arbiter DDR AXI4
Αυτό το έγγραφο ισχύει για το DDR AXI4 Arbiter v2.2.
- PolarFire® SoC
- PolarFire
- RTG4™
- IGLOO® 2
- SmartFusion® 2
Απαιτεί Libero® SoC v12.3 ή νεότερες εκδόσεις. Η IP μπορεί να χρησιμοποιηθεί σε λειτουργία RTL χωρίς καμία άδεια. Για περισσότερες πληροφορίες, ανατρέξτε στο DDR_AXI4_Arbiter.
Χαρακτηριστικά (Κάντε μια ερώτηση)
Το DDR AXI4 Arbiter έχει τα ακόλουθα βασικά χαρακτηριστικά:
- Οκτώ κανάλια εγγραφής
- Οκτώ κανάλια ανάγνωσης
- Διασύνδεση AXI4 με ελεγκτή DDR
- Πλάτος AXI4 με δυνατότητα διαμόρφωσης: 64, 128, 256 και 512 bit
- Πλάτος διεύθυνσης με δυνατότητα διαμόρφωσης: 32 έως 64 bit
Υλοποίηση του IP Core στο Libero® Design Suite (Κάντε μια ερώτηση)
Ο πυρήνας IP πρέπει να εγκατασταθεί στον Κατάλογο IP του λογισμικού Libero SoC. Αυτό εγκαθίσταται αυτόματα μέσω της λειτουργίας ενημέρωσης καταλόγου IP στο λογισμικό Libero SoC ή γίνεται μη αυτόματη λήψη του πυρήνα IP από τον κατάλογο. Μόλις εγκατασταθεί ο πυρήνας IP στον Κατάλογο IP του λογισμικού Libero SoC, ο πυρήνας διαμορφώνεται, δημιουργείται και εγκαθίσταται στο εργαλείο SmartDesign για συμπερίληψη στη λίστα έργων Libero.
Χρήση και απόδοση συσκευής (Κάντε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει τη χρήση της συσκευής που χρησιμοποιείται για το DDR_AXI4_Arbiter.
Πίνακας 2. DDR_AXI4_Αξιοποίηση Arbiter
| Συσκευή Καθέκαστα | Πόροι | Απόδοση (MHz) | RAM | Μαθηματικά Μπλοκ | Τσιπ Παγκόσμιοι | |||
| Οικογένεια | Συσκευή | LUTs | DFF | LSRAM | μSRAM | |||
| PolarFire® SoC | MPFS250T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| PolarFire | MPF300T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| SmartFusion® 2 | M2S150-1 | 5546 | 4309 | 192 | 15 | 1 | 0 | 0 |
Σπουδαίος:
- Τα δεδομένα στον προηγούμενο πίνακα καταγράφονται χρησιμοποιώντας τυπικές ρυθμίσεις σύνθεσης και διάταξης. Η IP έχει διαμορφωθεί για οκτώ κανάλια εγγραφής, οκτώ κανάλια ανάγνωσης, πλάτος διεύθυνσης 32 bit και πλάτος δεδομένων διαμόρφωσης 512 bit.
- Το ρολόι περιορίζεται στα 200 MHz ενώ εκτελείται η ανάλυση χρονισμού για την επίτευξη των αριθμών απόδοσης.
Περιγραφή λειτουργίας (Κάντε μια ερώτηση)
Αυτή η ενότητα περιγράφει τις λεπτομέρειες υλοποίησης του DDR_AXI4_Arbiter. Το παρακάτω σχήμα δείχνει το κορυφαίο διάγραμμα pin-out του DDR AXI4 Arbiter. Εικόνα 1-1. Διάγραμμα μπλοκ Pin-Out ανώτατου επιπέδου για διεπαφή Native Arbiter
Το παρακάτω σχήμα δείχνει το μπλοκ διάγραμμα σε επίπεδο συστήματος του DDR_AXI4_Arbiter σε λειτουργία διασύνδεσης διαύλου. Εικόνα 1-2. Διάγραμμα μπλοκ επιπέδου συστήματος του DDR_AXI4_Arbiter
Μια συναλλαγή ανάγνωσης ενεργοποιείται με τη ρύθμιση του σήματος εισόδου r(x)_req_i ψηλά σε ένα συγκεκριμένο κανάλι ανάγνωσης. Ο διαιτητής απαντά με επιβεβαίωση όταν είναι έτοιμος να εξυπηρετήσει το αίτημα ανάγνωσης. Τότε είναιamples την αρχική διεύθυνση AXI και διαβάζει το μέγεθος ριπής που εισάγεται από τον εξωτερικό εκκινητή. Το κανάλι επεξεργάζεται τις εισόδους και δημιουργεί τις απαιτούμενες συναλλαγές AXI για την ανάγνωση δεδομένων από τη μνήμη DDR. Η έξοδος δεδομένων ανάγνωσης από τον διαιτητή είναι κοινή για όλα τα κανάλια ανάγνωσης. Κατά την ανάγνωση των δεδομένων, τα έγκυρα δεδομένα ανάγνωσης του αντίστοιχου καναλιού είναι υψηλό. Το τέλος της συναλλαγής ανάγνωσης υποδηλώνεται με ένα σήμα ανάγνωσης-ολοκληρώθηκε όταν αποστέλλονται όλα τα ζητούμενα byte. Παρόμοια με μια συναλλαγή ανάγνωσης, μια συναλλαγή εγγραφής ενεργοποιείται με τη ρύθμιση του σήματος εισόδου w(x)_req_i υψηλό. Μαζί με το σήμα αιτήματος, η διεύθυνση έναρξης εγγραφής και το μήκος ριπής πρέπει να παρέχονται κατά τη διάρκεια της αίτησης. Όταν ο διαιτητής είναι διαθέσιμος για να εξυπηρετήσει το γραπτό αίτημα, απαντά στέλνοντας ένα σήμα επιβεβαίωσης στο αντίστοιχο κανάλι. Στη συνέχεια, ο χρήστης πρέπει να παρέχει τα δεδομένα εγγραφής μαζί με το σήμα έγκυρου δεδομένων στο κανάλι. Ο αριθμός των ρολογιών που τα δεδομένα είναι έγκυρη υψηλή περίοδος πρέπει να ταιριάζει με το μήκος ριπής. Ο διαιτητής ολοκληρώνει τη λειτουργία εγγραφής και θέτει το σήμα ολοκλήρωσης εγγραφής ψηλά, υποδηλώνοντας την ολοκλήρωση της συναλλαγής εγγραφής.
DDR_AXI4_Arbiter Παράμετροι και σήματα διεπαφής (Κάντε μια ερώτηση)
Αυτή η ενότητα εξετάζει τις παραμέτρους στον διαμορφωτή GUI DDR_AXI4_Arbiter και τα σήματα I/O.
2.1 Ρυθμίσεις διαμόρφωσης (Κάντε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει την περιγραφή των παραμέτρων διαμόρφωσης που χρησιμοποιούνται στην υλοποίηση υλικού του DDR_AXI4_Arbiter. Αυτές είναι γενικές παράμετροι και μπορούν να διαφοροποιηθούν ανάλογα με τις απαιτήσεις της εφαρμογής.
Πίνακας 2-1. Παράμετρος διαμόρφωσης
| Σύνθημα Ονομα | Περιγραφή |
| Πλάτος ID AXI | Καθορίζει το πλάτος του AXI ID. |
| Πλάτος δεδομένων AXI | Καθορίζει το πλάτος δεδομένων AXI. |
| Πλάτος διεύθυνσης AXI | Καθορίζει το πλάτος διεύθυνσης AXI |
| Αριθμός αναγνωσμένων καναλιών | Επιλογές για να επιλέξετε τον απαιτούμενο αριθμό καναλιών εγγραφής από το αναπτυσσόμενο μενού που κυμαίνονται από ένα κανάλι έως οκτώ κανάλια εγγραφής. |
| Αριθμός καναλιών εγγραφής | Επιλογές για να επιλέξετε τον απαιτούμενο αριθμό καναλιών ανάγνωσης από το αναπτυσσόμενο μενού που κυμαίνονται από ένα κανάλι έως οκτώ κανάλια ανάγνωσης. |
| AXI4_SELECTION | Επιλογές για να επιλέξετε μεταξύ AXI4_MASTER και AXI4_MIRRORED_SLAVE. |
| Διεπαφή Arbiter | Επιλογή επιλογής διεπαφής διαύλου. |
Σήματα εισόδων και εξόδων (Κάντε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει τις θύρες εισόδου και εξόδου της διεπαφής DDR AXI4 Arbiter for Bus.
Πίνακας 2-2. Θύρες εισόδου και εξόδου για διεπαφή διαύλου Arbiter
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| reset_i | Εισαγωγή | — | Ενεργό Σήμα χαμηλής ασύγχρονης επαναφοράς στη σχεδίαση |
| sys_ckl_i | Εισαγωγή | — | Ρολόι συστήματος |
| ddr_ctrl_ready_i | Εισαγωγή | — | Λαμβάνει το έτοιμο σήμα εισόδου από τον ελεγκτή DDR |
| ARVALID_I_0 | Εισαγωγή | — | Αίτημα ανάγνωσης από το κανάλι ανάγνωσης 0 |
| ARSIZE_I_0 | Εισαγωγή | 8 bit | ανάγνωση μεγέθους ριπής από το κανάλι ανάγνωσης 0 |
| ARADDR_I_0 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 0 |
| ARREADY_O_0 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτημα ανάγνωσης από το κανάλι ανάγνωσης 0 |
| RVALID_O_0 | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 0 |
| RDATA_O_0 | Παραγωγή | [AXI_DATA_WIDTH-1 : 0] | Ανάγνωση δεδομένων από το κανάλι ανάγνωσης 0 |
| RLAST_O_0 | Παραγωγή | — | Ανάγνωση σήματος τέλους πλαισίου από το κανάλι ανάγνωσης 0 |
| BUSER_O_r0 | Παραγωγή | — | Ολοκλήρωση ανάγνωσης για ανάγνωση καναλιού 0 |
| ARVALID_I_1 | Εισαγωγή | — | Αίτημα ανάγνωσης από το κανάλι ανάγνωσης 1 |
| ARSIZE_I_1 | Εισαγωγή | 8 bit | Ανάγνωση μεγέθους ριπής από το κανάλι ανάγνωσης 1 |
| ARADDR_I_1 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 1 |
| ARREADY_O_1 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτημα ανάγνωσης από το κανάλι ανάγνωσης 1 |
| RVALID_O_1 | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 1 |
| RDATA_O_1 | Παραγωγή | [AXI_DATA_WIDTH-1 : 0] | Ανάγνωση δεδομένων από το κανάλι ανάγνωσης 1 |
| RLAST_O_1 | Παραγωγή | — | Ανάγνωση σήματος τέλους πλαισίου από το κανάλι ανάγνωσης 1 |
| BUSER_O_r1 | Παραγωγή | — | Ολοκλήρωση ανάγνωσης για ανάγνωση καναλιού 1 |
| ARVALID_I_2 | Εισαγωγή | — | Αίτημα ανάγνωσης από το κανάλι ανάγνωσης 2 |
| ………..συνεχίζεται | |||
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| ARSIZE_I_2 | Εισαγωγή | 8 bit | Ανάγνωση μεγέθους ριπής από το κανάλι ανάγνωσης 2 |
| ARADDR_I_2 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 2 |
| ARREADY_O_2 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτημα ανάγνωσης από το κανάλι ανάγνωσης 2 |
| RVALID_O_2 | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 2 |
| RDATA_O_2 | Παραγωγή | [AXI_DATA_WIDTH-1 : 0] | Ανάγνωση δεδομένων από το κανάλι ανάγνωσης 2 |
| RLAST_O_2 | Παραγωγή | — | Ανάγνωση σήματος τέλους πλαισίου από το κανάλι ανάγνωσης 2 |
| BUSER_O_r2 | Παραγωγή | — | Ολοκλήρωση ανάγνωσης για ανάγνωση καναλιού 2 |
| ARVALID_I_3 | Εισαγωγή | — | Αίτημα ανάγνωσης από το κανάλι ανάγνωσης 3 |
| ARSIZE_I_3 | Εισαγωγή | 8 bit | Ανάγνωση μεγέθους ριπής από το κανάλι ανάγνωσης 3 |
| ARADDR_I_3 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 3 |
| ARREADY_O_3 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτημα ανάγνωσης από το κανάλι ανάγνωσης 3 |
| RVALID_O_3 | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 3 |
| RDATA_O_3 | Παραγωγή | [AXI_DATA_WIDTH-1 : 0] | Ανάγνωση δεδομένων από το κανάλι ανάγνωσης 3 |
| RLAST_O_3 | Παραγωγή | — | Ανάγνωση σήματος τέλους πλαισίου από το κανάλι ανάγνωσης 3 |
| BUSER_O_r3 | Παραγωγή | — | Ολοκλήρωση ανάγνωσης για ανάγνωση καναλιού 3 |
| ARVALID_I_4 | Εισαγωγή | — | Αίτημα ανάγνωσης από το κανάλι ανάγνωσης 4 |
| ARSIZE_I_4 | Εισαγωγή | 8 bit | Ανάγνωση μεγέθους ριπής από το κανάλι ανάγνωσης 4 |
| ARADDR_I_4 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 4 |
| ARREADY_O_4 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτημα ανάγνωσης από το κανάλι ανάγνωσης 4 |
| RVALID_O_4 | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 4 |
| RDATA_O_4 | Παραγωγή | [AXI_DATA_WIDTH-1 : 0] | Ανάγνωση δεδομένων από το κανάλι ανάγνωσης 4 |
| RLAST_O_4 | Παραγωγή | — | Ανάγνωση σήματος τέλους πλαισίου από το κανάλι ανάγνωσης 4 |
| BUSER_O_r4 | Παραγωγή | — | Ολοκλήρωση ανάγνωσης για ανάγνωση καναλιού 4 |
| ARVALID_I_5 | Εισαγωγή | — | Αίτημα ανάγνωσης από το κανάλι ανάγνωσης 5 |
| ARSIZE_I_5 | Εισαγωγή | 8 bit | Ανάγνωση μεγέθους ριπής από το κανάλι ανάγνωσης 5 |
| ARADDR_I_5 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 5 |
| ARREADY_O_5 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτημα ανάγνωσης από το κανάλι ανάγνωσης 5 |
| RVALID_O_5 | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 5 |
| RDATA_O_5 | Παραγωγή | [AXI_DATA_WIDTH-1 : 0] | Ανάγνωση δεδομένων από το κανάλι ανάγνωσης 5 |
| RLAST_O_5 | Παραγωγή | — | Ανάγνωση σήματος τέλους πλαισίου από το κανάλι ανάγνωσης 5 |
| BUSER_O_r5 | Παραγωγή | — | Ολοκλήρωση ανάγνωσης για ανάγνωση καναλιού 5 |
| ARVALID_I_6 | Εισαγωγή | — | Αίτημα ανάγνωσης από το κανάλι ανάγνωσης 6 |
| ARSIZE_I_6 | Εισαγωγή | 8 bit | Ανάγνωση μεγέθους ριπής από το κανάλι ανάγνωσης 6 |
| ARADDR_I_6 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 6 |
| ARREADY_O_6 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτημα ανάγνωσης από το κανάλι ανάγνωσης 6 |
| RVALID_O_6 | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 6 |
| RDATA_O_6 | Παραγωγή | [AXI_DATA_WIDTH-1 : 0] | Ανάγνωση δεδομένων από το κανάλι ανάγνωσης 6 |
| RLAST_O_6 | Παραγωγή | — | Ανάγνωση σήματος τέλους πλαισίου από το κανάλι ανάγνωσης 6 |
| ………..συνεχίζεται | |||
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| BUSER_O_r6 | Παραγωγή | — | Ολοκλήρωση ανάγνωσης για ανάγνωση καναλιού 6 |
| ARVALID_I_7 | Εισαγωγή | — | Αίτημα ανάγνωσης από το κανάλι ανάγνωσης 7 |
| ARSIZE_I_7 | Εισαγωγή | 8 bit | Ανάγνωση μεγέθους ριπής από το κανάλι ανάγνωσης 7 |
| ARADDR_I_7 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 7 |
| ARREADY_O_7 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτημα ανάγνωσης από το κανάλι ανάγνωσης 7 |
| RVALID_O_7 | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 7 |
| RDATA_O_7 | Παραγωγή | [AXI_DATA_WIDTH-1 : 0] | Ανάγνωση δεδομένων από το κανάλι ανάγνωσης 7 |
| RLAST_O_7 | Παραγωγή | — | Ανάγνωση σήματος τέλους πλαισίου από το κανάλι ανάγνωσης 7 |
| BUSER_O_r7 | Παραγωγή | — | Ολοκλήρωση ανάγνωσης για ανάγνωση καναλιού 7 |
| AWSIZE_I_0 | Εισαγωγή | 8 bit | Μέγεθος ριπής εγγραφής για το κανάλι εγγραφής 0 |
| WDATA_I_0 | Εισαγωγή | [AXI_DATA_WIDTH-1:0] | Δεδομένα βίντεο Εισαγωγή για εγγραφή καναλιού 0 |
| WVALID_I_0 | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 0 |
| AWVALID_I_0 | Εισαγωγή | — | Αίτημα εγγραφής από το κανάλι εγγραφής 0 |
| AWADDR_I_0 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 0 |
| AWREADY_O_0 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτηση εγγραφής από το κανάλι εγγραφής 0 |
| BUSER_O_0 | Παραγωγή | — | Ολοκλήρωση εγγραφής για εγγραφή καναλιού 0 |
| AWSIZE_I_1 | Εισαγωγή | 8 bit | Μέγεθος ριπής εγγραφής για το κανάλι εγγραφής 1 |
| WDATA_I_1 | Εισαγωγή | [AXI_DATA_WIDTH-1:0] | Δεδομένα βίντεο Εισαγωγή για εγγραφή καναλιού 1 |
| WVALID_I_1 | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 1 |
| AWVALID_I_1 | Εισαγωγή | — | Αίτημα εγγραφής από το κανάλι εγγραφής 1 |
| AWADDR_I_1 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 1 |
| AWREADY_O_1 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτηση εγγραφής από το κανάλι εγγραφής 1 |
| BUSER_O_1 | Παραγωγή | — | Ολοκλήρωση εγγραφής για εγγραφή καναλιού 1 |
| AWSIZE_I_2 | Εισαγωγή | 8 bit | Μέγεθος ριπής εγγραφής για το κανάλι εγγραφής 2 |
| WDATA_I_2 | Εισαγωγή | [AXI_DATA_WIDTH-1:0] | Δεδομένα βίντεο Εισαγωγή για εγγραφή καναλιού 2 |
| WVALID_I_2 | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 2 |
| AWVALID_I_2 | Εισαγωγή | — | Αίτημα εγγραφής από το κανάλι εγγραφής 2 |
| AWADDR_I_2 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 2 |
| AWREADY_O_2 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτηση εγγραφής από το κανάλι εγγραφής 2 |
| BUSER_O_2 | Παραγωγή | — | Ολοκλήρωση εγγραφής για εγγραφή καναλιού 2 |
| AWSIZE_I_3 | Εισαγωγή | 8 bit | Μέγεθος ριπής εγγραφής για το κανάλι εγγραφής 3 |
| WDATA_I_3 | Εισαγωγή | [AXI_DATA_WIDTH-1:0] | Δεδομένα βίντεο Εισαγωγή για εγγραφή καναλιού 3 |
| WVALID_I_3 | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 3 |
| AWVALID_I_3 | Εισαγωγή | — | Αίτημα εγγραφής από το κανάλι εγγραφής 3 |
| AWADDR_I_3 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 3 |
| AWREADY_O_3 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτηση εγγραφής από το κανάλι εγγραφής 3 |
| BUSER_O_3 | Παραγωγή | — | Ολοκλήρωση εγγραφής για εγγραφή καναλιού 3 |
| AWSIZE_I_4 | Εισαγωγή | 8 bit | Μέγεθος ριπής εγγραφής για το κανάλι εγγραφής 4 |
| ………..συνεχίζεται | |||
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| WDATA_I_4 | Εισαγωγή | [AXI_DATA_WIDTH-1:0] | Δεδομένα βίντεο Εισαγωγή για εγγραφή καναλιού 4 |
| WVALID_I_4 | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 4 |
| AWVALID_I_4 | Εισαγωγή | — | Αίτημα εγγραφής από το κανάλι εγγραφής 4 |
| AWADDR_I_4 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 4 |
| AWREADY_O_4 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτηση εγγραφής από το κανάλι εγγραφής 4 |
| BUSER_O_4 | Παραγωγή | — | Ολοκλήρωση εγγραφής για εγγραφή καναλιού 4 |
| AWSIZE_I_5 | Εισαγωγή | 8 bit | Μέγεθος ριπής εγγραφής για το κανάλι εγγραφής 5 |
| WDATA_I_5 | Εισαγωγή | [AXI_DATA_WIDTH-1:0] | Δεδομένα βίντεο Εισαγωγή για εγγραφή καναλιού 5 |
| WVALID_I_5 | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 5 |
| AWVALID_I_5 | Εισαγωγή | — | Αίτημα εγγραφής από το κανάλι εγγραφής 5 |
| AWADDR_I_5 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 5 |
| AWREADY_O_5 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτηση εγγραφής από το κανάλι εγγραφής 5 |
| BUSER_O_5 | Παραγωγή | — | Ολοκλήρωση εγγραφής για εγγραφή καναλιού 5 |
| AWSIZE_I_6 | Εισαγωγή | 8 bit | Μέγεθος ριπής εγγραφής για το κανάλι εγγραφής 6 |
| WDATA_I_6 | Εισαγωγή | [AXI_DATA_WIDTH-1:0] | Δεδομένα βίντεο Εισαγωγή για εγγραφή καναλιού 6 |
| WVALID_I_6 | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 6 |
| AWVALID_I_6 | Εισαγωγή | — | Αίτημα εγγραφής από το κανάλι εγγραφής 6 |
| AWADDR_I_6 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 6 |
| AWREADY_O_6 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτηση εγγραφής από το κανάλι εγγραφής 6 |
| BUSER_O_6 | Παραγωγή | — | Ολοκλήρωση εγγραφής για εγγραφή καναλιού 6 |
| AWSIZE_I_7 | Εισαγωγή | 8 bit | Εγγραφή μεγέθους ριπής από το κανάλι εγγραφής 7 |
| WDATA_I_7 | Εισαγωγή | [AXI_DATA_WIDTH-1:0] | Δεδομένα βίντεο Εισαγωγή για εγγραφή καναλιού 7 |
| WVALID_I_7 | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 7 |
| AWVALID_I_7 | Εισαγωγή | — | Γράψτε ένα αίτημα από το κανάλι εγγραφής 7 |
| AWADDR_I_7 | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 7 |
| AWREADY_O_7 | Παραγωγή | — | Επιβεβαίωση διαιτητή για αίτηση εγγραφής από το κανάλι εγγραφής 7 |
| BUSER_O_7 | Παραγωγή | — | Ολοκλήρωση εγγραφής για εγγραφή καναλιού 7 |
Ο παρακάτω πίνακας παραθέτει τις θύρες εισόδου και εξόδου του DDR AXI4 Arbiter για την εγγενή διεπαφή.
Πίνακας 2-3. Θύρες εισόδου και εξόδου για Native Arbiter Interface
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| reset_i | Εισαγωγή | — | Ενεργό σήμα χαμηλής ασύγχρονης επαναφοράς στη σχεδίαση |
| sys_clk_i | Εισαγωγή | — | Ρολόι συστήματος |
| ddr_ctrl_ready_i | Εισαγωγή | — | Λαμβάνει το σήμα εισόδου ετοιμότητας από τον ελεγκτή DDR |
| r0_req_i | Εισαγωγή | — | Διαβάστε το αίτημα από τον εκκινητή 0 |
| r0_burst_size_i | Εισαγωγή | 8 bit | Διαβάστε το μέγεθος ριπής |
| r0_rstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 0 |
| r0_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για ανάγνωση του αιτήματος από τον εκκινητή 0 |
| ………..συνεχίζεται | |||
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| r0_data_valid_o | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 0 |
| r0_done_o | Παραγωγή | — | Διαβάστε την ολοκλήρωση στον εκκινητή 0 |
| r1_req_i | Εισαγωγή | — | Διαβάστε το αίτημα από τον εκκινητή 1 |
| r1_burst_size_i | Εισαγωγή | 8 bit | Διαβάστε το μέγεθος ριπής |
| r1_rstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 1 |
| r1_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για ανάγνωση του αιτήματος από τον εκκινητή 1 |
| r1_data_valid_o | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 1 |
| r1_done_o | Παραγωγή | — | Διαβάστε την ολοκλήρωση στον εκκινητή 1 |
| r2_req_i | Εισαγωγή | — | Διαβάστε το αίτημα από τον εκκινητή 2 |
| r2_burst_size_i | Εισαγωγή | 8 bit | Διαβάστε το μέγεθος ριπής |
| r2_rstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 2 |
| r2_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για ανάγνωση του αιτήματος από τον εκκινητή 2 |
| r2_data_valid_o | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 2 |
| r2_done_o | Παραγωγή | — | Διαβάστε την ολοκλήρωση στον εκκινητή 2 |
| r3_req_i | Εισαγωγή | — | Διαβάστε το αίτημα από τον εκκινητή 3 |
| r3_burst_size_i | Εισαγωγή | 8 bit | Διαβάστε το μέγεθος ριπής |
| r3_rstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 3 |
| r3_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για ανάγνωση του αιτήματος από τον εκκινητή 3 |
| r3_data_valid_o | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 3 |
| r3_done_o | Παραγωγή | — | Διαβάστε την ολοκλήρωση στον εκκινητή 3 |
| r4_req_i | Εισαγωγή | — | Διαβάστε το αίτημα από τον εκκινητή 4 |
| r4_burst_size_i | Εισαγωγή | 8 bit | Διαβάστε το μέγεθος ριπής |
| r4_rstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 4 |
| r4_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για ανάγνωση του αιτήματος από τον εκκινητή 4 |
| r4_data_valid_o | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 4 |
| r4_done_o | Παραγωγή | — | Διαβάστε την ολοκλήρωση στον εκκινητή 4 |
| r5_req_i | Εισαγωγή | — | Διαβάστε το αίτημα από τον εκκινητή 5 |
| r5_burst_size_i | Εισαγωγή | 8 bit | Διαβάστε το μέγεθος ριπής |
| r5_rstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 5 |
| r5_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για ανάγνωση του αιτήματος από τον εκκινητή 5 |
| r5_data_valid_o | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 5 |
| r5_done_o | Παραγωγή | — | Διαβάστε την ολοκλήρωση στον εκκινητή 5 |
| r6_req_i | Εισαγωγή | — | Διαβάστε το αίτημα από τον εκκινητή 6 |
| r6_burst_size_i | Εισαγωγή | 8 bit | Διαβάστε το μέγεθος ριπής |
| r6_rstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 6 |
| r6_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για ανάγνωση του αιτήματος από τον εκκινητή 6 |
| r6_data_valid_o | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 6 |
| r6_done_o | Παραγωγή | — | Διαβάστε την ολοκλήρωση στον εκκινητή 6 |
| r7_req_i | Εισαγωγή | — | Διαβάστε το αίτημα από τον εκκινητή 7 |
| r7_burst_size_i | Εισαγωγή | 8 bit | Διαβάστε το μέγεθος ριπής |
| ………..συνεχίζεται | |||
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| r7_rstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR από όπου πρέπει να ξεκινήσει η ανάγνωση για το κανάλι ανάγνωσης 7 |
| r7_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για ανάγνωση του αιτήματος από τον εκκινητή 7 |
| r7_data_valid_o | Παραγωγή | — | Ανάγνωση δεδομένων έγκυρα από το κανάλι ανάγνωσης 7 |
| r7_done_o | Παραγωγή | — | Διαβάστε την ολοκλήρωση στον εκκινητή 7 |
| rdata_o | Παραγωγή | [AXI_DATA_WIDTH – 1:0] | Έξοδος δεδομένων βίντεο από κανάλι ανάγνωσης |
| w0_burst_size_i | Εισαγωγή | 8 bit | Γράψτε το μέγεθος ριπής |
| w0_data_i | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Εισαγωγή δεδομένων βίντεο για εγγραφή καναλιού 0 |
| w0_data_valid_i | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 0 |
| w0_req_i | Εισαγωγή | — | Γράψτε αίτημα από τον εκκινητή 0 |
| w0_wstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 0 |
| w0_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για εγγραφή αιτήματος από τον εκκινητή 0 |
| w0_done_o | Παραγωγή | — | Γράψτε την ολοκλήρωση στον εκκινητή 0 |
| w1_burst_size_i | Εισαγωγή | 8 bit | Γράψτε το μέγεθος ριπής |
| w1_data_i | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Εισαγωγή δεδομένων βίντεο για εγγραφή καναλιού 1 |
| w1_data_valid_i | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 1 |
| w1_req_i | Εισαγωγή | — | Γράψτε αίτημα από τον εκκινητή 1 |
| w1_wstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 1 |
| w1_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για εγγραφή αιτήματος από τον εκκινητή 1 |
| w1_done_o | Παραγωγή | — | Γράψτε την ολοκλήρωση στον εκκινητή 1 |
| w2_burst_size_i | Εισαγωγή | 8 bit | Γράψτε το μέγεθος ριπής |
| w2_data_i | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Εισαγωγή δεδομένων βίντεο για εγγραφή καναλιού 2 |
| w2_data_valid_i | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 2 |
| w2_req_i | Εισαγωγή | — | Γράψτε αίτημα από τον εκκινητή 2 |
| w2_wstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 2 |
| w2_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για εγγραφή αιτήματος από τον εκκινητή 2 |
| w2_done_o | Παραγωγή | — | Γράψτε την ολοκλήρωση στον εκκινητή 2 |
| w3_burst_size_i | Εισαγωγή | 8 bit | Γράψτε το μέγεθος ριπής |
| w3_data_i | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Εισαγωγή δεδομένων βίντεο για εγγραφή καναλιού 3 |
| w3_data_valid_i | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 3 |
| w3_req_i | Εισαγωγή | — | Γράψτε αίτημα από τον εκκινητή 3 |
| w3_wstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 3 |
| w3_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για εγγραφή αιτήματος από τον εκκινητή 3 |
| w3_done_o | Παραγωγή | — | Γράψτε την ολοκλήρωση στον εκκινητή 3 |
| w4_burst_size_i | Εισαγωγή | 8 bit | Γράψτε το μέγεθος ριπής |
| w4_data_i | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Εισαγωγή δεδομένων βίντεο για εγγραφή καναλιού 4 |
| w4_data_valid_i | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 4 |
| w4_req_i | Εισαγωγή | — | Γράψτε αίτημα από τον εκκινητή 4 |
| w4_wstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 4 |
| ………..συνεχίζεται | |||
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| w4_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για εγγραφή αιτήματος από τον εκκινητή 4 |
| w4_done_o | Παραγωγή | — | Γράψτε την ολοκλήρωση στον εκκινητή 4 |
| w5_burst_size_i | Εισαγωγή | 8 bit | Γράψτε το μέγεθος ριπής |
| w5_data_i | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Εισαγωγή δεδομένων βίντεο για εγγραφή καναλιού 5 |
| w5_data_valid_i | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 5 |
| w5_req_i | Εισαγωγή | — | Γράψτε αίτημα από τον εκκινητή 5 |
| w5_wstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 5 |
| w5_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για εγγραφή αιτήματος από τον εκκινητή 5 |
| w5_done_o | Παραγωγή | — | Γράψτε την ολοκλήρωση στον εκκινητή 5 |
| w6_burst_size_i | Εισαγωγή | 8 bit | Γράψτε το μέγεθος ριπής |
| w6_data_i | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Εισαγωγή δεδομένων βίντεο για εγγραφή καναλιού 6 |
| w6_data_valid_i | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 6 |
| w6_req_i | Εισαγωγή | — | Γράψτε αίτημα από τον εκκινητή 6 |
| w6_wstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 6 |
| w6_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για εγγραφή αιτήματος από τον εκκινητή 6 |
| w6_done_o | Παραγωγή | — | Γράψτε την ολοκλήρωση στον εκκινητή 6 |
| w7_burst_size_i | Εισαγωγή | 8 bit | Γράψτε το μέγεθος ριπής |
| w7_data_i | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Εισαγωγή δεδομένων βίντεο για εγγραφή καναλιού 7 |
| w7_data_valid_i | Εισαγωγή | — | Γράψτε δεδομένα έγκυρα για εγγραφή καναλιού 7 |
| w7_req_i | Εισαγωγή | — | Γράψτε αίτημα από τον εκκινητή 7 |
| w7_wstart_addr_i | Εισαγωγή | [AXI_ADDR_WIDTH – 1:0] | Διεύθυνση DDR στην οποία η εγγραφή πρέπει να γίνει από το κανάλι εγγραφής 7 |
| w7_ack_o | Παραγωγή | — | Επιβεβαίωση διαιτητή για εγγραφή αιτήματος από τον εκκινητή 7 |
| w7_done_o | Παραγωγή | — | Γράψτε την ολοκλήρωση στον εκκινητή 7 |
| Σήματα AXI I/F | |||
| Διαβάστε το κανάλι διεύθυνσης | |||
| arid_o | Παραγωγή | [AXI_ID_WIDTH – 1:0] | Διαβάστε το αναγνωριστικό διεύθυνσης. Ταυτοποίηση tag για την ομάδα σημάτων διευθύνσεων ανάγνωσης. |
| araddr_o | Παραγωγή | [AXI_ADDR_WIDTH – 1:0] | Διαβάστε τη διεύθυνση. Παρέχει την αρχική διεύθυνση μιας συναλλαγής ριπής ανάγνωσης.
Παρέχεται μόνο η διεύθυνση έναρξης της ριπής. |
| arlen_o | Παραγωγή | [7:0] | Μήκος ριπής. Παρέχει τον ακριβή αριθμό των μεταφορών σε μια ριπή. Αυτές οι πληροφορίες καθορίζουν τον αριθμό των μεταφορών δεδομένων που σχετίζονται με τη διεύθυνση. |
| arsize_o | Παραγωγή | [2:0] | Μέγεθος ριπής. Μέγεθος κάθε μεταφοράς στη ριπή. |
| arburst_o | Παραγωγή | [1:0] | Τύπος ριπής. Σε συνδυασμό με τις πληροφορίες μεγέθους, περιγράφεται λεπτομερώς πώς υπολογίζεται η διεύθυνση για κάθε μεταφορά εντός της ριπής.
Διορθώθηκε στο 2'b01 à Αυξητική ριπή διεύθυνσης. |
| arlock_o | Παραγωγή | [1:0] | Τύπος κλειδαριάς. Παρέχει πρόσθετες πληροφορίες σχετικά με τα ατομικά χαρακτηριστικά της μεταφοράς.
Διορθώθηκε σε 2'b00 à Κανονική πρόσβαση. |
| ………..συνεχίζεται | |||
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| arcache_o | Παραγωγή | [3:0] | Τύπος κρυφής μνήμης. Παρέχει πρόσθετες πληροφορίες σχετικά με τα χαρακτηριστικά προσωρινής αποθήκευσης της μεταφοράς.
Διορθώθηκε σε 4'b0000 à Χωρίς προσωρινή αποθήκευση και μη προσωρινή μνήμη. |
| αρπρωτ_ο | Παραγωγή | [2:0] | Τύπος προστασίας. Παρέχει πληροφορίες για τη μονάδα προστασίας για τη συναλλαγή. Διορθώθηκε σε 3'b000 à Κανονική, ασφαλής πρόσβαση σε δεδομένα. |
| arvalid_o | Παραγωγή | — | Η διεύθυνση ανάγνωσης είναι έγκυρη. Όταν το HIGH, οι πληροφορίες διεύθυνσης ανάγνωσης και ελέγχου είναι έγκυρες και παραμένουν υψηλές έως ότου το σήμα επιβεβαίωσης διεύθυνσης, ήδη, είναι υψηλό.
1 = Οι πληροφορίες διεύθυνσης και ελέγχου είναι έγκυρες 0 = Οι πληροφορίες διεύθυνσης και ελέγχου δεν είναι έγκυρες |
| arready_o | Εισαγωγή | — | Διαβάστε τη διεύθυνση έτοιμη. Ο στόχος είναι έτοιμος να δεχτεί μια διεύθυνση και τα σχετικά σήματα ελέγχου.
1 = έτοιμος στόχος 0 = ο στόχος δεν είναι έτοιμος |
| Διαβάστε το κανάλι δεδομένων | |||
| απαλλάσσω | Εισαγωγή | [AXI_ID_WIDTH – 1:0] | Διαβάστε ID tag. ταυτότητα tag της ομάδας δεδομένων ανάγνωσης σημάτων. Η τιμή απαλλαγής δημιουργείται από τον στόχο και πρέπει να ταιριάζει με την άπαχη τιμή της συναλλαγής ανάγνωσης στην οποία ανταποκρίνεται. |
| δεδομένα | Εισαγωγή | [AXI_DATA_WIDTH – 1:0] | Διαβάστε δεδομένα |
| rresp | Εισαγωγή | [1:0] | Διαβάστε την απάντηση.
Η κατάσταση της μεταφοράς ανάγνωσης. Οι επιτρεπόμενες απαντήσεις είναι OKAY, EXOKAY, SLVERR και DECERR. |
| τελευταία | Εισαγωγή | — | Διαβάστε το τελευταίο.
Τελευταία μεταφορά σε ριπή ανάγνωσης. |
| rvalid | Εισαγωγή | — | Διαβάστε έγκυρο. Τα απαιτούμενα δεδομένα ανάγνωσης είναι διαθέσιμα και η μεταφορά ανάγνωσης μπορεί να ολοκληρωθεί.
1 = διαθέσιμα δεδομένα ανάγνωσης 0 = τα δεδομένα ανάγνωσης δεν είναι διαθέσιμα |
| έτοιμος | Παραγωγή | — | Διαβάστε έτοιμο. Ο εκκινητής μπορεί να αποδεχτεί τα δεδομένα ανάγνωσης και τις πληροφορίες απόκρισης.
1= έτοιμος εκκινητής 0 = ο εκκινητής δεν είναι έτοιμος |
| Γράψτε το κανάλι διεύθυνσης | |||
| απίθανος | Παραγωγή | [AXI_ID_WIDTH – 1:0] | Γράψτε ID διεύθυνσης. Ταυτοποίηση tag για την ομάδα διευθύνσεων εγγραφής σημάτων. |
| awaddr | Παραγωγή | [AXI_ADDR_WIDTH – 1:0] | Γράψε διεύθυνση. Παρέχει τη διεύθυνση της πρώτης μεταφοράς σε μια συναλλαγή ριπής εγγραφής. Τα συσχετισμένα σήματα ελέγχου χρησιμοποιούνται για τον προσδιορισμό των διευθύνσεων των υπόλοιπων μεταφορών στη ριπή. |
| awlen | Παραγωγή | [7:0] | Μήκος ριπής. Παρέχει τον ακριβή αριθμό των μεταφορών σε μια ριπή. Αυτές οι πληροφορίες καθορίζουν τον αριθμό των μεταφορών δεδομένων που σχετίζονται με τη διεύθυνση. |
| awsize | Παραγωγή | [2:0] | Μέγεθος ριπής. Μέγεθος κάθε μεταφοράς στη ριπή. Οι στροβοσκοπικές λωρίδες byte υποδεικνύουν ακριβώς ποιες λωρίδες byte να ενημερώσετε. |
| αποτρόπαιο | Παραγωγή | [1:0] | Τύπος ριπής. Σε συνδυασμό με τις πληροφορίες μεγέθους, περιγράφεται λεπτομερώς πώς υπολογίζεται η διεύθυνση για κάθε μεταφορά εντός της ριπής.
Διορθώθηκε στο 2'b01 à Αυξητική ριπή διεύθυνσης. |
| ………..συνεχίζεται | |||
| Σύνθημα Ονομα | Κατεύθυνση | Πλάτος | Περιγραφή |
| ουλοκ | Παραγωγή | [1:0] | Τύπος κλειδαριάς. Παρέχει πρόσθετες πληροφορίες σχετικά με τα ατομικά χαρακτηριστικά της μεταφοράς.
Διορθώθηκε σε 2'b00 à Κανονική πρόσβαση. |
| awcache | Παραγωγή | [3:0] | Τύπος κρυφής μνήμης. Υποδεικνύει τις ιδιότητες προσωρινής αποθήκευσης, προσωρινής αποθήκευσης, εγγραφής, επιστροφής και κατανομής της συναλλαγής.
Διορθώθηκε σε 4'b0000 à Χωρίς προσωρινή αποθήκευση και μη προσωρινή μνήμη. |
| awprot | Παραγωγή | [2:0] | Τύπος προστασίας. Υποδεικνύει το κανονικό, προνομιακό ή ασφαλές επίπεδο προστασίας της συναλλαγής και εάν η συναλλαγή είναι πρόσβαση σε δεδομένα ή πρόσβαση σε οδηγίες. Διορθώθηκε σε 3'b000 à Κανονική, ασφαλής πρόσβαση σε δεδομένα. |
| άκυρη | Παραγωγή | — | Γράψτε διεύθυνση έγκυρη. Υποδεικνύει ότι είναι διαθέσιμες έγκυρες πληροφορίες διεύθυνσης εγγραφής και ελέγχου.
1 = διαθέσιμες πληροφορίες διεύθυνσης και ελέγχου 0 = μη διαθέσιμες πληροφορίες διεύθυνσης και ελέγχου. Οι πληροφορίες διεύθυνσης και ελέγχου παραμένουν σταθερές έως ότου το σήμα επιβεβαίωσης διεύθυνσης, ήδη από πριν, γίνει ΥΨΗΛΟ. |
| έτοιμη | Εισαγωγή | — | Γράψτε τη διεύθυνση έτοιμη. Υποδεικνύει ότι ο στόχος είναι έτοιμος να δεχτεί μια διεύθυνση και τα σχετικά σήματα ελέγχου.
1 = έτοιμος στόχος 0 = ο στόχος δεν είναι έτοιμος |
| Γράψτε το κανάλι δεδομένων | |||
| wdata | Παραγωγή | [AXI_DATA_WIDTH – 1:0] | Γράψτε δεδομένα |
| wstrb | Παραγωγή | [AXI_DATA_WIDTH – 8:0] | Γράψτε στροβοσκοπικά. Αυτό το σήμα υποδεικνύει ποιες λωρίδες byte να ενημερώσετε στη μνήμη. Υπάρχει ένα στροβοσκόπιο εγγραφής για κάθε οκτώ bit του διαύλου δεδομένων εγγραφής. |
| wlast | Παραγωγή | — | Γράψε τελευταίο. Τελευταία μεταφορά σε μια έκρηξη εγγραφής. |
| άκυρη | Παραγωγή | — | Γράψτε έγκυρο. Διατίθενται έγκυρα δεδομένα εγγραφής και στροβοσκοπικά. 1 = εγγραφή δεδομένων και διαθέσιμα στροβοσκοπικά
0 = εγγραφή δεδομένων και στροβοσκοπικά μη διαθέσιμα |
| wready | Εισαγωγή | — | Γράψε έτοιμο. Ο στόχος μπορεί να δεχτεί τα δεδομένα εγγραφής. 1 = έτοιμος στόχος
0 = ο στόχος δεν είναι έτοιμος |
| Γράψτε κανάλι απόκρισης | |||
| προσφορά | Εισαγωγή | [AXI_ID_WIDTH – 1:0] | Αναγνωριστικό απόκρισης. Η ταυτοποίηση tag της γραπτής απάντησης. Η τιμή προσφοράς πρέπει να ταιριάζει με την τιμή awid της συναλλαγής εγγραφής στην οποία ανταποκρίνεται ο στόχος. |
| bresp | Εισαγωγή | [1:0] | Γράψτε απάντηση. Κατάσταση της συναλλαγής εγγραφής. Οι επιτρεπόμενες αποκρίσεις είναι OK, EXOKAY, SLVERR και DECERR. |
| bvalid | Εισαγωγή | — | Γράψτε την απάντηση έγκυρη. Διατίθεται έγκυρη απάντηση εγγραφής. 1 = εγγραφή διαθέσιμη απάντηση
0 = η απάντηση εγγραφής δεν είναι διαθέσιμη |
| ψωμί | Παραγωγή | — | Έτοιμη η απάντηση. Ο εκκινητής μπορεί να αποδεχτεί τις πληροφορίες απόκρισης.
1 = έτοιμος εκκινητής 0 = ο εκκινητής δεν είναι έτοιμος |
Διαγράμματα χρονισμού (Κάντε μια ερώτηση)
Αυτή η ενότητα εξετάζει τα διαγράμματα χρονισμού DDR_AXI4_Arbiter. Τα παρακάτω σχήματα δείχνουν τη σύνδεση των εισόδων αιτήματος ανάγνωσης και εγγραφής, τη διεύθυνση μνήμης έναρξης, τις εισόδους εγγραφής από τον εξωτερικό εκκινητή, την επιβεβαίωση ανάγνωσης ή εγγραφής και τις εισόδους ολοκλήρωσης ανάγνωσης ή εγγραφής που δίνονται από τον διαιτητή.
Εικόνα 3-1. Διάγραμμα χρονισμού για σήματα που χρησιμοποιούνται στη γραφή/ανάγνωση μέσω της διεπαφής AXI4
Testbench (Κάντε μια ερώτηση)
Ένας ενοποιημένος πάγκος δοκιμών χρησιμοποιείται για την επαλήθευση και τη δοκιμή του DDR_AXI4_Arbiter που ονομάζεται πάγκος δοκιμών χρήστη. Το Testbench παρέχεται για τον έλεγχο της λειτουργικότητας της IP DDR_AXI4_Arbiter. Αυτός ο πάγκος δοκιμών λειτουργεί μόνο για δύο κανάλια ανάγνωσης και δύο κανάλια εγγραφής με διαμόρφωση διασύνδεσης διαύλου.
Προσομοίωση (Κάντε μια ερώτηση)
Τα ακόλουθα βήματα περιγράφουν τον τρόπο προσομοίωσης του πυρήνα χρησιμοποιώντας τον πάγκο δοκιμών:
- Ανοίξτε την καρτέλα Libero® SoC Catalog, αναπτύξτε το Solutions-Video, κάντε διπλό κλικ στο DDR_AXI4_Arbiter και, στη συνέχεια, κάντε κλικ στο OK. Η τεκμηρίωση που σχετίζεται με την IP παρατίθεται στην ενότητα Documentation (Τεκμηρίωση). Σημαντικό: Εάν δεν βλέπετε την καρτέλα Catalog (Κατάλογος), μεταβείτε στην επιλογή View > Μενού των Windows και κάντε κλικ στον Κατάλογο για να το κάνετε ορατό.
Εικόνα 4-1. DDR_AXI4_Arbiter IP Core στον κατάλογο Libero SoC
Εμφανίζεται το παράθυρο Create component όπως φαίνεται παρακάτω. Κάντε κλικ στο OK. Βεβαιωθείτε ότι το όνομα είναι DDR_AXI4_ARBITER_PF_C0.
Εικόνα 4-2. Δημιουργία στοιχείου
Διαμορφώστε την IP για 2 κανάλια ανάγνωσης, 2 κανάλια εγγραφής και επιλέξτε Διασύνδεση διαύλου όπως φαίνεται στην παρακάτω εικόνα και κάντε κλικ στο OK για να δημιουργήσετε την IP.
Εικόνα 4-3. Διαμόρφωση
Στην καρτέλα Stimulus Hierarchy, επιλέξτε τον πάγκο δοκιμών (DDR_AXI4_ARBITER_PF_tb.v), κάντε δεξί κλικ και, στη συνέχεια, κάντε κλικ στην επιλογή Προσομοίωση σχεδίασης Pre-Synth > Άνοιγμα Διαδραστικά.
Σπουδαίος: Εάν δεν βλέπετε την καρτέλα Ιεραρχία ερεθίσματος, μεταβείτε σε View > μενού Windows και κάντε κλικ στην Ιεραρχία ερεθίσματος για να το κάνετε ορατό.
Εικόνα 4-4. Προσομοίωση σχεδίασης προ-σύνθεσης
Το ModelSim ανοίγει με τον πάγκο δοκιμών file, όπως φαίνεται στο παρακάτω σχήμα.
Εικόνα 4-5. Παράθυρο προσομοίωσης ModelSim
Σπουδαίος: Εάν η προσομοίωση διακοπεί λόγω του ορίου χρόνου εκτέλεσης που καθορίζεται στο .do file, χρησιμοποιήστε την εντολή run -all για να ολοκληρώσετε την προσομοίωση.
Ιστορικό αναθεωρήσεων (Κάντε μια ερώτηση)
Το ιστορικό αναθεωρήσεων περιγράφει τις αλλαγές που εφαρμόστηκαν στο έγγραφο. Οι αλλαγές παρατίθενται με αναθεώρηση, ξεκινώντας από την πιο πρόσφατη δημοσίευση.
Πίνακας 5-1. Ιστορικό αναθεώρησης
| Αναθεώρηση | Ημερομηνία | Περιγραφή |
| A | 04/2023 | Ακολουθεί η λίστα των αλλαγών στην αναθεώρηση Α του εγγράφου:
• Έγινε μετεγκατάσταση του εγγράφου στο πρότυπο Microchip. • Ενημερώθηκε ο αριθμός εγγράφου σε DS00004976A από 50200950. • Προστέθηκε 4. Πάγκος δοκιμών. |
| 2.0 | — | Ακολουθεί η λίστα των αλλαγών στην αναθεώρηση 2.0 του εγγράφου:
• Προστέθηκε Εικόνα 1-2. • Προστέθηκε Πίνακας 2-2. • Ενημερώθηκαν τα ονόματα ορισμένων ονομάτων σημάτων εισόδου και εξόδου Πίνακας 2-2. |
| 1.0 | — | Αρχική Έκδοση. |
Υποστήριξη FPGA μικροτσίπ (Κάντε μια ερώτηση)
Η ομάδα προϊόντων Microchip FPGA υποστηρίζει τα προϊόντα της με διάφορες υπηρεσίες υποστήριξης, όπως Εξυπηρέτηση Πελατών, Κέντρο τεχνικής υποστήριξης πελατών, webιστοσελίδα και γραφεία πωλήσεων σε όλο τον κόσμο. Προτείνεται στους πελάτες να επισκεφτούν τους διαδικτυακούς πόρους του Microchip πριν επικοινωνήσουν με την υποστήριξη, καθώς είναι πολύ πιθανό τα ερωτήματά τους να έχουν ήδη απαντηθεί. Επικοινωνήστε με το Κέντρο Τεχνικής Υποστήριξης μέσω του webτοποθεσία στη διεύθυνση www.microchip.com/support. Αναφέρετε τον αριθμό ανταλλακτικού συσκευής FPGA, επιλέξτε την κατάλληλη κατηγορία περίπτωσης και μεταφορτώστε το σχέδιο files κατά τη δημιουργία θήκης τεχνικής υποστήριξης. Επικοινωνήστε με την Εξυπηρέτηση Πελατών για μη τεχνική υποστήριξη προϊόντων, όπως τιμολόγηση προϊόντων, αναβαθμίσεις προϊόντων, ενημερωμένες πληροφορίες, κατάσταση παραγγελίας και εξουσιοδότηση.
- Από τη Βόρεια Αμερική, καλέστε το 800.262.1060
- Από τον υπόλοιπο κόσμο, καλέστε στο 650.318.4460
- Φαξ, από οπουδήποτε στον κόσμο, 650.318.8044
Πληροφορίες μικροτσίπ (Κάντε μια ερώτηση)
Το μικροτσίπ Webιστότοπος (Κάντε μια ερώτηση)
Το Microchip παρέχει ηλεκτρονική υποστήριξη μέσω της εταιρείας μας webτοποθεσία στο www.microchip.com/. Αυτό webο ιστότοπος χρησιμοποιείται για τη δημιουργία files και πληροφορίες εύκολα διαθέσιμες στους πελάτες. Μερικό από το διαθέσιμο περιεχόμενο περιλαμβάνει:
- Υποστήριξη προϊόντων - Φύλλα δεδομένων και σφάλματα, σημειώσεις εφαρμογής και sampτα προγράμματα, οι πόροι σχεδιασμού, οι οδηγοί χρήστη και τα έγγραφα υποστήριξης υλικού, οι πιο πρόσφατες εκδόσεις λογισμικού και το αρχειοθετημένο λογισμικό
- Γενική Τεχνική Υποστήριξη – Συχνές Ερωτήσεις (Συχνές Ερωτήσεις), αιτήματα τεχνικής υποστήριξης, διαδικτυακές ομάδες συζήτησης, λίστα μελών προγράμματος συνεργατών σχεδιασμού Microchip
- Business of Microchip - Οδηγοί επιλογής προϊόντων και παραγγελιών, τελευταία δελτία τύπου Microchip, λίστα σεμιναρίων και εκδηλώσεων, καταχωρίσεις γραφείων πωλήσεων Microchip, διανομέων και αντιπροσώπων εργοστασίων
Υπηρεσία ειδοποίησης αλλαγής προϊόντος (Κάντε μια ερώτηση)
Η υπηρεσία ειδοποίησης αλλαγής προϊόντος της Microchip βοηθά τους πελάτες να ενημερώνονται για τα προϊόντα Microchip. Οι συνδρομητές θα λαμβάνουν ειδοποιήσεις μέσω email κάθε φορά που υπάρχουν αλλαγές, ενημερώσεις, αναθεωρήσεις ή σφάλματα που σχετίζονται με μια συγκεκριμένη οικογένεια προϊόντων ή ένα εργαλείο ανάπτυξης που ενδιαφέρει. Για να εγγραφείτε, μεταβείτε στο www.microchip.com/pcn και ακολουθήστε τις οδηγίες εγγραφής.
Υποστήριξη πελατών (Κάντε μια ερώτηση)
Οι χρήστες προϊόντων Microchip μπορούν να λάβουν βοήθεια μέσω πολλών καναλιών:
- Διανομέας ή Αντιπρόσωπος
- Τοπικό Γραφείο Πωλήσεων
- Μηχανικός Ενσωματωμένων Λύσεων (ESE)
- Τεχνική Υποστήριξη
Οι πελάτες θα πρέπει να επικοινωνήσουν με τον διανομέα, τον αντιπρόσωπό τους ή την ESE για υποστήριξη. Τα τοπικά γραφεία πωλήσεων είναι επίσης διαθέσιμα για να βοηθήσουν τους πελάτες. Σε αυτό το έγγραφο περιλαμβάνεται κατάλογος γραφείων πωλήσεων και τοποθεσιών. Διατίθεται τεχνική υποστήριξη μέσω του website στη διεύθυνση: www.microchip.com/support.
Το Microchip Devises Code Protection Feature (Κάντε μια ερώτηση)
Σημειώστε τις ακόλουθες λεπτομέρειες της δυνατότητας προστασίας κωδικών σε προϊόντα Microchip:
- Τα προϊόντα μικροτσίπ πληρούν τις προδιαγραφές που περιέχονται στο συγκεκριμένο φύλλο δεδομένων μικροτσίπ τους.
- Η Microchip πιστεύει ότι η οικογένεια προϊόντων της είναι ασφαλής όταν χρησιμοποιείται με τον προβλεπόμενο τρόπο, εντός των προδιαγραφών λειτουργίας και υπό κανονικές συνθήκες.
- Το Microchip εκτιμά και προστατεύει επιθετικά τα δικαιώματα πνευματικής ιδιοκτησίας του. Οι προσπάθειες παραβίασης των χαρακτηριστικών προστασίας κωδικών του προϊόντος Microchip απαγορεύονται αυστηρά και ενδέχεται να παραβιάζουν τον Νόμο για τα πνευματικά δικαιώματα της DigitalMillennium.
- Ούτε το Microchip ούτε οποιοσδήποτε άλλος κατασκευαστής ημιαγωγών μπορεί να εγγυηθεί την ασφάλεια του κώδικά του. Η προστασία κωδικού δεν σημαίνει ότι εγγυόμαστε ότι το προϊόν είναι «άθραυστο». Η προστασία κωδικών εξελίσσεται συνεχώς. Η Microchip δεσμεύεται να βελτιώνει συνεχώς τα χαρακτηριστικά προστασίας κωδικών των προϊόντων μας.
Νομική ειδοποίηση (Κάντε μια ερώτηση)
Αυτή η δημοσίευση και οι πληροφορίες στο παρόν μπορούν να χρησιμοποιηθούν μόνο με προϊόντα Microchip, συμπεριλαμβανομένου του σχεδιασμού, της δοκιμής και της ενσωμάτωσης προϊόντων Microchip στην εφαρμογή σας. Η χρήση αυτών των πληροφοριών με οποιονδήποτε άλλο τρόπο παραβιάζει αυτούς τους όρους. Οι πληροφορίες σχετικά με τις εφαρμογές συσκευών παρέχονται μόνο για τη δική σας διευκόλυνση και ενδέχεται να αντικατασταθούν από ενημερώσεις. Είναι δική σας ευθύνη να διασφαλίσετε ότι η αίτησή σας πληροί τις προδιαγραφές σας. Επικοινωνήστε με το τοπικό γραφείο πωλήσεων Microchip για πρόσθετη υποστήριξη ή λάβετε πρόσθετη υποστήριξη στο www.microchip.com/en-us/support/design-help/ πελάτη-υποστήριξη-υπηρεσίες. ΑΥΤΕΣ ΟΙ ΠΛΗΡΟΦΟΡΙΕΣ ΠΑΡΕΧΟΝΤΑΙ ΑΠΟ ΤΟ MICROCHIP «AS IS». Ο ΜΙΚΡΟΤΣΙΠ ΔΕΝ ΠΑΡΕΧΕΙ ΚΑΜΙΑ ΔΗΛΩΣΗ Ή ΕΓΓΥΗΣΗ ΕΙΤΕ ΡΗΤΗ Ή ΣΙΩΠΗΡΗ, ΓΡΑΠΤΗ Ή ΠΡΟΦΟΡΙΚΗ, ΝΟΜΙΚΕΣ Ή ΑΛΛΙΩΣ, ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΠΛΗΡΟΦΟΡΙΕΣ ΠΟΥ ΣΥΜΠΕΡΙΛΑΜΒΑΝΟΝΤΑΙ ΠΕΡΙΣΣΟΤΕΡΑ ΠΕΡΙΟΡΙΣΜΕΝΕΣ ΔΥΝΑΤΟΤΗΤΑ ΚΑΙ ΚΑΤΑΛΛΗΛΟΤΗΤΑ ΓΙΑ ΣΥΓΚΕΚΡΙΜΕΝΟ ΣΚΟΠΟ Ή ΕΓΓΥΗΣΕΙΣ ΣΧΕΤΙΚΑ ΜΕ ΤΗΝ ΚΑΤΑΣΤΑΣΗ, ΤΗΝ ΠΟΙΟΤΗΤΑ Ή ΤΗΝ ΑΠΟΔΟΣΗ ΤΟΥ. ΣΕ ΚΑΜΙΑ ΠΕΡΙΠΤΩΣΗ ΔΕΝ ΘΑ ΕΙΝΑΙ ΥΠΕΥΘΥΝΗ ΓΙΑ ΟΠΟΙΑΔΗΠΟΤΕ ΕΜΜΕΣΗ, ΕΙΔΙΚΗ, ΤΙΜΩΡΙΚΗ, ΣΥΜΠΤΩΜΑΤΙΚΗ Ή ΣΥΝΕΠΕΙΡΗ ΑΠΩΛΕΙΑ, ΖΗΜΙΑ, ΚΟΣΤΟΣ Ή ΔΑΠΑΝΗ ΟΠΟΙΟΥΔΗΠΟΤΕ ΕΙΔΟΥΣ ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΕΜΠΕΣ, ΣΥΜΒΟΥΛΕΥΤΗΚΕ ΤΟ ROCHIP Η ΠΙΘΑΝΟΤΗΤΑ Ή ΟΙ ΖΗΜΙΕΣ ΕΙΝΑΙ ΠΡΟΒΛΕΨΙΜΕΣ; ΣΤΟΝ ΠΛΗΡΗ ΒΑΘΜΟ ΠΟΥ ΕΠΙΤΡΕΠΕΤΑΙ ΑΠΟ ΤΟ ΝΟΜΟ, Η ΣΥΝΟΛΙΚΗ ΕΥΘΥΝΗ ΤΗΣ ΜΙΚΡΟΤΣΙΠ ΓΙΑ ΟΛΕΣ ΤΙΣ ΑΞΙΩΣΕΙΣ ΜΕ ΟΠΟΙΟΝΔΗΠΟΤΕ ΤΡΟΠΟ ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΠΛΗΡΟΦΟΡΙΕΣ Ή ΜΕ ΤΗ ΧΡΗΣΗ ΤΟΥ ΔΕΝ ΘΑ ΥΠΕΡΒΑΙΝΕΙ ΤΟΝ ΑΡΙΘΜΟ ΤΩΝ ΤΕΛΩΝ, ΕΑΝ ΥΠΑΡΧΕΙ, ΑΥΤΟ ΠΛΗΡΟΦΟΡΙΕΣ ΕΣΥ. Η χρήση των συσκευών Microchip σε εφαρμογές υποστήριξης ζωής ή/και ασφάλειας είναι εξ ολοκλήρου με κίνδυνο του αγοραστή και ο αγοραστής συμφωνεί να υπερασπιστεί, να αποζημιώσει και να διατηρήσει το αβλαβές Microchip από οποιαδήποτε ζημιά, αξιώσεις, κοστούμια ή έξοδα που προκύπτουν από αυτή τη χρήση. Καμία άδεια δεν μεταβιβάζεται, σιωπηρά ή με άλλο τρόπο, βάσει οποιωνδήποτε δικαιωμάτων πνευματικής ιδιοκτησίας Microchip, εκτός εάν αναφέρεται διαφορετικά.
Εμπορικά σήματα (Κάντε μια ερώτηση)
Το όνομα και το λογότυπο Microchip, το λογότυπο Microchip, οι Adaptec, AVR, το λογότυπο AVR, οι AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, το λογότυπο Microsemi, MOST, το λογότυπο MOST, οι MPLAB, OptoLyzer, PIC, picoPower, PICSTART, το λογότυπο PIC32, οι PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, το λογότυπο SST, οι SuperFlash, Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron και XMEGA είναι σήματα κατατεθέντα της Microchip Technology Incorporated στις ΗΠΑ και σε άλλες χώρες. Τα AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, λογότυπο ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime και ZL είναι σήματα κατατεθέντα της Microchip Technology Incorporated στις ΗΠΑ. Τα Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Ευφυής Παράλληλη Σύνδεση, IntelliMOS, Συνδεσιμότητα μεταξύ Τσιπ, JitterBlocker, Κουμπί στην Οθόνη, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Παντογνώστης Κώδικας Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ritap, REAL Blocker, , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, VectorB, USBloCheckeck VeriPHY, ViewΤα Span, WiperLock, XpressConnect και ZENA είναι εμπορικά σήματα της Microchip Technology Incorporated στις ΗΠΑ και σε άλλες χώρες. Το SQTP είναι σήμα υπηρεσίας της Microchip Technology Incorporated στις ΗΠΑ. Το λογότυπο Adaptec, το Frequency on Demand, το Silicon Storage Technology και το Symmcom είναι σήματα κατατεθέντα της Microchip Technology Inc. σε άλλες χώρες. Το GestIC είναι σήμα κατατεθέν της Microchip Technology Germany II GmbH & Co. KG, θυγατρικής της Microchip Technology Inc., σε άλλες χώρες. Όλα τα άλλα εμπορικά σήματα που αναφέρονται στο παρόν αποτελούν ιδιοκτησία των αντίστοιχων εταιρειών τους. © 2023, Microchip Technology Incorporated και οι θυγατρικές της. Με επιφύλαξη παντός δικαιώματος.
ISBN: 978-1-6683-2302-1 Σύστημα Διαχείρισης Ποιότητας (Κάντε μια ερώτηση) Για πληροφορίες σχετικά με τα Συστήματα Διαχείρισης Ποιότητας της Microchip, επισκεφθείτε www.microchip.com/quality.
Πωλήσεις και εξυπηρέτηση σε όλο τον κόσμο
| ΑΜΕΡΙΚΗ | ΑΣΙΑΣ/Ειρηνικού | ΑΣΙΑΣ/Ειρηνικού | ΕΥΡΩΠΗ |
| Εταιρικός Γραφείο
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Τηλ: 480-792-7200 Φαξ: 480-792-7277 Τεχνική Υποστήριξη: www.microchip.com/support Web Διεύθυνση: www.microchip.com Ατλάντα Duluth, GA Τηλ: 678-957-9614 Φαξ: 678-957-1455 Όστιν, Τέξας Τηλ: 512-257-3370 Βοστώνη Westborough, MA Τηλ: 774-760-0087 Φαξ: 774-760-0088 Σικάγο Itasca, IL Τηλ: 630-285-0071 Φαξ: 630-285-0075 Ντάλας Addison, Τέξας Τηλ: 972-818-7423 Φαξ: 972-818-2924 Ντιτρόιτ Novi, MI Τηλ: 248-848-4000 Χιούστον, Τέξας Τηλ: 281-894-5983 Ινδιανάπολη Noblesville, IN Τηλ: 317-773-8323 Φαξ: 317-773-5453 Τηλ: 317-536-2380 Λος Άντζελες Mission Viejo, CA Τηλ: 949-462-9523 Φαξ: 949-462-9608 Τηλ: 951-273-7800 Raleigh, NC Τηλ: 919-844-7510 Νέα Υόρκη, Νέα Υόρκη Τηλ: 631-435-6000 Σαν Χοσέ, Καλιφόρνια Τηλ: 408-735-9110 Τηλ: 408-436-4270 Καναδάς – Τορόντο Τηλ: 905-695-1980 Φαξ: 905-695-2078 |
Αυστραλία – Σίδνεϊ
Τηλ: 61-2-9868-6733 Κίνα – Πεκίνο Τηλ: 86-10-8569-7000 Κίνα – Τσενγκντού Τηλ: 86-28-8665-5511 Κίνα – Τσονγκκίνγκ Τηλ: 86-23-8980-9588 Κίνα – Ντονγκουάν Τηλ: 86-769-8702-9880 Κίνα – Γκουανγκζού Τηλ: 86-20-8755-8029 Κίνα – Χανγκζού Τηλ: 86-571-8792-8115 Κίνα – ΕΔΠ Χονγκ Κονγκ Τηλ: 852-2943-5100 Κίνα – Ναντζίνγκ Τηλ: 86-25-8473-2460 Κίνα – Κινγκντάο Τηλ: 86-532-8502-7355 Κίνα – Σαγκάη Τηλ: 86-21-3326-8000 Κίνα – Σενγιάνγκ Τηλ: 86-24-2334-2829 Κίνα – Σενζέν Τηλ: 86-755-8864-2200 Κίνα – Σούτζου Τηλ: 86-186-6233-1526 Κίνα – Γουχάν Τηλ: 86-27-5980-5300 Κίνα – Xian Τηλ: 86-29-8833-7252 Κίνα – Ξιαμέν Τηλ: 86-592-2388138 Κίνα – Ζουχάι Τηλ: 86-756-3210040 |
Ινδία – Μπανγκαλόρ
Τηλ: 91-80-3090-4444 Ινδία – Νέο Δελχί Τηλ: 91-11-4160-8631 Ινδία - Πούνε Τηλ: 91-20-4121-0141 Ιαπωνία – Οσάκα Τηλ: 81-6-6152-7160 Ιαπωνία – Τόκιο Τηλ: 81-3-6880- 3770 Κορέα – Daegu Τηλ: 82-53-744-4301 Κορέα – Σεούλ Τηλ: 82-2-554-7200 Μαλαισία - Κουάλα Λουμπούρ Τηλ: 60-3-7651-7906 Μαλαισία – Πενάνγκ Τηλ: 60-4-227-8870 Φιλιππίνες – Μανίλα Τηλ: 63-2-634-9065 Σιγκαπούρη Τηλ: 65-6334-8870 Ταϊβάν – Χσιν Τσου Τηλ: 886-3-577-8366 Ταϊβάν – Καοσιούνγκ Τηλ: 886-7-213-7830 Ταϊβάν – Ταϊπέι Τηλ: 886-2-2508-8600 Ταϊλάνδη – Μπανγκόκ Τηλ: 66-2-694-1351 Βιετνάμ – Χο Τσι Μινχ Τηλ: 84-28-5448-2100 |
Αυστρία – Γουέλς
Τηλ: 43-7242-2244-39 Φαξ: 43-7242-2244-393 Δανία – Κοπεγχάγη Τηλ: 45-4485-5910 Φαξ: 45-4485-2829 Φινλανδία – Espoo Τηλ: 358-9-4520-820 Γαλλία – Παρίσι Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Γερμανία – Garching Τηλ: 49-8931-9700 Γερμανία – Χάαν Τηλ: 49-2129-3766400 Γερμανία – Χάιλμπρον Τηλ: 49-7131-72400 Γερμανία – Καρλσρούη Τηλ: 49-721-625370 Γερμανία – Μόναχο Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Γερμανία – Ρόζενχαϊμ Τηλ: 49-8031-354-560 Ισραήλ – Ra'anana Τηλ: 972-9-744-7705 Ιταλία – Μιλάνο Τηλ: 39-0331-742611 Φαξ: 39-0331-466781 Ιταλία – Πάδοβα Τηλ: 39-049-7625286 Ολλανδία – Drunen Τηλ: 31-416-690399 Φαξ: 31-416-690340 Νορβηγία – Τρόντχαϊμ Τηλ: 47-72884388 Πολωνία – Βαρσοβία Τηλ: 48-22-3325737 Ρουμανία – Βουκουρέστι Tel: 40-21-407-87-50 Ισπανία - Μαδρίτη Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Σουηδία – Γκέτεμπεργκ Tel: 46-31-704-60-40 Σουηδία – Στοκχόλμη Τηλ: 46-8-5090-4654 Ηνωμένο Βασίλειο – Wokingham Τηλ: 44-118-921-5800 Φαξ: 44-118-921-5820 |
© 2023 Microchip Technology Inc. και οι θυγατρικές της
Έγγραφα / Πόροι
 |
MICROCHIP DDR AXI4 Arbiter [pdf] Οδηγός χρήστη DDR AXI4 Arbiter, DDR AXI4, Arbiter |
