MICROCHIP DDR AXI4 Árbitro
Introdução: O padrão do protocolo AXI4-Stream usa a terminologia Mestre e Escravo. A terminologia de Microchip equivalente usada neste documento é Iniciador e Alvo, respectivamente.
Resumo: A tabela a seguir fornece um resumo das características do DDR AXI4 Arbiter.
| Característica | Valor |
|---|---|
| Versão principal | Árbitro DDR AXI4 v2.2 |
| Famílias de dispositivos suportados | – |
| Licenciamento de fluxo de ferramentas com suporte | – |
Características: O DDR AXI4 Arbiter possui os seguintes recursos principais:
- O núcleo IP deve ser instalado no Catálogo IP do software Libero SoC.
- O núcleo é configurado, gerado e instanciado na ferramenta SmartDesign para inclusão na lista de projetos Libero.
Utilização e desempenho do dispositivo:
| Detalhes do dispositivo | Família | Dispositivo | Recursos | Desempenho (MHz) |
|---|---|---|---|---|
| LUTs DFF RAMs LSRAM SRAM Blocos matemáticos Chip Globals | Polar Fire | MPF300T-1 | 5411 4202 | 266 |
Descrição funcional
Descrição funcional: Esta seção descreve os detalhes de implementação do DDR_AXI4_Arbiter. A figura a seguir mostra o diagrama de pinagem de nível superior do DDR AXI4 Arbiter.
DDR_AXI4_Arbiter Parâmetros e Sinais de Interface
Definições de configuração:
As definições de configuração para DDR_AXI4_Arbiter não são especificadas neste documento.
Sinais de entrada e saída:
Os sinais de entrada e saída para DDR_AXI4_Arbiter não são especificados neste documento.
Diagramas de tempo
Os diagramas de tempo para DDR_AXI4_Arbiter não são especificados neste documento.
Bancada
Simulação:
Os detalhes da simulação para DDR_AXI4_Arbiter não são especificados neste documento.
Histórico de revisão
O histórico de revisão para DDR_AXI4_Arbiter não é especificado neste documento.
Suporte a microchips FPGA
As informações de suporte do Microchip FPGA para DDR_AXI4_Arbiter não são especificadas neste documento.
Instruções de uso do produto
- Instale o DDR AXI4 Arbiter v2.2 no Catálogo IP do software Libero SoC.
- Configurar, gerar e instanciar o núcleo dentro da ferramenta SmartDesign para inclusão na lista de projetos Libero.
Introdução (Faça uma pergunta)
As memórias são parte integrante de qualquer aplicativo gráfico e de vídeo típico. Eles são usados para armazenar em buffer quadros inteiros de vídeo quando a memória local do FPGA é insuficiente para manter todo o quadro. Quando houver várias leituras e gravações de quadros de vídeo no DDR, será necessário um árbitro para arbitrar entre várias solicitações. O DDR AXI4 Arbiter IP fornece 8 canais de gravação para gravar buffers de quadro na memória DDR externa e 8 canais de leitura para ler quadros da memória externa. A arbitragem é baseada no primeiro a chegar, primeiro a ser servido. Se duas solicitações ocorrerem simultaneamente, o canal com o número de canal mais baixo terá prioridade. O árbitro se conecta ao IP do controlador DDR por meio da interface AXI4. O DDR AXI4 Arbiter fornece uma interface AXI4 Initiator para os controladores on-chip DDR. O árbitro suporta até oito canais de gravação e oito canais de leitura. O bloco arbitra entre oito canais de leitura para fornecer acesso ao canal de leitura AXI por ordem de chegada. O bloco arbitra entre oito canais de gravação para fornecer acesso ao canal de gravação AXI por ordem de chegada. Todos os oito canais de leitura e gravação têm prioridade igual. A interface AXI4 Initiator do Arbiter IP pode ser configurada para várias larguras de dados, variando de 64 bits a 512 bits.
Importante: O padrão de protocolo AXI4-Stream usa a terminologia “Master” e “Slave”. A terminologia de Microchip equivalente usada neste documento é Iniciador e Alvo, respectivamente.
Resumo (Faça uma pergunta)
A tabela a seguir fornece um resumo das características do DDR AXI4 Arbiter.
Tabela 1. Características do árbitro DDR AXI4
Este documento se aplica ao DDR AXI4 Arbiter v2.2.
- SoC PolarFire®
- Polar Fire
- RTG4™
- IGLU® 2
- SmartFusion® 2
Requer Libero® SoC v12.3 ou versões posteriores. O IP pode ser usado no modo RTL sem nenhuma licença. Para obter mais informações, consulte DDR_AXI4_Arbiter.
Características (Faça uma pergunta)
O DDR AXI4 Arbiter possui os seguintes recursos principais:
- Oito canais de gravação
- Oito canais de leitura
- Interface AXI4 para controlador DDR
- Largura AXI4 configurável: 64, 128, 256 e 512 bits
- Largura do endereço configurável: 32 a 64 bits
Implementação do IP Core no Libero® Design Suite (Faça uma pergunta)
O núcleo IP deve ser instalado no Catálogo IP do software Libero SoC. Isso é instalado automaticamente através da função de atualização do Catálogo IP no software Libero SoC, ou o núcleo IP é baixado manualmente do catálogo. Depois que o núcleo IP é instalado no Catálogo de IP do software Libero SoC, o núcleo é configurado, gerado e instanciado na ferramenta SmartDesign para inclusão na lista de projetos Libero.
Utilização e desempenho do dispositivo (faça uma pergunta)
A tabela a seguir lista a utilização do dispositivo usado para DDR_AXI4_Arbiter.
Tabela 2. DDR_AXI4_Arbiter Utilização
| Dispositivo Detalhes | Recursos | Desempenho (MHz) | RAMs | Blocos matemáticos | Lasca Globais | |||
| Família | Dispositivo | LUTs | DFF | LSRAM | µSRAM | |||
| PolarFire® SoC | MPFS250T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| Polar Fire | MPF300T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| SmartFusion® 2 | M2S150-1 | 5546 | 4309 | 192 | 15 | 1 | 0 | 0 |
Importante:
- Os dados na tabela anterior são capturados usando configurações típicas de síntese e layout. O IP é configurado para oito canais de gravação, oito canais de leitura, largura de endereço de 32 bits e largura de dados de configuração de 512 bits.
- O clock é limitado a 200 MHz durante a execução da análise de tempo para atingir os números de desempenho.
Descrição Funcional (Faça uma Pergunta)
Esta seção descreve os detalhes de implementação do DDR_AXI4_Arbiter. A figura a seguir mostra o diagrama de pinagem de nível superior do DDR AXI4 Arbiter. Figura 1-1. Diagrama de bloco pin-out de nível superior para interface de árbitro nativo
A figura a seguir mostra o diagrama de blocos no nível do sistema do DDR_AXI4_Arbiter no modo de interface de barramento. Figura 1-2. Diagrama de blocos de nível de sistema de DDR_AXI4_Arbiter
Uma transação de leitura é acionada ao definir o sinal de entrada r(x)_req_i alto em um canal de leitura específico. O árbitro responde por reconhecimento quando está pronto para atender a solicitação de leitura. Então éampgrava o endereço AXI inicial e lê o tamanho do burst que é inserido do iniciador externo. O canal processa as entradas e gera as transações AXI necessárias para ler os dados da memória DDR. A saída de dados de leitura do árbitro é comum a todos os canais de leitura. Durante a leitura de dados, os dados lidos válidos do canal correspondente ficam altos. O fim da transação de leitura é indicado por um sinal de leitura concluída quando todos os bytes solicitados são enviados. Semelhante a uma transação de leitura, uma transação de gravação é acionada definindo o sinal de entrada w(x)_req_i alto. Juntamente com o sinal de solicitação, o endereço de início da gravação e o comprimento da rajada devem ser fornecidos durante a solicitação. Quando o árbitro está disponível para atender a solicitação por escrito, ele responde enviando um sinal de reconhecimento no canal correspondente. Em seguida, o usuário deve fornecer os dados de gravação junto com o sinal de dados válidos no canal. O número de clocks em que o período máximo válido de dados deve corresponder ao comprimento da rajada. O árbitro conclui a operação de gravação e define o sinal de gravação concluída como alto, denotando a conclusão da transação de gravação.
Parâmetros DDR_AXI4_Arbiter e Sinais de Interface (Faça uma Pergunta)
Esta seção discute os parâmetros no configurador GUI DDR_AXI4_Arbiter e os sinais de E/S.
2.1 Definições de configuração (Faça uma pergunta)
A tabela a seguir lista a descrição dos parâmetros de configuração usados na implementação de hardware de DDR_AXI4_Arbiter. Estes são parâmetros genéricos e podem variar de acordo com o requisito da aplicação.
Tabela 2-1. Parâmetro de configuração
| Sinal Nome | Descrição |
| Largura do ID AXI | Define a largura do AXI ID. |
| Largura de Dados AXI | Define a largura de dados AXI. |
| Largura do Endereço AXI | Define a largura do endereço AXI |
| Número de canais lidos | Opções para selecionar o número necessário de canais de gravação no menu suspenso, variando de um canal a oito canais de gravação. |
| Número de canais de gravação | Opções para selecionar o número necessário de canais de leitura no menu suspenso, variando de um canal a oito canais de leitura. |
| SELEÇÃO_AXI4 | Opções para selecionar entre AXI4_MASTER e AXI4_MIRRORED_SLAVE. |
| Interface do Árbitro | Opção para selecionar a interface de barramento. |
Sinais de entrada e saída (faça uma pergunta)
A tabela a seguir lista as portas de entrada e saída da interface DDR AXI4 Arbiter for Bus.
Tabela 2-2. Portas de entrada e saída para interface de barramento do árbitro
| Sinal Nome | Direção | Largura | Descrição |
| redefinir_i | Entrada | — | Sinal de redefinição assíncrono baixo ativo para projetar |
| sistema_ckl_i | Entrada | — | Relógio do sistema |
| ddr_ctrl_pronto_i | Entrada | — | Recebe o sinal de entrada pronto do controlador DDR |
| ARVALID_I_0 | Entrada | — | Solicitação de leitura do canal de leitura 0 |
| TAMANHO_I_0 | Entrada | 8 bits | leia o tamanho do burst do canal de leitura 0 |
| ARADDR_I_0 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 0 |
| JÁ_O_0 | Saída | — | Reconhecimento do árbitro para ler a solicitação do canal de leitura 0 |
| RVALID_O_0 | Saída | — | Ler dados válidos do canal de leitura 0 |
| RDATA_O_0 | Saída | [AXI_DATA_WIDTH-1: 0] | Ler dados do canal de leitura 0 |
| RLAST_O_0 | Saída | — | Leia o sinal de final de quadro do canal de leitura 0 |
| BUSER_O_r0 | Saída | — | Conclusão da leitura para ler o canal 0 |
| ARVALID_I_1 | Entrada | — | Solicitação de leitura do canal de leitura 1 |
| TAMANHO_I_1 | Entrada | 8 bits | Leia o tamanho do burst do canal de leitura 1 |
| ARADDR_I_1 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 1 |
| JÁ_O_1 | Saída | — | Reconhecimento do árbitro para ler a solicitação do canal de leitura 1 |
| RVALID_O_1 | Saída | — | Ler dados válidos do canal de leitura 1 |
| RDATA_O_1 | Saída | [AXI_DATA_WIDTH-1: 0] | Ler dados do canal de leitura 1 |
| RLAST_O_1 | Saída | — | Leia o sinal de final de quadro do canal de leitura 1 |
| BUSER_O_r1 | Saída | — | Conclusão da leitura para ler o canal 1 |
| ARVALID_I_2 | Entrada | — | Solicitação de leitura do canal de leitura 2 |
| ………..contínuo | |||
| Sinal Nome | Direção | Largura | Descrição |
| TAMANHO_I_2 | Entrada | 8 bits | Leia o tamanho do burst do canal de leitura 2 |
| ARADDR_I_2 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 2 |
| JÁ_O_2 | Saída | — | Reconhecimento do árbitro para ler a solicitação do canal de leitura 2 |
| RVALID_O_2 | Saída | — | Ler dados válidos do canal de leitura 2 |
| RDATA_O_2 | Saída | [AXI_DATA_WIDTH-1: 0] | Ler dados do canal de leitura 2 |
| RLAST_O_2 | Saída | — | Leia o sinal de final de quadro do canal de leitura 2 |
| BUSER_O_r2 | Saída | — | Conclusão da leitura para ler o canal 2 |
| ARVALID_I_3 | Entrada | — | Solicitação de leitura do canal de leitura 3 |
| TAMANHO_I_3 | Entrada | 8 bits | Leia o tamanho do burst do canal de leitura 3 |
| ARADDR_I_3 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 3 |
| JÁ_O_3 | Saída | — | Reconhecimento do árbitro para ler a solicitação do canal de leitura 3 |
| RVALID_O_3 | Saída | — | Ler dados válidos do canal de leitura 3 |
| RDATA_O_3 | Saída | [AXI_DATA_WIDTH-1: 0] | Ler dados do canal de leitura 3 |
| RLAST_O_3 | Saída | — | Leia o sinal de final de quadro do canal de leitura 3 |
| BUSER_O_r3 | Saída | — | Conclusão da leitura para ler o canal 3 |
| ARVALID_I_4 | Entrada | — | Solicitação de leitura do canal de leitura 4 |
| TAMANHO_I_4 | Entrada | 8 bits | Leia o tamanho do burst do canal de leitura 4 |
| ARADDR_I_4 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 4 |
| JÁ_O_4 | Saída | — | Reconhecimento do árbitro para ler a solicitação do canal de leitura 4 |
| RVALID_O_4 | Saída | — | Ler dados válidos do canal de leitura 4 |
| RDATA_O_4 | Saída | [AXI_DATA_WIDTH-1: 0] | Ler dados do canal de leitura 4 |
| RLAST_O_4 | Saída | — | Leia o sinal de final de quadro do canal de leitura 4 |
| BUSER_O_r4 | Saída | — | Conclusão da leitura para ler o canal 4 |
| ARVALID_I_5 | Entrada | — | Solicitação de leitura do canal de leitura 5 |
| TAMANHO_I_5 | Entrada | 8 bits | Leia o tamanho do burst do canal de leitura 5 |
| ARADDR_I_5 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 5 |
| JÁ_O_5 | Saída | — | Reconhecimento do árbitro para ler a solicitação do canal de leitura 5 |
| RVALID_O_5 | Saída | — | Ler dados válidos do canal de leitura 5 |
| RDATA_O_5 | Saída | [AXI_DATA_WIDTH-1: 0] | Ler dados do canal de leitura 5 |
| RLAST_O_5 | Saída | — | Leia o sinal de final de quadro do canal de leitura 5 |
| BUSER_O_r5 | Saída | — | Conclusão da leitura para ler o canal 5 |
| ARVALID_I_6 | Entrada | — | Solicitação de leitura do canal de leitura 6 |
| TAMANHO_I_6 | Entrada | 8 bits | Leia o tamanho do burst do canal de leitura 6 |
| ARADDR_I_6 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 6 |
| JÁ_O_6 | Saída | — | Reconhecimento do árbitro para ler a solicitação do canal de leitura 6 |
| RVALID_O_6 | Saída | — | Ler dados válidos do canal de leitura 6 |
| RDATA_O_6 | Saída | [AXI_DATA_WIDTH-1: 0] | Ler dados do canal de leitura 6 |
| RLAST_O_6 | Saída | — | Leia o sinal de final de quadro do canal de leitura 6 |
| ………..contínuo | |||
| Sinal Nome | Direção | Largura | Descrição |
| BUSER_O_r6 | Saída | — | Conclusão da leitura para ler o canal 6 |
| ARVALID_I_7 | Entrada | — | Solicitação de leitura do canal de leitura 7 |
| TAMANHO_I_7 | Entrada | 8 bits | Leia o tamanho do burst do canal de leitura 7 |
| ARADDR_I_7 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 7 |
| JÁ_O_7 | Saída | — | Reconhecimento do árbitro para ler a solicitação do canal de leitura 7 |
| RVALID_O_7 | Saída | — | Ler dados válidos do canal de leitura 7 |
| RDATA_O_7 | Saída | [AXI_DATA_WIDTH-1: 0] | Ler dados do canal de leitura 7 |
| RLAST_O_7 | Saída | — | Leia o sinal de final de quadro do canal de leitura 7 |
| BUSER_O_r7 | Saída | — | Conclusão da leitura para ler o canal 7 |
| Tamanho AWS_I_0 | Entrada | 8 bits | Tamanho do burst de gravação para o canal de gravação 0 |
| WDATA_I_0 | Entrada | [LARGURA_DE_DADOS_DO_EIXO-1:0] | Entrada de dados de vídeo para gravar o canal 0 |
| WVALID_I_0 | Entrada | — | Gravar dados válidos para gravar o canal 0 |
| AWVALID_I_0 | Entrada | — | Solicitação de gravação do canal de gravação 0 |
| AWADDR_I_0 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 0 |
| AWREADY_O_0 | Saída | — | Reconhecimento do árbitro para escrever a solicitação do canal de gravação 0 |
| BUSER_O_0 | Saída | — | Conclusão da gravação para gravar o canal 0 |
| Tamanho AWS_I_1 | Entrada | 8 bits | Tamanho do burst de gravação para o canal de gravação 1 |
| WDATA_I_1 | Entrada | [LARGURA_DE_DADOS_DO_EIXO-1:0] | Entrada de dados de vídeo para gravar o canal 1 |
| WVALID_I_1 | Entrada | — | Gravar dados válidos para gravar o canal 1 |
| AWVALID_I_1 | Entrada | — | Solicitação de gravação do canal de gravação 1 |
| AWADDR_I_1 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 1 |
| AWREADY_O_1 | Saída | — | Reconhecimento do árbitro para escrever a solicitação do canal de gravação 1 |
| BUSER_O_1 | Saída | — | Conclusão da gravação para gravar o canal 1 |
| Tamanho AWS_I_2 | Entrada | 8 bits | Tamanho do burst de gravação para o canal de gravação 2 |
| WDATA_I_2 | Entrada | [LARGURA_DE_DADOS_DO_EIXO-1:0] | Entrada de dados de vídeo para gravar o canal 2 |
| WVALID_I_2 | Entrada | — | Gravar dados válidos para gravar o canal 2 |
| AWVALID_I_2 | Entrada | — | Solicitação de gravação do canal de gravação 2 |
| AWADDR_I_2 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 2 |
| AWREADY_O_2 | Saída | — | Reconhecimento do árbitro para escrever a solicitação do canal de gravação 2 |
| BUSER_O_2 | Saída | — | Conclusão da gravação para gravar o canal 2 |
| Tamanho AWS_I_3 | Entrada | 8 bits | Tamanho do burst de gravação para o canal de gravação 3 |
| WDATA_I_3 | Entrada | [LARGURA_DE_DADOS_DO_EIXO-1:0] | Entrada de dados de vídeo para gravar o canal 3 |
| WVALID_I_3 | Entrada | — | Gravar dados válidos para gravar o canal 3 |
| AWVALID_I_3 | Entrada | — | Solicitação de gravação do canal de gravação 3 |
| AWADDR_I_3 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 3 |
| AWREADY_O_3 | Saída | — | Reconhecimento do árbitro para escrever a solicitação do canal de gravação 3 |
| BUSER_O_3 | Saída | — | Conclusão da gravação para gravar o canal 3 |
| Tamanho AWS_I_4 | Entrada | 8 bits | Tamanho do burst de gravação para o canal de gravação 4 |
| ………..contínuo | |||
| Sinal Nome | Direção | Largura | Descrição |
| WDATA_I_4 | Entrada | [LARGURA_DE_DADOS_DO_EIXO-1:0] | Entrada de dados de vídeo para gravar o canal 4 |
| WVALID_I_4 | Entrada | — | Gravar dados válidos para gravar o canal 4 |
| AWVALID_I_4 | Entrada | — | Solicitação de gravação do canal de gravação 4 |
| AWADDR_I_4 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 4 |
| AWREADY_O_4 | Saída | — | Reconhecimento do árbitro para escrever a solicitação do canal de gravação 4 |
| BUSER_O_4 | Saída | — | Conclusão da gravação para gravar o canal 4 |
| Tamanho AWS_I_5 | Entrada | 8 bits | Tamanho do burst de gravação para o canal de gravação 5 |
| WDATA_I_5 | Entrada | [LARGURA_DE_DADOS_DO_EIXO-1:0] | Entrada de dados de vídeo para gravar o canal 5 |
| WVALID_I_5 | Entrada | — | Gravar dados válidos para gravar o canal 5 |
| AWVALID_I_5 | Entrada | — | Solicitação de gravação do canal de gravação 5 |
| AWADDR_I_5 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 5 |
| AWREADY_O_5 | Saída | — | Reconhecimento do árbitro para escrever a solicitação do canal de gravação 5 |
| BUSER_O_5 | Saída | — | Conclusão da gravação para gravar o canal 5 |
| Tamanho AWS_I_6 | Entrada | 8 bits | Tamanho do burst de gravação para o canal de gravação 6 |
| WDATA_I_6 | Entrada | [LARGURA_DE_DADOS_DO_EIXO-1:0] | Entrada de dados de vídeo para gravar o canal 6 |
| WVALID_I_6 | Entrada | — | Gravar dados válidos para gravar o canal 6 |
| AWVALID_I_6 | Entrada | — | Solicitação de gravação do canal de gravação 6 |
| AWADDR_I_6 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 6 |
| AWREADY_O_6 | Saída | — | Reconhecimento do árbitro para escrever a solicitação do canal de gravação 6 |
| BUSER_O_6 | Saída | — | Conclusão da gravação para gravar o canal 6 |
| Tamanho AWS_I_7 | Entrada | 8 bits | Tamanho do burst de gravação do canal de gravação 7 |
| WDATA_I_7 | Entrada | [LARGURA_DE_DADOS_DO_EIXO-1:0] | Entrada de dados de vídeo para gravar o canal 7 |
| WVALID_I_7 | Entrada | — | Gravar dados válidos para gravar o canal 7 |
| AWVALID_I_7 | Entrada | — | Escreva uma solicitação do canal de gravação 7 |
| AWADDR_I_7 | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 7 |
| AWREADY_O_7 | Saída | — | Reconhecimento do árbitro para escrever a solicitação do canal de gravação 7 |
| BUSER_O_7 | Saída | — | Conclusão da gravação para gravar o canal 7 |
A tabela a seguir lista as portas de entrada e saída do DDR AXI4 Arbiter para a interface nativa.
Tabela 2-3. Portas de entrada e saída para interface de árbitro nativo
| Sinal Nome | Direção | Largura | Descrição |
| redefinir_i | Entrada | — | Sinal de reset assíncrono ativo baixo para o projeto |
| sys_clk_i | Entrada | — | Relógio do sistema |
| ddr_ctrl_pronto_i | Entrada | — | Recebe o sinal de entrada pronto do controlador DDR |
| r0_req_i | Entrada | — | Solicitação de leitura do iniciador 0 |
| r0_burst_tamanho_i | Entrada | 8 bits | Leia o tamanho da rajada |
| r0_rstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 0 |
| r0_ack_o | Saída | — | Confirmação do árbitro para ler a solicitação do iniciador 0 |
| ………..contínuo | |||
| Sinal Nome | Direção | Largura | Descrição |
| r0_dados_validos_o | Saída | — | Ler dados válidos do canal de leitura 0 |
| r0_feito_o | Saída | — | Leia a conclusão para o iniciador 0 |
| r1_req_i | Entrada | — | Solicitação de leitura do iniciador 1 |
| r1_burst_tamanho_i | Entrada | 8 bits | Leia o tamanho da rajada |
| r1_rstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 1 |
| r1_ack_o | Saída | — | Confirmação do árbitro para ler a solicitação do iniciador 1 |
| r1_dados_validos_o | Saída | — | Ler dados válidos do canal de leitura 1 |
| r1_feito_o | Saída | — | Leia a conclusão para o iniciador 1 |
| r2_req_i | Entrada | — | Solicitação de leitura do iniciador 2 |
| r2_burst_tamanho_i | Entrada | 8 bits | Leia o tamanho da rajada |
| r2_rstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 2 |
| r2_ack_o | Saída | — | Confirmação do árbitro para ler a solicitação do iniciador 2 |
| r2_dados_validos_o | Saída | — | Ler dados válidos do canal de leitura 2 |
| r2_feito_o | Saída | — | Leia a conclusão para o iniciador 2 |
| r3_req_i | Entrada | — | Solicitação de leitura do iniciador 3 |
| r3_burst_tamanho_i | Entrada | 8 bits | Leia o tamanho da rajada |
| r3_rstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 3 |
| r3_ack_o | Saída | — | Confirmação do árbitro para ler a solicitação do iniciador 3 |
| r3_dados_validos_o | Saída | — | Ler dados válidos do canal de leitura 3 |
| r3_feito_o | Saída | — | Leia a conclusão para o iniciador 3 |
| r4_req_i | Entrada | — | Solicitação de leitura do iniciador 4 |
| r4_burst_tamanho_i | Entrada | 8 bits | Leia o tamanho da rajada |
| r4_rstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 4 |
| r4_ack_o | Saída | — | Confirmação do árbitro para ler a solicitação do iniciador 4 |
| r4_dados_validos_o | Saída | — | Ler dados válidos do canal de leitura 4 |
| r4_feito_o | Saída | — | Leia a conclusão para o iniciador 4 |
| r5_req_i | Entrada | — | Solicitação de leitura do iniciador 5 |
| r5_burst_tamanho_i | Entrada | 8 bits | Leia o tamanho da rajada |
| r5_rstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 5 |
| r5_ack_o | Saída | — | Confirmação do árbitro para ler a solicitação do iniciador 5 |
| r5_dados_validos_o | Saída | — | Ler dados válidos do canal de leitura 5 |
| r5_feito_o | Saída | — | Leia a conclusão para o iniciador 5 |
| r6_req_i | Entrada | — | Solicitação de leitura do iniciador 6 |
| r6_burst_tamanho_i | Entrada | 8 bits | Leia o tamanho da rajada |
| r6_rstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 6 |
| r6_ack_o | Saída | — | Confirmação do árbitro para ler a solicitação do iniciador 6 |
| r6_dados_validos_o | Saída | — | Ler dados válidos do canal de leitura 6 |
| r6_feito_o | Saída | — | Leia a conclusão para o iniciador 6 |
| r7_req_i | Entrada | — | Solicitação de leitura do iniciador 7 |
| r7_burst_tamanho_i | Entrada | 8 bits | Leia o tamanho da rajada |
| ………..contínuo | |||
| Sinal Nome | Direção | Largura | Descrição |
| r7_rstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR de onde a leitura deve ser iniciada para o canal de leitura 7 |
| r7_ack_o | Saída | — | Confirmação do árbitro para ler a solicitação do iniciador 7 |
| r7_dados_validos_o | Saída | — | Ler dados válidos do canal de leitura 7 |
| r7_feito_o | Saída | — | Leia a conclusão para o iniciador 7 |
| rdata_o | Saída | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Saída de dados de vídeo do canal de leitura |
| w0_tamanho_de_explosão_i | Entrada | 8 bits | Gravar tamanho de rajada |
| w0_dados_i | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Entrada de dados de vídeo para gravar o canal 0 |
| w0_dados_validos_i | Entrada | — | Gravar dados válidos para gravar o canal 0 |
| w0_req_i | Entrada | — | Solicitação de gravação do iniciador 0 |
| w0_wstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 0 |
| w0_ack_o | Saída | — | Reconhecimento do árbitro para escrever a solicitação do iniciador 0 |
| w0_feito_o | Saída | — | Escreva a conclusão para o iniciador 0 |
| w1_tamanho_de_explosão_i | Entrada | 8 bits | Gravar tamanho de rajada |
| w1_dados_i | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Entrada de dados de vídeo para gravar o canal 1 |
| w1_dados_validos_i | Entrada | — | Gravar dados válidos para gravar o canal 1 |
| w1_req_i | Entrada | — | Solicitação de gravação do iniciador 1 |
| w1_wstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 1 |
| w1_ack_o | Saída | — | Reconhecimento do árbitro para escrever a solicitação do iniciador 1 |
| w1_feito_o | Saída | — | Escreva a conclusão para o iniciador 1 |
| w2_tamanho_de_explosão_i | Entrada | 8 bits | Gravar tamanho de rajada |
| w2_dados_i | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Entrada de dados de vídeo para gravar o canal 2 |
| w2_dados_validos_i | Entrada | — | Gravar dados válidos para gravar o canal 2 |
| w2_req_i | Entrada | — | Solicitação de gravação do iniciador 2 |
| w2_wstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 2 |
| w2_ack_o | Saída | — | Reconhecimento do árbitro para escrever a solicitação do iniciador 2 |
| w2_feito_o | Saída | — | Escreva a conclusão para o iniciador 2 |
| w3_tamanho_de_explosão_i | Entrada | 8 bits | Gravar tamanho de rajada |
| w3_dados_i | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Entrada de dados de vídeo para gravar o canal 3 |
| w3_dados_validos_i | Entrada | — | Gravar dados válidos para gravar o canal 3 |
| w3_req_i | Entrada | — | Solicitação de gravação do iniciador 3 |
| w3_wstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 3 |
| w3_ack_o | Saída | — | Reconhecimento do árbitro para escrever a solicitação do iniciador 3 |
| w3_feito_o | Saída | — | Escreva a conclusão para o iniciador 3 |
| w4_tamanho_de_explosão_i | Entrada | 8 bits | Gravar tamanho de rajada |
| w4_dados_i | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Entrada de dados de vídeo para gravar o canal 4 |
| w4_dados_validos_i | Entrada | — | Gravar dados válidos para gravar o canal 4 |
| w4_req_i | Entrada | — | Solicitação de gravação do iniciador 4 |
| w4_wstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 4 |
| ………..contínuo | |||
| Sinal Nome | Direção | Largura | Descrição |
| w4_ack_o | Saída | — | Reconhecimento do árbitro para escrever a solicitação do iniciador 4 |
| w4_feito_o | Saída | — | Escreva a conclusão para o iniciador 4 |
| w5_tamanho_de_explosão_i | Entrada | 8 bits | Gravar tamanho de rajada |
| w5_dados_i | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Entrada de dados de vídeo para gravar o canal 5 |
| w5_dados_validos_i | Entrada | — | Gravar dados válidos para gravar o canal 5 |
| w5_req_i | Entrada | — | Solicitação de gravação do iniciador 5 |
| w5_wstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 5 |
| w5_ack_o | Saída | — | Reconhecimento do árbitro para escrever a solicitação do iniciador 5 |
| w5_feito_o | Saída | — | Escreva a conclusão para o iniciador 5 |
| w6_tamanho_de_explosão_i | Entrada | 8 bits | Gravar tamanho de rajada |
| w6_dados_i | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Entrada de dados de vídeo para gravar o canal 6 |
| w6_dados_validos_i | Entrada | — | Gravar dados válidos para gravar o canal 6 |
| w6_req_i | Entrada | — | Solicitação de gravação do iniciador 6 |
| w6_wstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 6 |
| w6_ack_o | Saída | — | Reconhecimento do árbitro para escrever a solicitação do iniciador 6 |
| w6_feito_o | Saída | — | Escreva a conclusão para o iniciador 6 |
| w7_tamanho_de_explosão_i | Entrada | 8 bits | Gravar tamanho de rajada |
| w7_dados_i | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Entrada de dados de vídeo para gravar o canal 7 |
| w7_dados_validos_i | Entrada | — | Gravar dados válidos para gravar o canal 7 |
| w7_req_i | Entrada | — | Solicitação de gravação do iniciador 7 |
| w7_wstart_addr_i | Entrada | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Endereço DDR para o qual a gravação deve acontecer a partir do canal de gravação 7 |
| w7_ack_o | Saída | — | Reconhecimento do árbitro para escrever a solicitação do iniciador 7 |
| w7_feito_o | Saída | — | Escreva a conclusão para o iniciador 7 |
| Sinais AXI I/F | |||
| Canal de leitura de endereço | |||
| árido_o | Saída | [LARGURA_ID_EIXO – 1:0] | Leia o ID do endereço. Identificação tag para o grupo de endereços de leitura de sinais. |
| araddr_o | Saída | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Leia endereço. Fornece o endereço inicial de uma transação de intermitência de leitura.
Somente o endereço inicial da rajada é fornecido. |
| arlen_o | Saída | [7:0] | Comprimento de explosão. Fornece o número exato de transferências em um burst. Esta informação determina o número de transferências de dados associadas ao endereço. |
| arsize_o | Saída | [2:0] | Tamanho da explosão. Tamanho de cada transferência no burst. |
| arburst_o | Saída | [1:0] | Tipo de explosão. Juntamente com as informações de tamanho, detalha como o endereço para cada transferência dentro da rajada é calculado.
Fixo em 2'b01 à Explosão de endereço incremental. |
| arlock_o | Saída | [1:0] | Tipo de bloqueio. Fornece informações adicionais sobre as características atômicas da transferência.
Fixo a 2'b00 à Acesso Normal. |
| ………..contínuo | |||
| Sinal Nome | Direção | Largura | Descrição |
| arache_o | Saída | [3:0] | Tipo de cache. Fornece informações adicionais sobre as características armazenáveis em cache da transferência.
Corrigido para 4'b0000 à Não armazenável em cache e não armazenado em buffer. |
| arprot_o | Saída | [2:0] | Tipo de proteção. Fornece informações da unidade de proteção para a transação. Fixo para 3'b000 à Normal, acesso seguro aos dados. |
| arvalid_o | Saída | — | Endereço de leitura válido. Quando HIGH, o endereço lido e as informações de controle são válidos e permanecem altos até que o sinal de reconhecimento de endereço já esteja alto.
1 = Informações de endereço e controle válidas 0 = Endereço e informações de controle inválidos |
| já_o | Entrada | — | Leia o endereço pronto. O alvo está pronto para aceitar um endereço e sinais de controle associados.
1 = alvo pronto 0 = alvo não pronto |
| Ler canal de dados | |||
| livrar | Entrada | [LARGURA_ID_EIXO – 1:0] | ID de leitura tag. identificação tag do grupo de sinais de dados lidos. O valor rid é gerado pelo destino e deve corresponder ao valor arid da transação de leitura à qual está respondendo. |
| rdata | Entrada | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Leia os dados |
| rresp | Entrada | [1:0] | Leia a resposta.
O status da transferência de leitura. As respostas permitidas são OK, EXOKAY, SLVERR e DECERR. |
| rúltimo | Entrada | — | Leia por último.
Última transferência em um burst de leitura. |
| válido | Entrada | — | Leia válido. Os dados de leitura necessários estão disponíveis e a transferência de leitura pode ser concluída.
1 = dados de leitura disponíveis 0 = ler dados não disponíveis |
| pronto | Saída | — | Leia pronto. O iniciador pode aceitar os dados lidos e as informações de resposta.
1= iniciador pronto 0 = iniciador não está pronto |
| Gravar canal de endereço | |||
| largo | Saída | [LARGURA_ID_EIXO – 1:0] | Escreva o ID do endereço. Identificação tag para o grupo de endereços de gravação de sinais. |
| prêmio | Saída | [LARGURA_DO_ENDEREÇO_DO_EIXO – 1:0] | Escreva o endereço. Fornece o endereço da primeira transferência em uma transação de rajada de gravação. Os sinais de controle associados são usados para determinar os endereços das transferências restantes na rajada. |
| furador | Saída | [7:0] | Comprimento de explosão. Fornece o número exato de transferências em um burst. Esta informação determina o número de transferências de dados associadas ao endereço. |
| tamanho incrível | Saída | [2:0] | Tamanho da explosão. Tamanho de cada transferência no burst. Os flashes da faixa de bytes indicam exatamente quais faixas de bytes atualizar. |
| estouro | Saída | [1:0] | Tipo de explosão. Juntamente com as informações de tamanho, detalha como o endereço para cada transferência dentro da rajada é calculado.
Fixo em 2'b01 à Explosão de endereço incremental. |
| ………..contínuo | |||
| Sinal Nome | Direção | Largura | Descrição |
| estranho | Saída | [1:0] | Tipo de bloqueio. Fornece informações adicionais sobre as características atômicas da transferência.
Fixo a 2'b00 à Acesso Normal. |
| awcache | Saída | [3:0] | Tipo de cache. Indica os atributos de buffer, cacheable, write-through, write-back e alocar da transação.
Corrigido para 4'b0000 à Não armazenável em cache e não armazenado em buffer. |
| awprot | Saída | [2:0] | Tipo de proteção. Indica o nível de proteção normal, privilegiado ou seguro da transação e se a transação é um acesso de dados ou um acesso de instrução. Fixo para 3'b000 à Normal, acesso seguro aos dados. |
| inválido | Saída | — | Endereço de gravação válido. Indica que o endereço de gravação válido e as informações de controle estão disponíveis.
1 = informações de endereço e controle disponíveis 0 = informações de endereço e controle não disponíveis. O endereço e as informações de controle permanecem estáveis até que o sinal de reconhecimento de endereço, já, vá para o nível ALTO. |
| já | Entrada | — | Endereço de gravação pronto. Indica que o alvo está pronto para aceitar um endereço e sinais de controle associados.
1 = alvo pronto 0 = alvo não pronto |
| Gravar canal de dados | |||
| dados | Saída | [LARGURA_DE_DADOS_DO_EIXO – 1:0] | Gravar dados |
| wstrb | Saída | [LARGURA_DE_DADOS_DO_EIXO – 8:0] | Escreva estroboscópios. Este sinal indica quais faixas de bytes devem ser atualizadas na memória. Há um strobe de gravação para cada oito bits do barramento de dados de gravação. |
| última hora | Saída | — | Escreva por último. Última transferência em um burst de gravação. |
| válido | Saída | — | Escreva válido. Dados de gravação válidos e strobes estão disponíveis. 1 = gravar dados e strobes disponíveis
0 = gravar dados e strobes não disponíveis |
| pronto | Entrada | — | Escreva pronto. O destino pode aceitar os dados de gravação. 1 = alvo pronto
0 = alvo não pronto |
| Canal de resposta de gravação | |||
| oferta | Entrada | [LARGURA_ID_EIXO – 1:0] | Identificação da resposta. A identificação tag da resposta de gravação. O valor do lance deve corresponder ao valor awid da transação de gravação à qual o destino está respondendo. |
| Bresp | Entrada | [1:0] | Escrever resposta. Status da transação de gravação. As respostas permitidas são OK, EXOKAY, SLVERR e DECERR. |
| bválido | Entrada | — | Escrever resposta válida. A resposta de gravação válida está disponível. 1 = resposta de gravação disponível
0 = resposta de gravação não disponível |
| empanado | Saída | — | Resposta pronta. O iniciador pode aceitar as informações de resposta.
1 = iniciador pronto 0 = iniciador não está pronto |
Diagramas de tempo (faça uma pergunta)
Esta seção discute os diagramas de tempo DDR_AXI4_Arbiter. As figuras a seguir mostram a conexão das entradas de solicitação de leitura e gravação, endereço de memória inicial, entradas de gravação do iniciador externo, reconhecimento de leitura ou gravação e entradas de conclusão de leitura ou gravação fornecidas pelo árbitro.
Figura 3-1. Diagrama de temporização para sinais usados na escrita/leitura através da interface AXI4
Testbench (Faça uma pergunta)
Um testbench unificado é usado para verificar e testar DDR_AXI4_Arbiter chamado como user testbench. Testbench é fornecido para verificar a funcionalidade do DDR_AXI4_Arbiter IP. Este testbench funciona apenas para dois canais de leitura e dois canais de gravação com configuração de interface de barramento.
Simulação (Faça uma pergunta)
As etapas a seguir descrevem como simular o núcleo usando o testbench:
- Abra a guia Libero® SoC Catalog, expanda Solutions-Video, clique duas vezes em DDR_AXI4_Arbiter e clique em OK. A documentação associada ao IP está listada em Documentação. Importante: Se você não vir a guia Catálogo, navegue até View > Menu do Windows e clique em Catálogo para torná-lo visível.
Figura 4-1. DDR_AXI4_Arbiter IP Core no Catálogo Libero SoC
A janela Criar componente aparece conforme mostrado a seguir. Clique OK. Certifique-se de que o Nome seja DDR_AXI4_ARBITER_PF_C0.
Figura 4-2. Criar componente
Configure o IP para 2 canais de leitura, 2 canais de escrita e selecione Bus Interface conforme a figura a seguir e clique em OK para gerar o IP.
Figura 4-3. Configuração
Na guia Stimulus Hierarchy, selecione o testbench (DDR_AXI4_ARBITER_PF_tb.v), clique com o botão direito do mouse e clique em Simulate Pre-Synth Design > Open Interactively.
Importante: Se você não vir a guia Hierarquia de estímulos, navegue até View > menu Janelas e clique em Hierarquia de estímulos para torná-la visível.
Figura 4-4. Simulando o Design de Pré-Síntese
ModelSim abre com o testbench file, como mostra a figura a seguir.
Figura 4-5. Janela de Simulação do ModelSim
Importante: Se a simulação for interrompida devido ao limite de tempo de execução especificado no .do file, use o comando run -all para concluir a simulação.
Histórico de revisões (faça uma pergunta)
O histórico de revisão descreve as alterações que foram implementadas no documento. As alterações são listadas por revisão, começando com a publicação mais atual.
Tabela 5-1. Histórico de revisão
| Revisão | Data | Descrição |
| A | 04/2023 | A seguir está a lista de mudanças na revisão A do documento:
• Migrei o documento para o modelo Microchip. • Atualizado o número do documento para DS00004976A de 50200950. • Adicionado 4. Bancada. |
| 2.0 | — | A seguir está a lista de mudanças na revisão 2.0 do documento:
• Adicionado Figura 1-2. • Adicionado Tabela 2-2. • Atualizados os nomes de alguns nomes de sinal de entrada e saída em Tabela 2-2. |
| 1.0 | — | Lançamento inicial. |
Microchip FPGA Support (Faça uma pergunta)
O grupo de produtos Microchip FPGA apoia seus produtos com vários serviços de suporte, incluindo Atendimento ao Cliente, Centro de Suporte Técnico ao Cliente, weblocal e escritórios de vendas em todo o mundo. Sugere-se que os clientes visitem os recursos online da Microchip antes de entrar em contato com o suporte, pois é muito provável que suas dúvidas já tenham sido respondidas. Entre em contato com o Centro de Suporte Técnico através do website em www.microchip.com/support. Mencione o número de peça do dispositivo FPGA, selecione a categoria de caso apropriada e faça o upload do design files ao criar um caso de suporte técnico. Entre em contato com o Atendimento ao cliente para obter suporte não técnico ao produto, como preços de produtos, atualizações de produtos, informações atualizadas, status do pedido e autorização.
- Da América do Norte, ligue para 800.262.1060
- Do resto do mundo, ligue para 650.318.4460
- Fax, de qualquer lugar do mundo, 650.318.8044
Informações do Microchip (Faça uma Pergunta)
O Microchip Website (faça uma pergunta)
A Microchip fornece suporte online através do nosso website em www.microchip.com/. este website é usado para fazer files e informações facilmente disponíveis para os clientes. Alguns dos conteúdos disponíveis incluem:
- Suporte ao produto – Folhas de dados e errata, notas de aplicação e sampprogramas de arquivo, recursos de design, guias do usuário e documentos de suporte de hardware, versões de software mais recentes e software arquivado
- Suporte Técnico Geral – Perguntas frequentes (FAQs), solicitações de suporte técnico, grupos de discussão on-line, lista de membros do programa de parceiros de design da Microchip
- Negócio de Microchip – Seletor de produtos e guias de pedidos, comunicados de imprensa mais recentes da Microchip, uma lista de seminários e eventos, listas de escritórios de vendas, distribuidores e representantes de fábrica da Microchip
Serviço de notificação de alteração de produto (faça uma pergunta)
O serviço de notificação de alteração de produto da Microchip ajuda a manter os clientes atualizados sobre os produtos da Microchip. Os assinantes receberão notificações por e-mail sempre que houver alterações, atualizações, revisões ou errata relacionadas a uma família de produtos específica ou ferramenta de desenvolvimento de interesse. Para se inscrever, acesse www.microchip.com/pcn e siga as instruções de registro.
Suporte ao cliente (faça uma pergunta)
Os usuários de produtos Microchip podem receber assistência por meio de vários canais:
- Distribuidor ou Representante
- Escritório de vendas local
- Engenheiro de Soluções Incorporadas (ESE)
- Suporte Técnico
Os clientes devem entrar em contato com seu distribuidor, representante ou ESE para obter suporte. Os escritórios de vendas locais também estão disponíveis para ajudar os clientes. Uma lista de escritórios de vendas e locais está incluída neste documento. O suporte técnico está disponível através do website em: www.microchip.com/support.
Recurso de proteção de código da Microchip Devises (Faça uma pergunta)
Observe os seguintes detalhes do recurso de proteção de código em produtos Microchip:
- Os produtos Microchip atendem às especificações contidas em sua Ficha de Dados Microchip específica.
- A Microchip acredita que sua família de produtos é segura quando usada da maneira pretendida, dentro das especificações operacionais e sob condições normais.
- A Microchip valoriza e protege agressivamente seus direitos de propriedade intelectual. Tentativas de violação dos recursos de proteção de código do produto Microchip são estritamente proibidas e podem violar a Lei de Direitos Autorais do DigitalMillennium.
- Nem a Microchip nem nenhum outro fabricante de semicondutores pode garantir a segurança de seu código. Proteção de código não significa que estamos garantindo que o produto seja "inquebrável". A proteção de código está em constante evolução. A Microchip está comprometida em melhorar continuamente os recursos de proteção de código de nossos produtos.
Aviso Legal (Faça uma Pergunta)
Esta publicação e as informações aqui contidas podem ser usadas apenas com produtos Microchip, inclusive para projetar, testar e integrar produtos Microchip com seu aplicativo. O uso dessas informações de qualquer outra maneira viola estes termos. As informações sobre os aplicativos do dispositivo são fornecidas apenas para sua conveniência e podem ser substituídas por atualizações. É sua responsabilidade garantir que seu aplicativo atenda às suas especificações. Entre em contato com o escritório de vendas local da Microchip para obter suporte adicional ou obtenha suporte adicional em www.microchip.com/en-us/support/design-help/ serviços de suporte ao cliente. ESSAS INFORMAÇÕES SÃO FORNECIDAS PELA MICROCHIP “COMO ESTÃO”. A MICROCHIP NÃO FAZ REPRESENTAÇÕES OU GARANTIAS DE QUALQUER TIPO, SEJA EXPRESSA OU IMPLÍCITA, ESCRITA OU ORAL, LEGAL OU DE OUTRA FORMA, RELACIONADA ÀS INFORMAÇÕES, INCLUINDO, SEM LIMITAÇÃO, QUAISQUER GARANTIAS IMPLÍCITAS DE NÃO VIOLAÇÃO, COMERCIALIZAÇÃO E ADEQUAÇÃO PARA UM DETERMINADO FIM OU GARANTIAS RELACIONADO COM SUA CONDIÇÃO, QUALIDADE OU DESEMPENHO. EM NENHUM CASO A MICROCHIP SERÁ RESPONSÁVEL POR QUALQUER PERDA, DANO, CUSTO OU DESPESA INDIRETA, ESPECIAL, PUNITIVO, INCIDENTAL OU CONSEQUENTE DE QUALQUER TIPO RELACIONADO ÀS INFORMAÇÕES OU SEU USO, CONTUDO, CAUSADO, MESMO QUE A MICROCHIP TENHA SIDO AVISADA DE A POSSIBILIDADE OU OS DANOS SÃO PREVISÍVEIS? ATÉ O LIMITE MÁXIMO PERMITIDO POR LEI, A RESPONSABILIDADE TOTAL DA MICROCHIP EM TODAS AS RECLAMAÇÕES DE QUALQUER FORMA RELACIONADAS ÀS INFORMAÇÕES OU SEU USO NÃO EXCEDERÁ O NÚMERO DE TAXAS, SE HOUVER, QUE VOCÊ PAGOU DIRETAMENTE À MICROCHIP PELAS INFORMAÇÕES. O uso de dispositivos Microchip em suporte de vida e/ou aplicações de segurança é inteiramente por conta e risco do comprador, e o comprador concorda em defender, indenizar e isentar a Microchip de todos e quaisquer danos, reivindicações, processos ou despesas resultantes de tal uso. Nenhuma licença é transmitida, implícita ou de outra forma, sob quaisquer direitos de propriedade intelectual da Microchip, salvo indicação em contrário.
Marcas Registradas (Faça uma Pergunta)
O nome e logotipo Microchip, o logotipo Microchip, Adaptec, AVR, logotipo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logotipo Microsemi, MOST, logotipo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logotipo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, logotipo SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron e XMEGA são marcas registradas da Microchip Technology Incorporated nos EUA e em outros países. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logotipo ProASIC Plus, QuietWire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime e ZL são marcas registradas da Microchip Technology Incorporated nos EUA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Paralelo Inteligente, IntelliMOS, Conectividade Inter-Chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect e ZENA são marcas comerciais da Microchip Technology Incorporated nos EUA e em outros países. SQTP é uma marca de serviço da Microchip Technology Incorporated nos EUA. O logotipo Adaptec, Frequency on Demand, Silicon Storage Technology e Symmcom são marcas registradas da Microchip Technology Inc. em outros países. GestIC é uma marca registrada da Microchip Technology Germany II GmbH & Co. KG, uma subsidiária da Microchip Technology Inc., em outros países. Todas as outras marcas registradas aqui mencionadas são de propriedade de suas respectivas empresas. © 2023, Microchip Technology Incorporated e suas subsidiárias. Todos os direitos reservados.
Português: 978-1-6683-2302-1 Sistema de Gestão de Qualidade (Faça uma Pergunta) Para obter informações sobre os Sistemas de Gestão de Qualidade da Microchip, visite www.microchip.com/quality.
Vendas e serviços em todo o mundo
| AMÉRICAS | ÁSIA/PACÍFICO | ÁSIA/PACÍFICO | EUROPA |
| Corporativo Escritório
2355 West Chandler Blvd. Chandler, Arizona 85224-6199 Telefone: 480-792-7200 Fax: 480-792-7277 Suporte técnico: www.microchip.com/support Web Endereço: www.microchip.com Atlanta Duluth, Geórgia Telefone: 678-957-9614 Fax: 678-957-1455 Austin, Texas Telefone: 512-257-3370 Boston Westborough, MA Tel.: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Telefone: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Telefone: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Telefone: 248-848-4000 Houston, Texas Telefone: 281-894-5983 Indianápolis Noblesville, IN Tel.: 317-773-8323 Fax: 317-773-5453 Telefone: 317-536-2380 Los Angeles Mission Viejo, CA Tel.: 949-462-9523 Fax: 949-462-9608 Telefone: 951-273-7800 Raleigh, Carolina do Norte Telefone: 919-844-7510 Nova Iorque, NY Telefone: 631-435-6000 São José, CA Telefone: 408-735-9110 Telefone: 408-436-4270 Canadá – Toronto Telefone: 905-695-1980 Fax: 905-695-2078 |
Austrália – Sydney
Telefone: 61-2-9868-6733 China – Pequim Telefone: 86-10-8569-7000 China-Chengdu Telefone: 86-28-8665-5511 China – Chongqing Telefone: 86-23-8980-9588 China – Dongguan Telefone: 86-769-8702-9880 China – Cantão Telefone: 86-20-8755-8029 China – Hangzhou Telefone: 86-571-8792-8115 China – RAE de Hong Kong Telefone: 852-2943-5100 China – Nanquim Telefone: 86-25-8473-2460 China-Qingdao Telefone: 86-532-8502-7355 China – Xangai Telefone: 86-21-3326-8000 China-Shenyang Telefone: 86-24-2334-2829 China – Shenzen Telefone: 86-755-8864-2200 China – Suzhou Telefone: 86-186-6233-1526 China-Wuhan Telefone: 86-27-5980-5300 China –Xian Telefone: 86-29-8833-7252 China – Xiamen Telefone: 86-592-2388138 China-Zhuhai Telefone: 86-756-3210040 |
Índia – Bangalore
Telefone: 91-80-3090-4444 Índia – Nova Deli Telefone: 91-11-4160-8631 Índia - Pune Telefone: 91-20-4121-0141 Japão – Osaka Telefone: 81-6-6152-7160 Japão – Tóquio Telefone: 81-3-6880-3770 Coreia – Daegu Telefone: 82-53-744-4301 Coreia – Seul Telefone: 82-2-554-7200 Malásia – Kuala Lumpur Telefone: 60-3-7651-7906 Malásia – Penang Telefone: 60-4-227-8870 Filipinas – Manila Telefone: 63-2-634-9065 Cingapura Telefone: 65-6334-8870 Taiwan-Hsin Chu Telefone: 886-3-577-8366 Taiwan – Kaohsiung Telefone: 886-7-213-7830 Taiwan – Taipei Telefone: 886-2-2508-8600 Tailândia – Bangkok Telefone: 66-2-694-1351 Vietnã – Ho Chi Minh Telefone: 84-28-5448-2100 |
Áustria – Wels
Telefone: 43-7242-2244-39 Fax: 43-7242-2244-393 Dinamarca – Copenhague Telefone: 45-4485-5910 Fax: 45-4485-2829 Finlândia – Espoo Telefone: 358-9-4520-820 França – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Alemanha – Garching Telefone: 49-8931-9700 Alemanha – Han Telefone: 49-2129-3766400 Alemanha – Heilbronn Telefone: 49-7131-72400 Alemanha – Karlsruhe Telefone: 49-721-625370 Alemanha – Munique Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Alemanha – Rosenheim Telefone: 49-8031-354-560 Israel – Ra'anana Telefone: 972-9-744-7705 Itália – Milão Telefone: 39-0331-742611 Fax: 39-0331-466781 Itália – Pádua Telefone: 39-049-7625286 Holanda – Drunen Telefone: 31-416-690399 Fax: 31-416-690340 Noruega – Trondheim Telefone: 47-72884388 Polônia – Varsóvia Telefone: 48-22-3325737 Romênia – Bucareste Tel: 40-21-407-87-50 Espanha – Madri Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Suécia – Gotemburgo Tel: 46-31-704-60-40 Suécia – Estocolmo Telefone: 46-8-5090-4654 Reino Unido – Wokingham Telefone: 44-118-921-5800 Fax: 44-118-921-5820 |
© 2023 Microchip Technology Inc. e suas subsidiárias
Documentos / Recursos
 |
MICROCHIP DDR AXI4 Árbitro [pdf] Guia do Usuário DDR AXI4 Árbitro, DDR AXI4, Árbitro |
