MICROCHIP DDR AXI4 Arbiter

Uvod: Standard protokola AXI4-Stream koristi terminologiju Master i Slave. Ekvivalentna Microchipova terminologija korištena u ovom dokumentu je Inicijator i Cilj.
Sažetak: Sljedeća tablica daje sažetak karakteristika DDR AXI4 Arbiter.

Karakteristično	Vrijednost
Osnovna verzija	DDR AXI4 Arbiter v2.2
Podržane obitelji uređaja	–
Podržano licenciranje protoka alata	–

Značajke: DDR AXI4 Arbiter ima sljedeće ključne značajke:

• IP jezgra mora biti instalirana u IP katalog Libero SoC softvera.
• Jezgra se konfigurira, generira i instancira unutar SmartDesign alata za uključivanje u Libero popis projekata.

Iskorištenost i izvedba uređaja:

Pojedinosti o uređaju	Obitelj	Uređaj	Resursi	Izvedba (MHz)
LUTs DFF RAM-ovi LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Funkcionalni opis

Funkcionalni opis: Ovaj odjeljak opisuje detalje implementacije DDR_AXI4_Arbitera. Sljedeća slika prikazuje pin-out dijagram najviše razine DDR AXI4 Arbitera.

DDR_AXI4_Arbiter parametri i signali sučelja

Postavke konfiguracije:
Konfiguracijske postavke za DDR_AXI4_Arbiter nisu navedene u ovom dokumentu.

Ulazni i izlazni signali:
Ulazni i izlazni signali za DDR_AXI4_Arbiter nisu navedeni u ovom dokumentu.

Vremenski dijagrami
Vremenski dijagrami za DDR_AXI4_Arbiter nisu navedeni u ovom dokumentu.

Testna klupa

Simulacija:
Pojedinosti o simulaciji za DDR_AXI4_Arbiter nisu navedene u ovom dokumentu.
Povijest revizija
Povijest revizija za DDR_AXI4_Arbiter nije navedena u ovom dokumentu.
Microchip FPGA podrška
Podaci o Microchip FPGA podršci za DDR_AXI4_Arbiter nisu navedeni u ovom dokumentu.

Upute za uporabu proizvoda

1. Instalirajte DDR AXI4 Arbiter v2.2 u IP katalog softvera Libero SoC.
2. Konfigurirajte, generirajte i instancirajte jezgru unutar SmartDesign alata za uključivanje u Libero popis projekata.

Uvod (postavite pitanje)

Uspomene su sastavni dio svake tipične video i grafičke aplikacije. Koriste se za spremanje u međuspremnik cijelih video okvira kada lokalna memorija FPGA nije dovoljna za držanje cijelog okvira. Kada postoji više čitanja i pisanja video okvira u DDR, bit će potreban arbitar za arbitriranje između više zahtjeva. DDR AXI4 Arbiter IP pruža 8 kanala za pisanje za pisanje međuspremnika okvira u vanjsku DDR memoriju i 8 kanala za čitanje za čitanje okvira iz vanjske memorije. Arbitraža se temelji na načelu tko prvi dođe, prvi uslužen. Ako se dva zahtjeva pojave istovremeno, kanal s nižim brojem kanala imat će prioritet. Arbitar se spaja na IP DDR kontrolera preko AXI4 sučelja. DDR AXI4 Arbiter pruža AXI4 Initiator sučelje DDR kontrolerima na čipu. Arbitar podržava do osam kanala za pisanje i osam kanala za čitanje. Blok arbitrira između osam kanala za čitanje kako bi omogućio pristup AXI kanalu za čitanje na način "prvi došao, prvi poslužen". Blok arbitrira između osam kanala za pisanje kako bi omogućio pristup AXI kanalu za pisanje na način tko prvi dođe, prvi poslužen. Svih osam kanala za čitanje i pisanje imaju isti prioritet. AXI4 Initiator sučelje Arbiter IP-a može se konfigurirati za različite širine podataka u rasponu od 64 bita do 512 bita.
Važno: Standard protokola AXI4-Stream koristi terminologiju "Master" i "Slave". Ekvivalentna Microchipova terminologija korištena u ovom dokumentu je Inicijator i Cilj.
Sažetak (postavite pitanje)
Sljedeća tablica daje sažetak karakteristika DDR AXI4 Arbiter.

Tablica 1. Karakteristike DDR AXI4 arbitra

Ovaj dokument se odnosi na DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Zahtijeva Libero® SoC v12.3 ili novija izdanja. IP se može koristiti u RTL modu bez ikakve licence. Za više informacija pogledajte DDR_AXI4_Arbiter.

Značajke (postavite pitanje)

DDR AXI4 Arbiter ima sljedeće ključne značajke:

• Osam kanala za pisanje
• Osam kanala za čitanje
• AXI4 sučelje za DDR kontroler
• Konfigurabilna AXI4 širina: 64, 128, 256 i 512 bita
• Konfigurabilna širina adrese: 32 do 64 bita

Implementacija IP Core u Libero® Design Suite (postavite pitanje)
IP jezgra mora biti instalirana u IP katalog Libero SoC softvera. To se automatski instalira putem funkcije ažuriranja IP kataloga u Libero SoC softveru ili se IP jezgra ručno preuzima iz kataloga. Nakon što se IP jezgra instalira u Libero SoC softverski IP katalog, jezgra se konfigurira, generira i instancira unutar SmartDesign alata za uključivanje u Libero popis projekata.
Iskorištenost i izvedba uređaja (postavite pitanje)
Sljedeća tablica navodi korištenje uređaja koji se koristi za DDR_AXI4_Arbiter.
Tablica 2. DDR_AXI4_Iskorištenje arbitra

Uređaj pojedinosti		Resursi		Izvedba (MHz)	RAM-ovi		Matematički blokovi	Čip Globali
Obitelj	Uređaj	LUT-ovi	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Važno:

• Podaci u prethodnoj tablici snimljeni su pomoću uobičajenih postavki sinteze i izgleda. IP je konfiguriran za osam kanala za pisanje, osam kanala za čitanje, konfiguraciju širine adrese od 32 bita i širine podataka od 512 bita.
• Takt je ograničen na 200 MHz tijekom izvođenja vremenske analize kako bi se postigle performanse.

Funkcionalni opis (postavite pitanje)
Ovaj odjeljak opisuje detalje implementacije DDR_AXI4_Arbitera. Sljedeća slika prikazuje pin-out dijagram najviše razine DDR AXI4 Arbitera. Slika 1-1. Blok dijagram najviše razine za sučelje Native Arbiter

Sljedeća slika prikazuje blok dijagram na razini sustava za DDR_AXI4_Arbiter u načinu rada sabirnice. Slika 1-2. Blok dijagram DDR_AXI4_Arbiter na razini sustava

Transakcija čitanja se pokreće postavljanjem ulaznog signala r(x)_req_i na visoku razinu na određenom kanalu čitanja. Arbitar odgovara potvrdom kada je spreman uslužiti zahtjev za čitanje. Onda je sampdaje početnu AXI adresu i očitava veličinu bursta koja je unesena s vanjskog inicijatora. Kanal obrađuje ulaze i generira potrebne AXI transakcije za čitanje podataka iz DDR memorije. Izlaz podataka o čitanju iz arbitra zajednički je za sve kanale za čitanje. Tijekom očitavanja podataka, valjanost očitanih podataka odgovarajućeg kanala ide visoko. Kraj transakcije čitanja označava se signalom za učinjeno čitanje kada su svi traženi bajtovi poslani. Slično transakciji čitanja, transakcija pisanja pokreće se postavljanjem ulaznog signala w(x)_req_i na visoko. Zajedno sa signalom zahtjeva, početna adresa pisanja i duljina praska moraju se navesti tijekom zahtjeva. Kada je arbitar dostupan za servisiranje pismenog zahtjeva, on odgovara slanjem signala potvrde na odgovarajućem kanalu. Zatim korisnik mora dati podatke za upisivanje zajedno sa signalom valjanosti podataka na kanalu. Broj taktova za visoko razdoblje valjanosti podataka mora odgovarati duljini praska. Arbitar dovršava operaciju pisanja i postavlja signal završenog pisanja na visoku razinu označavajući završetak transakcije pisanja.
DDR_AXI4_Arbiter parametri i signali sučelja (postavite pitanje)
Ovaj odjeljak govori o parametrima u DDR_AXI4_Arbiter GUI konfiguratoru i I/O signalima.
2.1 Postavke konfiguracije (postavite pitanje)
Sljedeća tablica navodi opis konfiguracijskih parametara korištenih u hardverskoj implementaciji DDR_AXI4_Arbiter. Ovo su generički parametri i mogu se mijenjati prema zahtjevima aplikacije.

Tablica 2-1. Konfiguracijski parametar

Signal Ime	Opis
AXI ID Širina	Definira širinu AXI ID-a.
Širina podataka AXI	Definira širinu AXI podataka.
Širina adrese AXI	Definira širinu AXI adrese
Broj čitanih kanala	Opcije za odabir potrebnog broja kanala za pisanje iz padajućeg izbornika u rasponu od jednog kanala do osam kanala za pisanje.
Broj kanala za pisanje	Opcije za odabir potrebnog broja kanala za čitanje iz padajućeg izbornika u rasponu od jednog kanala do osam kanala za čitanje.
AXI4_ODABIR	Mogućnosti odabira između AXI4_MASTER i AXI4_MIRRORED_SLAVE.
Sučelje arbitra	Mogućnost odabira sučelja sabirnice.

Ulazni i izlazni signali (postavite pitanje)
Sljedeća tablica navodi ulaze i izlaze portova DDR AXI4 Arbiter for Bus sučelja.
Tablica 2-2. Ulazni i izlazni priključci za sučelje sabirnice arbitra

Signal Ime	Smjer	Širina	Opis
reset_i	Ulazni	—	Aktivni nizak asinkroni signal resetiranja za dizajn
sys_ckl_i	Ulazni	—	Sistemski sat
ddr_ctrl_ready_i	Ulazni	—	Prima spremni ulazni signal od DDR kontrolera
ARVALID_I_0	Ulazni	—	Zahtjev za čitanje s kanala za čitanje 0
ARSIZE_I_0	Ulazni	8 bita	veličina niza čitanja iz kanala čitanja 0
ARADDR_I_0	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 0
ARREADY_O_0	Izlaz	—	Potvrda arbitra za zahtjev za čitanje s kanala za čitanje 0
RVALID_O_0	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 0
RDATA_O_0	Izlaz	[AXI_DATA_WIDTH-1 : 0]	Čitanje podataka s čitanja kanala 0
RLAST_O_0	Izlaz	—	Čitanje signala kraja okvira s čitanja kanala 0
BUSER_O_r0	Izlaz	—	Završetak čitanja za čitanje kanala 0
ARVALID_I_1	Ulazni	—	Zahtjev za čitanje s kanala za čitanje 1
ARSIZE_I_1	Ulazni	8 bita	Veličina niza čitanja iz kanala čitanja 1
ARADDR_I_1	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 1
ARREADY_O_1	Izlaz	—	Potvrda arbitra za zahtjev za čitanje s kanala za čitanje 1
RVALID_O_1	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 1
RDATA_O_1	Izlaz	[AXI_DATA_WIDTH-1 : 0]	Čitanje podataka s čitanja kanala 1
RLAST_O_1	Izlaz	—	Čitanje signala kraja okvira s čitanja kanala 1
BUSER_O_r1	Izlaz	—	Završetak čitanja za čitanje kanala 1
ARVALID_I_2	Ulazni	—	Zahtjev za čitanje s kanala za čitanje 2

………..nastavak
Signal Ime	Smjer	Širina	Opis
ARSIZE_I_2	Ulazni	8 bita	Veličina niza čitanja iz kanala čitanja 2
ARADDR_I_2	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 2
ARREADY_O_2	Izlaz	—	Potvrda arbitra za zahtjev za čitanje s kanala za čitanje 2
RVALID_O_2	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 2
RDATA_O_2	Izlaz	[AXI_DATA_WIDTH-1 : 0]	Čitanje podataka s čitanja kanala 2
RLAST_O_2	Izlaz	—	Čitanje signala kraja okvira s čitanja kanala 2
BUSER_O_r2	Izlaz	—	Završetak čitanja za čitanje kanala 2
ARVALID_I_3	Ulazni	—	Zahtjev za čitanje s kanala za čitanje 3
ARSIZE_I_3	Ulazni	8 bita	Veličina niza čitanja iz kanala čitanja 3
ARADDR_I_3	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 3
ARREADY_O_3	Izlaz	—	Potvrda arbitra za zahtjev za čitanje s kanala za čitanje 3
RVALID_O_3	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 3
RDATA_O_3	Izlaz	[AXI_DATA_WIDTH-1 : 0]	Čitanje podataka s čitanja kanala 3
RLAST_O_3	Izlaz	—	Čitanje signala kraja okvira s čitanja kanala 3
BUSER_O_r3	Izlaz	—	Završetak čitanja za čitanje kanala 3
ARVALID_I_4	Ulazni	—	Zahtjev za čitanje s kanala za čitanje 4
ARSIZE_I_4	Ulazni	8 bita	Veličina niza čitanja iz kanala čitanja 4
ARADDR_I_4	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 4
ARREADY_O_4	Izlaz	—	Potvrda arbitra za zahtjev za čitanje s kanala za čitanje 4
RVALID_O_4	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 4
RDATA_O_4	Izlaz	[AXI_DATA_WIDTH-1 : 0]	Čitanje podataka s čitanja kanala 4
RLAST_O_4	Izlaz	—	Čitanje signala kraja okvira s čitanja kanala 4
BUSER_O_r4	Izlaz	—	Završetak čitanja za čitanje kanala 4
ARVALID_I_5	Ulazni	—	Zahtjev za čitanje s kanala za čitanje 5
ARSIZE_I_5	Ulazni	8 bita	Veličina niza čitanja iz kanala čitanja 5
ARADDR_I_5	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 5
ARREADY_O_5	Izlaz	—	Potvrda arbitra za zahtjev za čitanje s kanala za čitanje 5
RVALID_O_5	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 5
RDATA_O_5	Izlaz	[AXI_DATA_WIDTH-1 : 0]	Čitanje podataka s čitanja kanala 5
RLAST_O_5	Izlaz	—	Čitanje signala kraja okvira s čitanja kanala 5
BUSER_O_r5	Izlaz	—	Završetak čitanja za čitanje kanala 5
ARVALID_I_6	Ulazni	—	Zahtjev za čitanje s kanala za čitanje 6
ARSIZE_I_6	Ulazni	8 bita	Veličina niza čitanja iz kanala čitanja 6
ARADDR_I_6	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 6
ARREADY_O_6	Izlaz	—	Potvrda arbitra za zahtjev za čitanje s kanala za čitanje 6
RVALID_O_6	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 6
RDATA_O_6	Izlaz	[AXI_DATA_WIDTH-1 : 0]	Čitanje podataka s čitanja kanala 6
RLAST_O_6	Izlaz	—	Čitanje signala kraja okvira s čitanja kanala 6

………..nastavak
Signal Ime	Smjer	Širina	Opis
BUSER_O_r6	Izlaz	—	Završetak čitanja za čitanje kanala 6
ARVALID_I_7	Ulazni	—	Zahtjev za čitanje s kanala za čitanje 7
ARSIZE_I_7	Ulazni	8 bita	Veličina niza čitanja iz kanala čitanja 7
ARADDR_I_7	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 7
ARREADY_O_7	Izlaz	—	Potvrda arbitra za zahtjev za čitanje s kanala za čitanje 7
RVALID_O_7	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 7
RDATA_O_7	Izlaz	[AXI_DATA_WIDTH-1 : 0]	Čitanje podataka s čitanja kanala 7
RLAST_O_7	Izlaz	—	Čitanje signala kraja okvira s čitanja kanala 7
BUSER_O_r7	Izlaz	—	Završetak čitanja za čitanje kanala 7
AWSIZE_I_0	Ulazni	8 bita	Veličina niza pisanja za kanal pisanja 0
WDATA_I_0	Ulazni	[AXI_DATA_WIDTH-1:0]	Ulaz video podataka za pisanje kanala 0
WVALID_I_0	Ulazni	—	Zapišite podatke važeće za pisanje kanala 0
AWVALID_I_0	Ulazni	—	Zahtjev za pisanje s kanala za pisanje 0
AWADDR_I_0	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 0
WREADY_O_0	Izlaz	—	Potvrda arbitra za zahtjev za pisanje s kanala za pisanje 0
BUSER_O_0	Izlaz	—	Završetak pisanja za pisanje kanala 0
AWSIZE_I_1	Ulazni	8 bita	Veličina niza pisanja za kanal pisanja 1
WDATA_I_1	Ulazni	[AXI_DATA_WIDTH-1:0]	Ulaz video podataka za pisanje kanala 1
WVALID_I_1	Ulazni	—	Zapišite podatke važeće za pisanje kanala 1
AWVALID_I_1	Ulazni	—	Zahtjev za pisanje s kanala za pisanje 1
AWADDR_I_1	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 1
WREADY_O_1	Izlaz	—	Potvrda arbitra za zahtjev za pisanje s kanala za pisanje 1
BUSER_O_1	Izlaz	—	Završetak pisanja za pisanje kanala 1
AWSIZE_I_2	Ulazni	8 bita	Veličina niza pisanja za kanal pisanja 2
WDATA_I_2	Ulazni	[AXI_DATA_WIDTH-1:0]	Ulaz video podataka za pisanje kanala 2
WVALID_I_2	Ulazni	—	Zapišite podatke važeće za pisanje kanala 2
AWVALID_I_2	Ulazni	—	Zahtjev za pisanje s kanala za pisanje 2
AWADDR_I_2	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 2
WREADY_O_2	Izlaz	—	Potvrda arbitra za zahtjev za pisanje s kanala za pisanje 2
BUSER_O_2	Izlaz	—	Završetak pisanja za pisanje kanala 2
AWSIZE_I_3	Ulazni	8 bita	Veličina niza pisanja za kanal pisanja 3
WDATA_I_3	Ulazni	[AXI_DATA_WIDTH-1:0]	Ulaz video podataka za pisanje kanala 3
WVALID_I_3	Ulazni	—	Zapišite podatke važeće za pisanje kanala 3
AWVALID_I_3	Ulazni	—	Zahtjev za pisanje s kanala za pisanje 3
AWADDR_I_3	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 3
WREADY_O_3	Izlaz	—	Potvrda arbitra za zahtjev za pisanje s kanala za pisanje 3
BUSER_O_3	Izlaz	—	Završetak pisanja za pisanje kanala 3
AWSIZE_I_4	Ulazni	8 bita	Veličina niza pisanja za kanal pisanja 4

………..nastavak
Signal Ime	Smjer	Širina	Opis
WDATA_I_4	Ulazni	[AXI_DATA_WIDTH-1:0]	Ulaz video podataka za pisanje kanala 4
WVALID_I_4	Ulazni	—	Zapišite podatke važeće za pisanje kanala 4
AWVALID_I_4	Ulazni	—	Zahtjev za pisanje s kanala za pisanje 4
AWADDR_I_4	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 4
WREADY_O_4	Izlaz	—	Potvrda arbitra za zahtjev za pisanje s kanala za pisanje 4
BUSER_O_4	Izlaz	—	Završetak pisanja za pisanje kanala 4
AWSIZE_I_5	Ulazni	8 bita	Veličina niza pisanja za kanal pisanja 5
WDATA_I_5	Ulazni	[AXI_DATA_WIDTH-1:0]	Ulaz video podataka za pisanje kanala 5
WVALID_I_5	Ulazni	—	Zapišite podatke važeće za pisanje kanala 5
AWVALID_I_5	Ulazni	—	Zahtjev za pisanje s kanala za pisanje 5
AWADDR_I_5	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 5
WREADY_O_5	Izlaz	—	Potvrda arbitra za zahtjev za pisanje s kanala za pisanje 5
BUSER_O_5	Izlaz	—	Završetak pisanja za pisanje kanala 5
AWSIZE_I_6	Ulazni	8 bita	Veličina niza pisanja za kanal pisanja 6
WDATA_I_6	Ulazni	[AXI_DATA_WIDTH-1:0]	Ulaz video podataka za pisanje kanala 6
WVALID_I_6	Ulazni	—	Zapišite podatke važeće za pisanje kanala 6
AWVALID_I_6	Ulazni	—	Zahtjev za pisanje s kanala za pisanje 6
AWADDR_I_6	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 6
WREADY_O_6	Izlaz	—	Potvrda arbitra za zahtjev za pisanje s kanala za pisanje 6
BUSER_O_6	Izlaz	—	Završetak pisanja za pisanje kanala 6
AWSIZE_I_7	Ulazni	8 bita	Veličina niza pisanja iz kanala pisanja 7
WDATA_I_7	Ulazni	[AXI_DATA_WIDTH-1:0]	Ulaz video podataka za pisanje kanala 7
WVALID_I_7	Ulazni	—	Zapišite podatke važeće za pisanje kanala 7
AWVALID_I_7	Ulazni	—	Napišite zahtjev s kanala pisanja 7
AWADDR_I_7	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se mora dogoditi pisanje s kanala pisanja 7
WREADY_O_7	Izlaz	—	Potvrda arbitra za zahtjev za pisanje s kanala za pisanje 7
BUSER_O_7	Izlaz	—	Završetak pisanja za pisanje kanala 7

Sljedeća tablica navodi ulazne i izlazne portove DDR AXI4 Arbitera za izvorno sučelje.
Tablica 2-3. Ulazni i izlazni priključci za sučelje Native Arbiter

Signal Ime	Smjer	Širina	Opis
reset_i	Ulazni	—	Aktivan niski asinkroni signal za resetiranje za dizajn
sys_clk_i	Ulazni	—	Sistemski sat
ddr_ctrl_ready_i	Ulazni	—	Prima ulazni signal spremnosti od DDR kontrolera
r0_req_i	Ulazni	—	Zahtjev za čitanje od inicijatora 0
r0_veličina_praska_i	Ulazni	8 bita	Očitajte veličinu praska
r0_rstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 0
r0_ack_o	Izlaz	—	Potvrda arbitra za čitanje zahtjeva od inicijatora 0

………..nastavak
Signal Ime	Smjer	Širina	Opis
r0_podaci_važeći_o	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 0
r0_gotovo_o	Izlaz	—	Čitajte dovršetak na inicijator 0
r1_req_i	Ulazni	—	Zahtjev za čitanje od inicijatora 1
r1_veličina_praska_i	Ulazni	8 bita	Očitajte veličinu praska
r1_rstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 1
r1_ack_o	Izlaz	—	Potvrda arbitra za čitanje zahtjeva od inicijatora 1
r1_podaci_važeći_o	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 1
r1_gotovo_o	Izlaz	—	Čitajte dovršetak na inicijator 1
r2_req_i	Ulazni	—	Zahtjev za čitanje od inicijatora 2
r2_veličina_praska_i	Ulazni	8 bita	Očitajte veličinu praska
r2_rstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 2
r2_ack_o	Izlaz	—	Potvrda arbitra za čitanje zahtjeva od inicijatora 2
r2_podaci_važeći_o	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 2
r2_gotovo_o	Izlaz	—	Čitajte dovršetak na inicijator 2
r3_req_i	Ulazni	—	Zahtjev za čitanje od inicijatora 3
r3_veličina_praska_i	Ulazni	8 bita	Očitajte veličinu praska
r3_rstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 3
r3_ack_o	Izlaz	—	Potvrda arbitra za čitanje zahtjeva od inicijatora 3
r3_podaci_važeći_o	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 3
r3_gotovo_o	Izlaz	—	Čitajte dovršetak na inicijator 3
r4_req_i	Ulazni	—	Zahtjev za čitanje od inicijatora 4
r4_veličina_praska_i	Ulazni	8 bita	Očitajte veličinu praska
r4_rstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 4
r4_ack_o	Izlaz	—	Potvrda arbitra za čitanje zahtjeva od inicijatora 4
r4_podaci_važeći_o	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 4
r4_gotovo_o	Izlaz	—	Čitajte dovršetak na inicijator 4
r5_req_i	Ulazni	—	Zahtjev za čitanje od inicijatora 5
r5_veličina_praska_i	Ulazni	8 bita	Očitajte veličinu praska
r5_rstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 5
r5_ack_o	Izlaz	—	Potvrda arbitra za čitanje zahtjeva od inicijatora 5
r5_podaci_važeći_o	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 5
r5_gotovo_o	Izlaz	—	Čitajte dovršetak na inicijator 5
r6_req_i	Ulazni	—	Zahtjev za čitanje od inicijatora 6
r6_veličina_praska_i	Ulazni	8 bita	Očitajte veličinu praska
r6_rstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 6
r6_ack_o	Izlaz	—	Potvrda arbitra za čitanje zahtjeva od inicijatora 6
r6_podaci_važeći_o	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 6
r6_gotovo_o	Izlaz	—	Čitajte dovršetak na inicijator 6
r7_req_i	Ulazni	—	Zahtjev za čitanje od inicijatora 7
r7_veličina_praska_i	Ulazni	8 bita	Očitajte veličinu praska

………..nastavak
Signal Ime	Smjer	Širina	Opis
r7_rstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa odakle se mora započeti čitanje za kanal čitanja 7
r7_ack_o	Izlaz	—	Potvrda arbitra za čitanje zahtjeva od inicijatora 7
r7_podaci_važeći_o	Izlaz	—	Čitanje valjanih podataka s čitanja kanala 7
r7_gotovo_o	Izlaz	—	Čitajte dovršetak na inicijator 7
rdata_o	Izlaz	[AXI_DATA_WIDTH – 1:0]	Izlaz video podataka iz kanala za čitanje
w0_veličina_praska_i	Ulazni	8 bita	Napišite veličinu praska
w0_podaci_i	Ulazni	[AXI_DATA_WIDTH – 1:0]	Unos video podataka za pisanje kanala 0
w0_podaci_važeći_i	Ulazni	—	Zapišite podatke važeće za pisanje kanala 0
w0_req_i	Ulazni	—	Napišite zahtjev od inicijatora 0
w0_wstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 0
w0_ack_o	Izlaz	—	Potvrda arbitra za pisanje zahtjeva od inicijatora 0
w0_done_o	Izlaz	—	Upišite završetak u inicijator 0
w1_veličina_praska_i	Ulazni	8 bita	Napišite veličinu praska
w1_podaci_i	Ulazni	[AXI_DATA_WIDTH – 1:0]	Unos video podataka za pisanje kanala 1
w1_podaci_važeći_i	Ulazni	—	Zapišite podatke važeće za pisanje kanala 1
w1_req_i	Ulazni	—	Napišite zahtjev od inicijatora 1
w1_wstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 1
w1_ack_o	Izlaz	—	Potvrda arbitra za pisanje zahtjeva od inicijatora 1
w1_done_o	Izlaz	—	Upišite završetak u inicijator 1
w2_veličina_praska_i	Ulazni	8 bita	Napišite veličinu praska
w2_podaci_i	Ulazni	[AXI_DATA_WIDTH – 1:0]	Unos video podataka za pisanje kanala 2
w2_podaci_važeći_i	Ulazni	—	Zapišite podatke važeće za pisanje kanala 2
w2_req_i	Ulazni	—	Napišite zahtjev od inicijatora 2
w2_wstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 2
w2_ack_o	Izlaz	—	Potvrda arbitra za pisanje zahtjeva od inicijatora 2
w2_done_o	Izlaz	—	Upišite završetak u inicijator 2
w3_veličina_praska_i	Ulazni	8 bita	Napišite veličinu praska
w3_podaci_i	Ulazni	[AXI_DATA_WIDTH – 1:0]	Unos video podataka za pisanje kanala 3
w3_podaci_važeći_i	Ulazni	—	Zapišite podatke važeće za pisanje kanala 3
w3_req_i	Ulazni	—	Napišite zahtjev od inicijatora 3
w3_wstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 3
w3_ack_o	Izlaz	—	Potvrda arbitra za pisanje zahtjeva od inicijatora 3
w3_done_o	Izlaz	—	Upišite završetak u inicijator 3
w4_veličina_praska_i	Ulazni	8 bita	Napišite veličinu praska
w4_podaci_i	Ulazni	[AXI_DATA_WIDTH – 1:0]	Unos video podataka za pisanje kanala 4
w4_podaci_važeći_i	Ulazni	—	Zapišite podatke važeće za pisanje kanala 4
w4_req_i	Ulazni	—	Napišite zahtjev od inicijatora 4
w4_wstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se mora dogoditi pisanje s kanala pisanja 4

………..nastavak
Signal Ime	Smjer	Širina	Opis
w4_ack_o	Izlaz	—	Potvrda arbitra za pisanje zahtjeva od inicijatora 4
w4_done_o	Izlaz	—	Upišite završetak u inicijator 4
w5_veličina_praska_i	Ulazni	8 bita	Napišite veličinu praska
w5_podaci_i	Ulazni	[AXI_DATA_WIDTH – 1:0]	Unos video podataka za pisanje kanala 5
w5_podaci_važeći_i	Ulazni	—	Zapišite podatke važeće za pisanje kanala 5
w5_req_i	Ulazni	—	Napišite zahtjev od inicijatora 5
w5_wstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 5
w5_ack_o	Izlaz	—	Potvrda arbitra za pisanje zahtjeva od inicijatora 5
w5_done_o	Izlaz	—	Upišite završetak u inicijator 5
w6_veličina_praska_i	Ulazni	8 bita	Napišite veličinu praska
w6_podaci_i	Ulazni	[AXI_DATA_WIDTH – 1:0]	Unos video podataka za pisanje kanala 6
w6_podaci_važeći_i	Ulazni	—	Zapišite podatke važeće za pisanje kanala 6
w6_req_i	Ulazni	—	Napišite zahtjev od inicijatora 6
w6_wstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 6
w6_ack_o	Izlaz	—	Potvrda arbitra za pisanje zahtjeva od inicijatora 6
w6_done_o	Izlaz	—	Upišite završetak u inicijator 6
w7_veličina_praska_i	Ulazni	8 bita	Napišite veličinu praska
w7_podaci_i	Ulazni	[AXI_DATA_WIDTH – 1:0]	Unos video podataka za pisanje kanala 7
w7_podaci_važeći_i	Ulazni	—	Zapišite podatke važeće za pisanje kanala 7
w7_req_i	Ulazni	—	Napišite zahtjev od inicijatora 7
w7_wstart_addr_i	Ulazni	[AXI_ADDR_WIDTH – 1:0]	DDR adresa na koju se pisanje mora dogoditi s kanala za pisanje 7
w7_ack_o	Izlaz	—	Potvrda arbitra za pisanje zahtjeva od inicijatora 7
w7_done_o	Izlaz	—	Upišite završetak u inicijator 7
AXI I/F signali
Čitaj adresu kanala
arid_o	Izlaz	[AXI_ID_WIDTH – 1:0]	Čitaj ID adrese. Identifikacija tag za čitanu adresnu grupu signala.
araddr_o	Izlaz	[AXI_ADDR_WIDTH – 1:0]	Pročitaj adresu. Pruža početnu adresu transakcije čitanja bursta. Navedena je samo početna adresa niza.
arlen_o	Izlaz	[7:0]	Duljina praska. Pruža točan broj prijenosa u nizu. Ove informacije određuju broj prijenosa podataka povezanih s adresom.
arsize_o	Izlaz	[2:0]	Veličina praska. Veličina svakog prijenosa u rafalu.
arburst_o	Izlaz	[1:0]	Vrsta praska. Zajedno s informacijama o veličini, detaljima kako se izračunava adresa za svaki prijenos unutar niza. Fiksirano na 2'b01 à Inkrementalni niz adresa.
arlock_o	Izlaz	[1:0]	Vrsta brave. Pruža dodatne informacije o atomskim karakteristikama prijenosa. Fiksirano na 2'b00 à Normal Access.

………..nastavak
Signal Ime	Smjer	Širina	Opis
arcache_o	Izlaz	[3:0]	Vrsta predmemorije. Pruža dodatne informacije o karakteristikama prijenosa koje je moguće predmemorirati. Fiksirano na 4'b0000 à Ne može se predmemorirati i ne može se međuspremnik.
arprot_o	Izlaz	[2:0]	Vrsta zaštite. Pruža informacije o jedinici zaštite za transakciju. Fiksirano na 3'b000 à Normalan, siguran pristup podacima.
arvalid_o	Izlaz	—	Pročitana adresa važeća. Kada je HIGH, adresa za čitanje i upravljačke informacije su važeće i ostaju visoke sve dok signal potvrde adrese, već, nije visok. 1 = Adresa i kontrolne informacije valjane 0 = Podaci o adresi i upravljanju nisu valjani
već_o	Ulazni	—	Čitajte adresu spremnu. Cilj je spreman prihvatiti adresu i povezane kontrolne signale. 1 = cilj spreman 0 = meta nije spremna
Čitaj podatkovni kanal
osloboditi	Ulazni	[AXI_ID_WIDTH – 1:0]	Pročitaj ID tag. ID tag očitane skupine podataka signala. Rid vrijednost generira cilj i mora odgovarati arid vrijednosti transakcije čitanja na koju odgovara.
rdata	Ulazni	[AXI_DATA_WIDTH – 1:0]	Čitanje podataka
odg	Ulazni	[1:0]	Pročitaj odgovor. Status pročitanog prijenosa. Dopušteni odgovori su OKAY, EXOKAY, SLVERR i DECERR.
rlast	Ulazni	—	Čitaj zadnje. Zadnji prijenos u nizu čitanja.
valjan	Ulazni	—	Čitaj valjano. Potrebni podaci za očitavanje su dostupni i prijenos očitanja se može dovršiti. 1 = dostupni podaci za čitanje 0 = očitani podaci nisu dostupni
spreman	Izlaz	—	Čitajte spremni. Inicijator može prihvatiti očitane podatke i informacije o odgovoru. 1= inicijator spreman 0 = inicijator nije spreman
Napiši adresu kanala
awid	Izlaz	[AXI_ID_WIDTH – 1:0]	Upiši ID adrese. Identifikacija tag za adresnu grupu signala pisanja.
awaddr	Izlaz	[AXI_ADDR_WIDTH – 1:0]	Napiši adresu. Daje adresu prvog prijenosa u burst transakciji pisanja. Pridruženi kontrolni signali koriste se za određivanje adresa preostalih prijenosa u nizu.
alen	Izlaz	[7:0]	Duljina praska. Pruža točan broj prijenosa u nizu. Ove informacije određuju broj prijenosa podataka povezanih s adresom.
awsize	Izlaz	[2:0]	Veličina praska. Veličina svakog prijenosa u rafalu. Bljeskalice trake bajtova pokazuju točno koje trake bajtova treba ažurirati.
prasak	Izlaz	[1:0]	Vrsta praska. Zajedno s informacijama o veličini, detaljima kako se izračunava adresa za svaki prijenos unutar niza. Fiksirano na 2'b01 à Inkrementalni niz adresa.

………..nastavak
Signal Ime	Smjer	Širina	Opis
užas	Izlaz	[1:0]	Vrsta brave. Pruža dodatne informacije o atomskim karakteristikama prijenosa. Fiksirano na 2'b00 à Normal Access.
awcache	Izlaz	[3:0]	Vrsta predmemorije. Označava atribute transakcije koji se mogu međuspremnik, predmemorirati, pisati kroz, vraćati i dodjeljivati. Fiksirano na 4'b0000 à Ne može se predmemorirati i ne može se međuspremnik.
awprot	Izlaz	[2:0]	Vrsta zaštite. Označava normalnu, privilegiranu ili sigurnu razinu zaštite transakcije i je li transakcija pristup podacima ili pristup uputama. Fiksno na 3'b000 à Normalan, siguran pristup podacima.
nevažeći	Izlaz	—	Napišite važeću adresu. Označava da su dostupne važeća adresa pisanja i kontrolni podaci. 1 = dostupne informacije o adresi i kontroli 0 = podaci o adresi i upravljanju nisu dostupni. Adresa i upravljačke informacije ostaju stabilne sve dok signal potvrde adrese, već spreman, ne postane VISOK.
već	Ulazni	—	Napišite adresu spremno. Označava da je cilj spreman prihvatiti adresu i povezane kontrolne signale. 1 = cilj spreman 0 = meta nije spremna
Zapiši podatkovni kanal
wdata	Izlaz	[AXI_DATA_WIDTH – 1:0]	Zapišite podatke
wstrb	Izlaz	[AXI_DATA_WIDTH – 8:0]	Pišite strobove. Ovaj signal označava koje staze bajtova ažurirati u memoriji. Postoji jedan strob za pisanje za svakih osam bitova sabirnice podataka za pisanje.
wlast	Izlaz	—	Napiši zadnje. Zadnji prijenos u nizu pisanja.
wvažeći	Izlaz	—	Napiši valjano. Dostupni su važeći podaci za pisanje i stroboskopi. 1 = zapis podataka i stroboskopi dostupni 0 = pisanje podataka i stroboskopi nisu dostupni
spreman	Ulazni	—	Pišite spremni. Cilj može prihvatiti podatke za pisanje. 1 = cilj spreman 0 = meta nije spremna
Napiši kanal odgovora
ponuda	Ulazni	[AXI_ID_WIDTH – 1:0]	ID odgovora. Identifikacija tag odgovora za pisanje. Vrijednost ponude mora odgovarati vrijednosti awid transakcije pisanja na koju cilj odgovara.
bresp	Ulazni	[1:0]	Napiši odgovor. Status transakcije pisanja. Dopušteni odgovori su OKAY, EXOKAY, SLVERR i DECERR.
bvažeći	Ulazni	—	Napišite valjani odgovor. Dostupan je važeći odgovor za pisanje. 1 = dostupan odgovor za pisanje 0 = odgovor za pisanje nije dostupan
kruhasta	Izlaz	—	Odgovor spreman. Inicijator može prihvatiti informaciju o odgovoru. 1 = inicijator spreman 0 = inicijator nije spreman

Vremenski dijagrami (postavite pitanje)
Ovaj odjeljak govori o DDR_AXI4_Arbiter vremenskim dijagramima. Sljedeće slike prikazuju vezu ulaza zahtjeva za čitanje i pisanje, početnu memorijsku adresu, ulaze za pisanje od vanjskog inicijatora, potvrdu za čitanje ili pisanje i ulaze za završetak čitanja ili pisanja koje daje arbitar.
Slika 3-1. Vremenski dijagram za signale koji se koriste u pisanju/čitanju kroz AXI4 sučelje

Testna ploča (postavite pitanje)
Unificirani ispitni uređaj koristi se za provjeru i testiranje DDR_AXI4_Arbiter koji se zove korisnički testni uređaj. Testbench je osiguran za provjeru funkcionalnosti DDR_AXI4_Arbiter IP-a. Ovaj ispitni uređaj radi samo za dva kanala za čitanje i dva kanala za pisanje s konfiguracijom sučelja sabirnice.
 Simulacija (postavite pitanje)
Sljedeći koraci opisuju kako simulirati jezgru pomoću testnog stola:

1. Otvorite karticu Libero® SoC Catalog, proširite Solutions-Video, dvokliknite DDR_AXI4_Arbiter, a zatim kliknite OK. Dokumentacija povezana s IP-om navedena je pod Dokumentacija. Važno: Ako ne vidite karticu Katalog, idite na View > Windows izbornik i kliknite Katalog kako biste ga učinili vidljivim.

Slika 4-1. DDR_AXI4_Arbiter IP Core u Libero SoC katalogu

Pojavljuje se prozor za stvaranje komponente kao što je prikazano u nastavku. Pritisnite OK. Provjerite je li naziv DDR_AXI4_ARBITER_PF_C0.
Slika 4-2. Stvori komponentu

Konfigurirajte IP za 2 kanala za čitanje, 2 kanala za pisanje i odaberite Sučelje sabirnice kao što je prikazano na sljedećoj slici i kliknite OK za generiranje IP-a.
Slika 4-3. Konfiguracija

Na kartici Hijerarhija poticaja odaberite testni uređaj (DDR_AXI4_ARBITER_PF_tb.v), kliknite desnom tipkom miša, a zatim kliknite Simuliraj dizajn prije sinteze > Interaktivno otvori.
Važno: Ako ne vidite karticu Hijerarhija poticaja, idite na View > Windows izbornik i kliknite Hijerarhija poticaja kako biste ga učinili vidljivim.
Slika 4-4. Simulacija dizajna prije sintezeModelSim se otvara s testnim stolom file, kao što je prikazano na sljedećoj slici.
Slika 4-5. Prozor simulacije ModelSim

Važno: Ako se simulacija prekine zbog ograničenja vremena izvođenja navedenog u .do file, koristite naredbu run -all za dovršetak simulacije.
Povijest revizija (postavite pitanje)
Povijest revizija opisuje promjene koje su implementirane u dokumentu. Promjene su navedene po reviziji, počevši od najnovije objave.
Tablica 5-1. Povijest revizija

Revizija	Datum	Opis
A	04/2023	Slijedi popis promjena u reviziji A dokumenta: • Migrirao dokument na Microchip predložak. • Broj dokumenta ažuriran na DS00004976A s 50200950. • Dodano 4. Testna klupa.
2.0	—	Slijedi popis promjena u reviziji 2.0 dokumenta: • Dodano Slika 1-2. • Dodano Tablica 2-2. • Ažurirani nazivi nekih naziva ulaznih i izlaznih signala u Tablica 2-2.
1.0	—	Početno izdanje.

Microchip FPGA podrška (postavite pitanje)
Microchip FPGA grupa proizvoda podupire svoje proizvode raznim uslugama podrške, uključujući Službu za korisnike, Centar za tehničku podršku za korisnike, webmjestu i prodajnim uredima diljem svijeta. Korisnicima se predlaže da posjete Microchipove online resurse prije kontaktiranja podrške jer je vrlo vjerojatno da je na njihove upite već odgovoreno. Kontaktirajte Centar za tehničku podršku putem webstranici na www.microchip.com/support. Navedite broj dijela FPGA uređaja, odaberite odgovarajuću kategoriju slučaja i prenesite dizajn files tijekom izrade slučaja tehničke podrške. Obratite se korisničkoj službi za netehničku podršku proizvoda, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.

• Iz Sjeverne Amerike nazovite 800.262.1060
• Iz ostatka svijeta nazovite 650.318.4460
• Faks, s bilo kojeg mjesta u svijetu, 650.318.8044

Podaci o mikročipu (postavite pitanje)

Microchip Webstranica (postavite pitanje)
Microchip pruža online podršku putem našeg webmjesto na www.microchip.com/. Ovaj webmjesto se koristi za izradu filei informacije koje su lako dostupne kupcima. Neki od dostupnih sadržaja uključuju:

• Podrška za proizvode – Podatkovne tablice i pogreške, bilješke o primjeni i sampprogrami, resursi za dizajn, korisnički vodiči i dokumenti hardverske podrške, najnovija izdanja softvera i arhivirani softver
• Opća tehnička podrška – Često postavljana pitanja (FAQ), zahtjevi za tehničku podršku, online grupe za raspravu, popis članova partnerskog programa Microchip design
• Poslovanje Microchipa – Vodiči za odabir i naručivanje proizvoda, najnovija Microchipova priopćenja za tisak, popis seminara i događaja, popis prodajnih ureda Microchipa, distributera i predstavnika tvornica

Usluga obavijesti o promjeni proizvoda (postavite pitanje)
Microchipova usluga obavješćivanja o promjeni proizvoda pomaže korisnicima da budu u toku s Microchipovim proizvodima. Pretplatnici će primati obavijesti e-poštom kad god postoje promjene, ažuriranja, revizije ili greške vezane uz određenu obitelj proizvoda ili razvojni alat od interesa. Za registraciju idite na www.microchip.com/pcn i slijedite upute za registraciju.
Korisnička podrška (postavite pitanje)
Korisnici Microchip proizvoda mogu dobiti pomoć kroz nekoliko kanala:

• Distributer ili zastupnik
• Lokalni prodajni ured
• Inženjer za ugrađena rješenja (ESE)
• Tehnička podrška

Korisnici bi trebali kontaktirati svog distributera, predstavnika ili ESE za podršku. Lokalni prodajni uredi također su dostupni za pomoć kupcima. Popis prodajnih ureda i lokacija uključen je u ovaj dokument. Tehnička podrška dostupna je putem webstranica na: www.microchip.com/support.
Microchip osmišljava značajku zaštite koda (postavite pitanje)
Imajte na umu sljedeće pojedinosti značajke zaštite koda na Microchip proizvodima:

• Microchip proizvodi zadovoljavaju specifikacije sadržane u njihovom posebnom Microchip podatkovnom listu.
• Microchip vjeruje da je njegova obitelj proizvoda sigurna kada se koristi na predviđeni način, unutar radnih specifikacija i pod normalnim uvjetima.
• Microchip cijeni i agresivno štiti svoja prava intelektualnog vlasništva. Pokušaji kršenja značajki zaštite koda Microchipovih proizvoda strogo su zabranjeni i mogu predstavljati kršenje Zakona o autorskim pravima u digitalnom tisućljeću.
• Niti Microchip niti bilo koji drugi proizvođač poluvodiča ne može jamčiti sigurnost svog koda. Zaštita kodom ne znači da jamčimo da je proizvod "neslomljiv". Zaštita koda stalno se razvija. Microchip je predan stalnom poboljšanju značajki zaštite koda naših proizvoda.

Pravna obavijest (postavite pitanje)
Ova publikacija i informacije u njoj mogu se koristiti samo s Microchip proizvodima, uključujući dizajn, testiranje i integraciju Microchip proizvoda s vašom aplikacijom. Korištenje ovih informacija na bilo koji drugi način krši ove uvjete. Informacije o aplikacijama uređaja daju se samo radi vaše udobnosti i mogu biti zamijenjene ažuriranjima. Vaša je odgovornost osigurati da vaša aplikacija zadovoljava vaše specifikacije. Obratite se svom lokalnom Microchipovom prodajnom uredu za dodatnu podršku ili potražite dodatnu podršku na www.microchip.com/en-us/support/design-help/ usluge podrške klijentima. OVE INFORMACIJE PRUŽA MICROCHIP "KAKVE JESU". MICROCHIP NE DAJE NIKAKVA IZJAVA ILI JAMSTVA BILO KOJE VRSTE, BILO IZRIČITA ILI PODRAZUMEVANA, PISMENA ILI USMENA, ZAKONSKA ILI DRUGAČA, U VEZI SA INFORMACIJAMA, UKLJUČUJUĆI, ALI NE OGRANIČAVAJUĆI SE NA, BILO KOJA IMPLICIRANA JAMSTVA O NEKRŠENJU PRAVA, PRIKLADNOSTI ZA PRODAJU ESS ZA ODREĐENU NAMJENU ILI JAMSTVA VEZANO ZA NJEGOVO STANJE, KVALITETU ILI IZVEDBU. MICROCHIP NI U KOJEM SLUČAJU NEĆE BITI ODGOVORAN ZA BILO KOJI IZRAVNI, POSEBNI, KAZNENI, SLUČAJNI ILI POSLJEDIČNI GUBITAK, ŠTETU, TROŠAK ILI TROŠAK BILO KOJE VRSTE U VEZI S INFORMACIJAMA ILI NJIHOVIM KORIŠTENJEM, ČAK I AKO JE MICROCHIP BILO OBAVEŠTENO MOGUĆNOST ILI ŠTETE SU PREDVIĐIVE? U NAJVEĆOJ MJERI DOPUŠTENOJ ZAKONOM, UKUPNA ODGOVORNOST MICROCHIPA ZA SVE ZAHTJEVE NA BILO KOJI NAČIN VEZANE S INFORMACIJAMA ILI NJIHOVIM KORIŠTENJEM NEĆE PRELAZITI BROJ NAKNADA, AKO IMA, KOJE STE PLATILI IZRAVNO MICROCHIPU ZA INFORMACIJU. Korištenje Microchip uređaja u aplikacijama za održavanje života i/ili sigurnost u potpunosti je na rizik kupca, a kupac se slaže da će braniti, obeštetiti i zaštititi Microchip od bilo koje štete, potraživanja, tužbi ili troškova proizašlih iz takve upotrebe. Nikakve licence se ne prenose, implicitno ili na neki drugi način, pod bilo kojim Microchipovim pravima intelektualnog vlasništva osim ako nije drugačije navedeno.
Zaštitni znakovi (postavite pitanje)
Naziv i logotip Microchipa, logotip Microchipa, Adaptec, AVR, AVR logotip, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron i XMEGA registrirani su zaštitni znaci tvrtke Microchip Technology Incorporated u SAD-u i drugim zemljama. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime i ZL registrirani su zaštitni znakovi Microchip Technology Incorporated u SAD-u Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Gumb na zaslonu, KoD, maxCrypto, maksView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect i ZENA zaštitni su znakovi tvrtke Microchip Technology Incorporated u SAD-u i drugim zemljama. SQTP je uslužni znak tvrtke Microchip Technology Incorporated u SAD-u. Logotip Adaptec, Frequency on Demand, Silicon Storage Technology i Symmcom registrirani su zaštitni znaci Microchip Technology Inc. u drugim zemljama. GestIC je registrirani zaštitni znak Microchip Technology Germany II GmbH & Co. KG, podružnice Microchip Technology Inc., u drugim zemljama. Svi ostali ovdje spomenuti zaštitni znakovi vlasništvo su svojih odgovarajućih tvrtki. © 2023, Microchip Technology Incorporated i njegove podružnice. Sva prava pridržana.
ISBN: 978-1-6683-2302-1 Sustav upravljanja kvalitetom (postavite pitanje) Za informacije o Microchipovim sustavima upravljanja kvalitetom, posjetite www.microchip.com/kvaliteta.

Prodaja i servis širom svijeta

AMERIKA	AZIJA/PACIFIK	AZIJA/PACIFIK	EUROPA
Korporativno Ured 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Tehnička podrška: www.microchip.com/support Web Adresa: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, Teksas Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, Teksas Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, Teksas Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078	Australija – Sydney Tel: 61-2-9868-6733 Kina – Peking Tel: 86-10-8569-7000 Kina – Chengdu Tel: 86-28-8665-5511 Kina – Chongqing Tel: 86-23-8980-9588 Kina – Dongguan Tel: 86-769-8702-9880 Kina – Guangzhou Tel: 86-20-8755-8029 Kina – Hangzhou Tel: 86-571-8792-8115 Kina – Hong Kong SAR Tel: 852-2943-5100 Kina – Nanjing Tel: 86-25-8473-2460 Kina – Qingdao Tel: 86-532-8502-7355 Kina – Šangaj Tel: 86-21-3326-8000 Kina – Shenyang Tel: 86-24-2334-2829 Kina – Shenzhen Tel: 86-755-8864-2200 Kina – Suzhou Tel: 86-186-6233-1526 Kina – Wuhan Tel: 86-27-5980-5300 Kina – Xian Tel: 86-29-8833-7252 Kina – Xiamen Tel: 86-592-2388138 Kina – Zhuhai Tel: 86-756-3210040	Indija – Bangalore Tel: 91-80-3090-4444 Indija – New Delhi Tel: 91-11-4160-8631 Indija - Puna Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokio Tel: 81-3-6880-3770 Koreja – Daegu Tel: 82-53-744-4301 Koreja – Seul Tel: 82-2-554-7200 Malezija – Kuala Lumpur Tel: 60-3-7651-7906 Malezija – Penang Tel: 60-4-227-8870 Filipini – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Tajvan – Hsin Chu Tel: 886-3-577-8366 Tajvan – Kaohsiung Tel: 886-7-213-7830 Tajvan – Taipei Tel: 886-2-2508-8600 Tajland – Bangkok Tel: 66-2-694-1351 Vijetnam – Ho Chi Minh Tel: 84-28-5448-2100	Austrija – Wels Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Danska – Kopenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Finska – Espoo Tel: 358-9-4520-820 Francuska – Pariz Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Njemačka – Garching Tel: 49-8931-9700 Njemačka – Haan Tel: 49-2129-3766400 Njemačka – Heilbronn Tel: 49-7131-72400 Njemačka – Karlsruhe Tel: 49-721-625370 Njemačka – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Njemačka – Rosenheim Tel: 49-8031-354-560 Izrael – Ra'anana Tel: 972-9-744-7705 Italija – Milano Tel: 39-0331-742611 Faks: 39-0331-466781 Italija – Padova Tel: 39-049-7625286 Nizozemska – Drunen Tel: 31-416-690399 Faks: 31-416-690340 Norveška – Trondheim Tel: 47-72884388 Poljska – Varšava Tel: 48-22-3325737 Rumunjska – Bukurešt Tel: 40-21-407-87-50 Španjolska – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švedska – Gothenberg Tel: 46-31-704-60-40 Švedska – Stockholm Tel: 46-8-5090-4654 Velika Britanija – Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820

© 2023 Microchip Technology Inc. i njegove podružnice

Dokumenti / Resursi

MICROCHIP DDR AXI4 Arbiter [pdf] Korisnički priručnik DDR AXI4 Arbiter, DDR AXI4, Arbiter

Reference

• korisnički priručnik