MICROCHIP DDR AXI4 Arbiter

Uvod: Standard protokola AXI4-Stream uporablja terminologijo Master in Slave. Enakovredna Microchipova terminologija, uporabljena v tem dokumentu, je Iniciator oziroma Target.
Povzetek: V spodnji tabeli je povzetek značilnosti DDR AXI4 Arbiter.

Značilno	Vrednost
Osnovna različica	DDR AXI4 Arbiter v2.2
Podprte družine naprav	–
Podprto licenciranje toka orodja	–

Lastnosti: DDR AXI4 Arbiter ima naslednje ključne lastnosti:

• Jedro IP mora biti nameščeno v katalogu IP programske opreme Libero SoC.
• Jedro je konfigurirano, ustvarjeno in instancirano znotraj orodja SmartDesign za vključitev na seznam projektov Libero.

Uporaba in zmogljivost naprave:

Podrobnosti naprave	Družina	Naprava	Viri	Zmogljivost (MHz)
LUTs DFF RAMs LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Funkcionalni opis

Funkcionalni opis: Ta razdelek opisuje podrobnosti izvedbe DDR_AXI4_Arbiter. Naslednja slika prikazuje najvišjo raven pin-out diagrama DDR AXI4 Arbiter.

Parametri DDR_AXI4_Arbiter in signali vmesnika

Nastavitve konfiguracije:
Konfiguracijske nastavitve za DDR_AXI4_Arbiter v tem dokumentu niso določene.

Vhodni in izhodni signali:
V tem dokumentu niso navedeni vhodni in izhodni signali za DDR_AXI4_Arbiter.

Časovni diagrami
Časovni diagrami za DDR_AXI4_Arbiter v tem dokumentu niso navedeni.

Testna miza

Simulacija:
Podrobnosti simulacije za DDR_AXI4_Arbiter niso navedene v tem dokumentu.
Zgodovina revizij
Zgodovina revizij za DDR_AXI4_Arbiter v tem dokumentu ni navedena.
Podpora za Microchip FPGA
Informacije o podpori Microchip FPGA za DDR_AXI4_Arbiter v tem dokumentu niso določene.

Navodila za uporabo izdelka

1. Namestite DDR AXI4 Arbiter v2.2 v katalog IP programske opreme Libero SoC.
2. Konfigurirajte, ustvarite in instancirajte jedro znotraj orodja SmartDesign za vključitev na seznam projektov Libero.

Uvod (zastavite vprašanje)

Spomini so sestavni del vsake tipične video in grafične aplikacije. Uporabljajo se za medpomnjenje celotnih video okvirjev, ko lokalni pomnilnik FPGA ne zadošča za celoten okvir. Če obstaja več branj in zapisov video okvirjev v DDR, bo potreben razsodnik za razsojanje med več zahtevami. DDR AXI4 Arbiter IP ponuja 8 pisalnih kanalov za pisanje medpomnilnikov okvirjev v zunanji pomnilnik DDR in 8 bralnih kanalov za branje okvirjev iz zunanjega pomnilnika. Arbitraža temelji na načelu "prvi prispe, prvi melje". Če se pojavita dve zahtevi hkrati, ima prednost kanal z nižjo številko kanala. Arbiter se prek vmesnika AXI4 poveže z IP krmilnikom DDR. DDR AXI4 Arbiter zagotavlja vmesnik AXI4 Initiator za krmilnike DDR na čipu. Arbiter podpira do osem kanalov za pisanje in osem kanalov za branje. Blok arbitrira med osmimi kanali za branje, da zagotovi dostop do kanala za branje AXI na način, ki prvi pride, prvi melje. Blok arbitrira med osmimi pisalnimi kanali, da zagotovi dostop do pisalnega kanala AXI na način, kdor prvi pride, prvi melje. Vseh osem kanalov za branje in pisanje ima enako prednost. Vmesnik AXI4 Initiator za Arbiter IP je mogoče konfigurirati za različne širine podatkov v razponu od 64 bitov do 512 bitov.
Pomembno: Standard protokola AXI4-Stream uporablja terminologijo »Master« in »Slave«. Enakovredna Microchipova terminologija, uporabljena v tem dokumentu, je Iniciator oziroma Target.
Povzetek (postavite vprašanje)
V spodnji tabeli je povzetek značilnosti DDR AXI4 Arbiter.

Tabela 1. Značilnosti razsodnika DDR AXI4

Ta dokument velja za DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Zahteva Libero® SoC v12.3 ali novejše izdaje. IP se lahko uporablja v načinu RTL brez licence. Za več informacij glejte DDR_AXI4_Arbiter.

Funkcije (postavite vprašanje)

DDR AXI4 Arbiter ima naslednje ključne lastnosti:

• Osem kanalov za pisanje
• Osem kanalov za branje
• AXI4 vmesnik za DDR krmilnik
• Nastavljiva širina AXI4: 64, 128, 256 in 512 bitov
• Nastavljiva širina naslova: 32 do 64 bitov

Implementacija IP Core v Libero® Design Suite (zastavite vprašanje)
Jedro IP mora biti nameščeno v katalogu IP programske opreme Libero SoC. To se samodejno namesti prek funkcije za posodobitev kataloga IP v programski opremi Libero SoC ali pa se jedro IP ročno prenese iz kataloga. Ko je jedro IP nameščeno v katalogu IP programske opreme Libero SoC, je jedro konfigurirano, ustvarjeno in instancirano v orodju SmartDesign za vključitev na seznam projektov Libero.
Uporaba in zmogljivost naprave (zastavite vprašanje)
Naslednja tabela navaja uporabo naprave, uporabljene za DDR_AXI4_Arbiter.
Tabela 2. Uporaba DDR_AXI4_Arbiter

Naprava Podrobnosti		Viri		Zmogljivost (MHz)	RAM-i		Matematični bloki	čip Globali
Družina	Naprava	LUTs	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Pomembno:

• Podatki v prejšnji tabeli so zajeti s tipičnimi nastavitvami sinteze in postavitve. IP je konfiguriran za osem pisalnih kanalov, osem bralnih kanalov, širino naslova 32 bitov in širino podatkov 512 bitov.
• Ura je med izvajanjem časovne analize omejena na 200 MHz, da se dosežejo številke zmogljivosti.

Funkcionalni opis (zastavite vprašanje)
Ta razdelek opisuje podrobnosti izvedbe DDR_AXI4_Arbiter. Naslednja slika prikazuje najvišjo raven pin-out diagrama DDR AXI4 Arbiter. Slika 1-1. Blokovni diagram najvišje ravni za vmesnik Native Arbiter

Naslednja slika prikazuje blokovni diagram DDR_AXI4_Arbiter na sistemski ravni v načinu vmesnika vodila. Slika 1-2. Blokovni diagram DDR_AXI4_Arbiter na sistemski ravni

Transakcija branja se sproži z nastavitvijo vhodnega signala r(x)_req_i visoko na določenem kanalu branja. Razsodnik se odzove s potrditvijo, ko je pripravljen servisirati zahtevo za branje. Potem je sampnastavi začetni naslov AXI in prebere velikost izbruha, ki je vnesena iz zunanjega iniciatorja. Kanal obdeluje vhode in generira potrebne transakcije AXI za branje podatkov iz pomnilnika DDR. Izhodni podatki o branju iz razsodnika so skupni vsem kanalom za branje. Med odčitavanjem podatkov veljajo prebrani podatki ustreznega kanala visoko. Konec transakcije branja je označen s signalom opravljeno branje, ko so poslani vsi zahtevani bajti. Podobno kot transakcija branja se transakcija pisanja sproži z nastavitvijo vhodnega signala w(x)_req_i na visoko vrednost. Skupaj s signalom zahteve je treba med zahtevo navesti začetni naslov pisanja in dolžino niza. Ko je razsodnik na voljo za servisiranje pisne zahteve, se odzove s pošiljanjem potrditvenega signala na ustreznem kanalu. Nato mora uporabnik zagotoviti zapisovalne podatke skupaj s podatkovno veljavnim signalom na kanalu. Število taktov, v katerih veljajo visoki podatki, se mora ujemati z dolžino izbruha. Razsodnik zaključi operacijo pisanja in nastavi signal za opravljeno pisanje visoko, kar pomeni zaključek transakcije pisanja.
Parametri DDR_AXI4_Arbiter in signali vmesnika (zastavite vprašanje)
Ta razdelek obravnava parametre v konfiguratorju GUI DDR_AXI4_Arbiter in V/I signale.
2.1 Nastavitve konfiguracije (zastavite vprašanje)
Naslednja tabela navaja opis konfiguracijskih parametrov, uporabljenih v strojni izvedbi DDR_AXI4_Arbiter. To so splošni parametri in jih je mogoče spreminjati glede na zahteve aplikacije.

Tabela 2-1. Konfiguracijski parameter

Signal Ime	Opis
AXI ID širina	Določa širino AXI ID.
Širina podatkov AXI	Določa širino podatkov AXI.
Širina naslova AXI	Določa širino naslova AXI
Število prebranih kanalov	Možnosti za izbiro zahtevanega števila pisalnih kanalov iz spustnega menija v razponu od enega do osmih pisalnih kanalov.
Število kanalov za pisanje	Možnosti za izbiro zahtevanega števila kanalov za branje iz spustnega menija v razponu od enega kanala do osem kanalov za branje.
AXI4_IZBOR	Možnosti izbire med AXI4_MASTER in AXI4_MIRRORED_SLAVE.
Arbiter vmesnik	Možnost izbire vmesnika vodila.

Vhodni in izhodni signali (postavite vprašanje)
Naslednja tabela navaja vhodna in izhodna vrata vmesnika DDR AXI4 Arbiter for Bus.
Tabela 2-2. Vhodna in izhodna vrata za vmesnik vodila Arbiter

Signal Ime	Smer	širina	Opis
reset_i	Vnos	—	Aktiven nizek asinhroni signal ponastavitve za načrtovanje
sys_ckl_i	Vnos	—	Sistemska ura
ddr_ctrl_ready_i	Vnos	—	Prejme pripravljen vhodni signal iz krmilnika DDR
ARVALID_I_0	Vnos	—	Zahteva za branje iz kanala za branje 0
ARSIZE_I_0	Vnos	8 bitov	velikost zaporednega branja iz kanala za branje 0
ARADDR_I_0	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 0
ARREADY_O_0	Izhod	—	Potrditev razsodnika za zahtevo za branje iz kanala za branje 0
RVALID_O_0	Izhod	—	Preberite veljavne podatke iz prebranega kanala 0
RDATA_O_0	Izhod	[AXI_DATA_WIDTH-1 : 0]	Branje podatkov iz bralnega kanala 0
RLAST_O_0	Izhod	—	Preberi signal konca okvirja iz prebranega kanala 0
BUSER_O_r0	Izhod	—	Zaključek branja za branje kanala 0
ARVALID_I_1	Vnos	—	Zahteva za branje iz kanala za branje 1
ARSIZE_I_1	Vnos	8 bitov	Velikost zaporednega branja iz kanala za branje 1
ARADDR_I_1	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 1
ARREADY_O_1	Izhod	—	Potrditev razsodnika za zahtevo za branje iz kanala za branje 1
RVALID_O_1	Izhod	—	Preberite veljavne podatke iz prebranega kanala 1
RDATA_O_1	Izhod	[AXI_DATA_WIDTH-1 : 0]	Branje podatkov iz bralnega kanala 1
RLAST_O_1	Izhod	—	Preberi signal konca okvirja iz prebranega kanala 1
BUSER_O_r1	Izhod	—	Zaključek branja za branje kanala 1
ARVALID_I_2	Vnos	—	Zahteva za branje iz kanala za branje 2

………..nadaljevano
Signal Ime	Smer	širina	Opis
ARSIZE_I_2	Vnos	8 bitov	Velikost zaporednega branja iz kanala za branje 2
ARADDR_I_2	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 2
ARREADY_O_2	Izhod	—	Potrditev razsodnika za zahtevo za branje iz kanala za branje 2
RVALID_O_2	Izhod	—	Preberite veljavne podatke iz prebranega kanala 2
RDATA_O_2	Izhod	[AXI_DATA_WIDTH-1 : 0]	Branje podatkov iz bralnega kanala 2
RLAST_O_2	Izhod	—	Preberi signal konca okvirja iz prebranega kanala 2
BUSER_O_r2	Izhod	—	Zaključek branja za branje kanala 2
ARVALID_I_3	Vnos	—	Zahteva za branje iz kanala za branje 3
ARSIZE_I_3	Vnos	8 bitov	Velikost zaporednega branja iz kanala za branje 3
ARADDR_I_3	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 3
ARREADY_O_3	Izhod	—	Potrditev razsodnika za zahtevo za branje iz kanala za branje 3
RVALID_O_3	Izhod	—	Preberite veljavne podatke iz prebranega kanala 3
RDATA_O_3	Izhod	[AXI_DATA_WIDTH-1 : 0]	Branje podatkov iz bralnega kanala 3
RLAST_O_3	Izhod	—	Preberi signal konca okvirja iz prebranega kanala 3
BUSER_O_r3	Izhod	—	Zaključek branja za branje kanala 3
ARVALID_I_4	Vnos	—	Zahteva za branje iz kanala za branje 4
ARSIZE_I_4	Vnos	8 bitov	Velikost zaporednega branja iz kanala za branje 4
ARADDR_I_4	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 4
ARREADY_O_4	Izhod	—	Potrditev razsodnika za zahtevo za branje iz kanala za branje 4
RVALID_O_4	Izhod	—	Preberite veljavne podatke iz prebranega kanala 4
RDATA_O_4	Izhod	[AXI_DATA_WIDTH-1 : 0]	Branje podatkov iz bralnega kanala 4
RLAST_O_4	Izhod	—	Preberi signal konca okvirja iz prebranega kanala 4
BUSER_O_r4	Izhod	—	Zaključek branja za branje kanala 4
ARVALID_I_5	Vnos	—	Zahteva za branje iz kanala za branje 5
ARSIZE_I_5	Vnos	8 bitov	Velikost zaporednega branja iz kanala za branje 5
ARADDR_I_5	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 5
ARREADY_O_5	Izhod	—	Potrditev razsodnika za zahtevo za branje iz kanala za branje 5
RVALID_O_5	Izhod	—	Preberite veljavne podatke iz prebranega kanala 5
RDATA_O_5	Izhod	[AXI_DATA_WIDTH-1 : 0]	Branje podatkov iz bralnega kanala 5
RLAST_O_5	Izhod	—	Preberi signal konca okvirja iz prebranega kanala 5
BUSER_O_r5	Izhod	—	Zaključek branja za branje kanala 5
ARVALID_I_6	Vnos	—	Zahteva za branje iz kanala za branje 6
ARSIZE_I_6	Vnos	8 bitov	Velikost zaporednega branja iz kanala za branje 6
ARADDR_I_6	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 6
ARREADY_O_6	Izhod	—	Potrditev razsodnika za zahtevo za branje iz kanala za branje 6
RVALID_O_6	Izhod	—	Preberite veljavne podatke iz prebranega kanala 6
RDATA_O_6	Izhod	[AXI_DATA_WIDTH-1 : 0]	Branje podatkov iz bralnega kanala 6
RLAST_O_6	Izhod	—	Preberi signal konca okvirja iz prebranega kanala 6

………..nadaljevano
Signal Ime	Smer	širina	Opis
BUSER_O_r6	Izhod	—	Zaključek branja za branje kanala 6
ARVALID_I_7	Vnos	—	Zahteva za branje iz kanala za branje 7
ARSIZE_I_7	Vnos	8 bitov	Velikost zaporednega branja iz kanala za branje 7
ARADDR_I_7	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 7
ARREADY_O_7	Izhod	—	Potrditev razsodnika za zahtevo za branje iz kanala za branje 7
RVALID_O_7	Izhod	—	Preberite veljavne podatke iz prebranega kanala 7
RDATA_O_7	Izhod	[AXI_DATA_WIDTH-1 : 0]	Branje podatkov iz bralnega kanala 7
RLAST_O_7	Izhod	—	Preberi signal konca okvirja iz prebranega kanala 7
BUSER_O_r7	Izhod	—	Zaključek branja za branje kanala 7
AWSIZE_I_0	Vnos	8 bitov	Velikost zapisovalnega niza za pisalni kanal 0
WDATA_I_0	Vnos	[AXI_DATA_WIDTH-1:0]	Vhod video podatkov za pisanje kanala 0
WVALID_I_0	Vnos	—	Zapišite podatke, veljavne za zapis kanala 0
AWVALID_I_0	Vnos	—	Zahteva za pisanje iz kanala za pisanje 0
AWADDR_I_0	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 0
AWREADY_O_0	Izhod	—	Potrditev razsodnika za pisanje zahteve iz kanala za pisanje 0
BUSER_O_0	Izhod	—	Zaključek pisanja za pisanje kanala 0
AWSIZE_I_1	Vnos	8 bitov	Velikost zapisovalnega niza za pisalni kanal 1
WDATA_I_1	Vnos	[AXI_DATA_WIDTH-1:0]	Vhod video podatkov za pisanje kanala 1
WVALID_I_1	Vnos	—	Zapišite podatke, veljavne za zapis kanala 1
AWVALID_I_1	Vnos	—	Zahteva za pisanje iz kanala za pisanje 1
AWADDR_I_1	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 1
AWREADY_O_1	Izhod	—	Potrditev razsodnika za pisanje zahteve iz kanala za pisanje 1
BUSER_O_1	Izhod	—	Zaključek pisanja za pisanje kanala 1
AWSIZE_I_2	Vnos	8 bitov	Velikost zapisovalnega niza za pisalni kanal 2
WDATA_I_2	Vnos	[AXI_DATA_WIDTH-1:0]	Vhod video podatkov za pisanje kanala 2
WVALID_I_2	Vnos	—	Zapišite podatke, veljavne za zapis kanala 2
AWVALID_I_2	Vnos	—	Zahteva za pisanje iz kanala za pisanje 2
AWADDR_I_2	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 2
AWREADY_O_2	Izhod	—	Potrditev razsodnika za pisanje zahteve iz kanala za pisanje 2
BUSER_O_2	Izhod	—	Zaključek pisanja za pisanje kanala 2
AWSIZE_I_3	Vnos	8 bitov	Velikost zapisovalnega niza za pisalni kanal 3
WDATA_I_3	Vnos	[AXI_DATA_WIDTH-1:0]	Vhod video podatkov za pisanje kanala 3
WVALID_I_3	Vnos	—	Zapišite podatke, veljavne za zapis kanala 3
AWVALID_I_3	Vnos	—	Zahteva za pisanje iz kanala za pisanje 3
AWADDR_I_3	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 3
AWREADY_O_3	Izhod	—	Potrditev razsodnika za pisanje zahteve iz kanala za pisanje 3
BUSER_O_3	Izhod	—	Zaključek pisanja za pisanje kanala 3
AWSIZE_I_4	Vnos	8 bitov	Velikost zapisovalnega niza za pisalni kanal 4

………..nadaljevano
Signal Ime	Smer	širina	Opis
WDATA_I_4	Vnos	[AXI_DATA_WIDTH-1:0]	Vhod video podatkov za pisanje kanala 4
WVALID_I_4	Vnos	—	Zapišite podatke, veljavne za zapis kanala 4
AWVALID_I_4	Vnos	—	Zahteva za pisanje iz kanala za pisanje 4
AWADDR_I_4	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 4
AWREADY_O_4	Izhod	—	Potrditev razsodnika za pisanje zahteve iz kanala za pisanje 4
BUSER_O_4	Izhod	—	Zaključek pisanja za pisanje kanala 4
AWSIZE_I_5	Vnos	8 bitov	Velikost zapisovalnega niza za pisalni kanal 5
WDATA_I_5	Vnos	[AXI_DATA_WIDTH-1:0]	Vhod video podatkov za pisanje kanala 5
WVALID_I_5	Vnos	—	Zapišite podatke, veljavne za zapis kanala 5
AWVALID_I_5	Vnos	—	Zahteva za pisanje iz kanala za pisanje 5
AWADDR_I_5	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 5
AWREADY_O_5	Izhod	—	Potrditev razsodnika za pisanje zahteve iz kanala za pisanje 5
BUSER_O_5	Izhod	—	Zaključek pisanja za pisanje kanala 5
AWSIZE_I_6	Vnos	8 bitov	Velikost zapisovalnega niza za pisalni kanal 6
WDATA_I_6	Vnos	[AXI_DATA_WIDTH-1:0]	Vhod video podatkov za pisanje kanala 6
WVALID_I_6	Vnos	—	Zapišite podatke, veljavne za zapis kanala 6
AWVALID_I_6	Vnos	—	Zahteva za pisanje iz kanala za pisanje 6
AWADDR_I_6	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 6
AWREADY_O_6	Izhod	—	Potrditev razsodnika za pisanje zahteve iz kanala za pisanje 6
BUSER_O_6	Izhod	—	Zaključek pisanja za pisanje kanala 6
AWSIZE_I_7	Vnos	8 bitov	Velikost zaporednega zapisovanja iz pisalnega kanala 7
WDATA_I_7	Vnos	[AXI_DATA_WIDTH-1:0]	Vhod video podatkov za pisanje kanala 7
WVALID_I_7	Vnos	—	Zapišite podatke, veljavne za zapis kanala 7
AWVALID_I_7	Vnos	—	Napišite zahtevo iz pisnega kanala 7
AWADDR_I_7	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega mora potekati pisanje iz pisalnega kanala 7
AWREADY_O_7	Izhod	—	Potrditev razsodnika za pisanje zahteve iz kanala za pisanje 7
BUSER_O_7	Izhod	—	Zaključek pisanja za pisanje kanala 7

Naslednja tabela navaja vhodna in izhodna vrata DDR AXI4 Arbiter za izvorni vmesnik.
Tabela 2-3. Vhodna in izhodna vrata za vmesnik Native Arbiter

Signal Ime	Smer	širina	Opis
reset_i	Vnos	—	Aktivni nizki asinhroni signal ponastavitve za načrtovanje
sys_clk_i	Vnos	—	Sistemska ura
ddr_ctrl_ready_i	Vnos	—	Prejme pripravljen vhodni signal iz krmilnika DDR
r0_req_i	Vnos	—	Preberi zahtevo pobudnika 0
r0_velikost_izbruha_i	Vnos	8 bitov	Preberite velikost izbruha
r0_rstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 0
r0_ack_o	Izhod	—	Potrditev razsodnika za branje zahteve pobudnika 0

………..nadaljevano
Signal Ime	Smer	širina	Opis
r0_podatki_veljavni_o	Izhod	—	Preberite veljavne podatke iz prebranega kanala 0
r0_končano_o	Izhod	—	Branje zaključka na iniciator 0
r1_req_i	Vnos	—	Preberi zahtevo pobudnika 1
r1_velikost_izbruha_i	Vnos	8 bitov	Preberite velikost izbruha
r1_rstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 1
r1_ack_o	Izhod	—	Potrditev razsodnika za branje zahteve pobudnika 1
r1_podatki_veljavni_o	Izhod	—	Preberite veljavne podatke iz prebranega kanala 1
r1_končano_o	Izhod	—	Branje zaključka na iniciator 1
r2_req_i	Vnos	—	Preberi zahtevo pobudnika 2
r2_velikost_izbruha_i	Vnos	8 bitov	Preberite velikost izbruha
r2_rstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 2
r2_ack_o	Izhod	—	Potrditev razsodnika za branje zahteve pobudnika 2
r2_podatki_veljavni_o	Izhod	—	Preberite veljavne podatke iz prebranega kanala 2
r2_končano_o	Izhod	—	Branje zaključka na iniciator 2
r3_req_i	Vnos	—	Preberi zahtevo pobudnika 3
r3_velikost_izbruha_i	Vnos	8 bitov	Preberite velikost izbruha
r3_rstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 3
r3_ack_o	Izhod	—	Potrditev razsodnika za branje zahteve pobudnika 3
r3_podatki_veljavni_o	Izhod	—	Preberite veljavne podatke iz prebranega kanala 3
r3_končano_o	Izhod	—	Branje zaključka na iniciator 3
r4_req_i	Vnos	—	Preberi zahtevo pobudnika 4
r4_velikost_izbruha_i	Vnos	8 bitov	Preberite velikost izbruha
r4_rstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 4
r4_ack_o	Izhod	—	Potrditev razsodnika za branje zahteve pobudnika 4
r4_podatki_veljavni_o	Izhod	—	Preberite veljavne podatke iz prebranega kanala 4
r4_končano_o	Izhod	—	Branje zaključka na iniciator 4
r5_req_i	Vnos	—	Preberi zahtevo pobudnika 5
r5_velikost_izbruha_i	Vnos	8 bitov	Preberite velikost izbruha
r5_rstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 5
r5_ack_o	Izhod	—	Potrditev razsodnika za branje zahteve pobudnika 5
r5_podatki_veljavni_o	Izhod	—	Preberite veljavne podatke iz prebranega kanala 5
r5_končano_o	Izhod	—	Branje zaključka na iniciator 5
r6_req_i	Vnos	—	Preberi zahtevo pobudnika 6
r6_velikost_izbruha_i	Vnos	8 bitov	Preberite velikost izbruha
r6_rstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 6
r6_ack_o	Izhod	—	Potrditev razsodnika za branje zahteve pobudnika 6
r6_podatki_veljavni_o	Izhod	—	Preberite veljavne podatke iz prebranega kanala 6
r6_končano_o	Izhod	—	Branje zaključka na iniciator 6
r7_req_i	Vnos	—	Preberi zahtevo pobudnika 7
r7_velikost_izbruha_i	Vnos	8 bitov	Preberite velikost izbruha

………..nadaljevano
Signal Ime	Smer	širina	Opis
r7_rstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, od koder je treba začeti branje za bralni kanal 7
r7_ack_o	Izhod	—	Potrditev razsodnika za branje zahteve pobudnika 7
r7_podatki_veljavni_o	Izhod	—	Preberite veljavne podatke iz prebranega kanala 7
r7_končano_o	Izhod	—	Branje zaključka na iniciator 7
rdata_o	Izhod	[AXI_DATA_WIDTH – 1:0]	Izhod video podatkov iz kanala za branje
w0_burst_size_i	Vnos	8 bitov	Napišite velikost izbruha
w0_data_i	Vnos	[AXI_DATA_WIDTH – 1:0]	Vnos video podatkov za pisanje kanala 0
w0_data_valid_i	Vnos	—	Zapišite podatke, veljavne za zapis kanala 0
w0_req_i	Vnos	—	Napišite zahtevo od pobudnika 0
w0_wstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 0
w0_ack_o	Izhod	—	Potrditev razsodnika za pisanje zahteve od pobudnika 0
w0_done_o	Izhod	—	Zapiši zaključek na iniciator 0
w1_burst_size_i	Vnos	8 bitov	Napišite velikost izbruha
w1_data_i	Vnos	[AXI_DATA_WIDTH – 1:0]	Vnos video podatkov za pisanje kanala 1
w1_data_valid_i	Vnos	—	Zapišite podatke, veljavne za zapis kanala 1
w1_req_i	Vnos	—	Napišite zahtevo od pobudnika 1
w1_wstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 1
w1_ack_o	Izhod	—	Potrditev razsodnika za pisanje zahteve od pobudnika 1
w1_done_o	Izhod	—	Zapiši zaključek na iniciator 1
w2_burst_size_i	Vnos	8 bitov	Napišite velikost izbruha
w2_data_i	Vnos	[AXI_DATA_WIDTH – 1:0]	Vnos video podatkov za pisanje kanala 2
w2_data_valid_i	Vnos	—	Zapišite podatke, veljavne za zapis kanala 2
w2_req_i	Vnos	—	Napišite zahtevo od pobudnika 2
w2_wstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 2
w2_ack_o	Izhod	—	Potrditev razsodnika za pisanje zahteve od pobudnika 2
w2_done_o	Izhod	—	Zapiši zaključek na iniciator 2
w3_burst_size_i	Vnos	8 bitov	Napišite velikost izbruha
w3_data_i	Vnos	[AXI_DATA_WIDTH – 1:0]	Vnos video podatkov za pisanje kanala 3
w3_data_valid_i	Vnos	—	Zapišite podatke, veljavne za zapis kanala 3
w3_req_i	Vnos	—	Napišite zahtevo od pobudnika 3
w3_wstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 3
w3_ack_o	Izhod	—	Potrditev razsodnika za pisanje zahteve od pobudnika 3
w3_done_o	Izhod	—	Zapiši zaključek na iniciator 3
w4_burst_size_i	Vnos	8 bitov	Napišite velikost izbruha
w4_data_i	Vnos	[AXI_DATA_WIDTH – 1:0]	Vnos video podatkov za pisanje kanala 4
w4_data_valid_i	Vnos	—	Zapišite podatke, veljavne za zapis kanala 4
w4_req_i	Vnos	—	Napišite zahtevo od pobudnika 4
w4_wstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega mora potekati pisanje iz pisalnega kanala 4

………..nadaljevano
Signal Ime	Smer	širina	Opis
w4_ack_o	Izhod	—	Potrditev razsodnika za pisanje zahteve od pobudnika 4
w4_done_o	Izhod	—	Zapiši zaključek na iniciator 4
w5_burst_size_i	Vnos	8 bitov	Napišite velikost izbruha
w5_data_i	Vnos	[AXI_DATA_WIDTH – 1:0]	Vnos video podatkov za pisanje kanala 5
w5_data_valid_i	Vnos	—	Zapišite podatke, veljavne za zapis kanala 5
w5_req_i	Vnos	—	Napišite zahtevo od pobudnika 5
w5_wstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 5
w5_ack_o	Izhod	—	Potrditev razsodnika za pisanje zahteve od pobudnika 5
w5_done_o	Izhod	—	Zapiši zaključek na iniciator 5
w6_burst_size_i	Vnos	8 bitov	Napišite velikost izbruha
w6_data_i	Vnos	[AXI_DATA_WIDTH – 1:0]	Vnos video podatkov za pisanje kanala 6
w6_data_valid_i	Vnos	—	Zapišite podatke, veljavne za zapis kanala 6
w6_req_i	Vnos	—	Napišite zahtevo od pobudnika 6
w6_wstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 6
w6_ack_o	Izhod	—	Potrditev razsodnika za pisanje zahteve od pobudnika 6
w6_done_o	Izhod	—	Zapiši zaključek na iniciator 6
w7_burst_size_i	Vnos	8 bitov	Napišite velikost izbruha
w7_data_i	Vnos	[AXI_DATA_WIDTH – 1:0]	Vnos video podatkov za pisanje kanala 7
w7_data_valid_i	Vnos	—	Zapišite podatke, veljavne za zapis kanala 7
w7_req_i	Vnos	—	Napišite zahtevo od pobudnika 7
w7_wstart_addr_i	Vnos	[AXI_ADDR_WIDTH – 1:0]	Naslov DDR, na katerega se mora zapisovati iz pisalnega kanala 7
w7_ack_o	Izhod	—	Potrditev razsodnika za pisanje zahteve od pobudnika 7
w7_done_o	Izhod	—	Zapiši zaključek na iniciator 7
AXI I/F signali
Preberi naslovni kanal
arid_o	Izhod	[AXI_ID_WIDTH – 1:0]	Preberi ID naslova. Identifikacija tag za branje naslovne skupine signalov.
araddr_o	Izhod	[AXI_ADDR_WIDTH – 1:0]	Preberi naslov. Zagotavlja začetni naslov prebrane rafalne transakcije. Podan je le začetni naslov rafala.
arlen_o	Izhod	[7:0]	Razpočna dolžina. Zagotavlja natančno število prenosov v nizu. Te informacije določajo število prenosov podatkov, povezanih z naslovom.
arsize_o	Izhod	[2:0]	Velikost izbruha. Velikost vsakega prenosa v izbruhu.
arburst_o	Izhod	[1:0]	Razpočni tip. Skupaj z informacijami o velikosti podrobno opisuje, kako se izračuna naslov za vsak prenos v nizu. Fiksirano na 2'b01 à Inkrementalni izbruh naslovov.
arlock_o	Izhod	[1:0]	Vrsta ključavnice. Zagotavlja dodatne informacije o atomskih značilnostih prenosa. Popravljeno na 2'b00 à Normal Access.

………..nadaljevano
Signal Ime	Smer	širina	Opis
arcache_o	Izhod	[3:0]	Vrsta predpomnilnika. Zagotavlja dodatne informacije o značilnostih prenosa, ki jih je mogoče predpomniti. Popravljeno na 4'b0000 à Brez predpomnjenja in medpomnjenja.
arprot_o	Izhod	[2:0]	Vrsta zaščite. Zagotavlja informacije o zaščitni enoti za transakcijo. Fiksirano na 3'b000 à Normalen, varen dostop do podatkov.
arvalid_o	Izhod	—	Preberi naslov veljaven. Ko je HIGH, so prebrani naslov in informacije o nadzoru veljavne in ostanejo visoke, dokler signal potrditve naslova ni visok. 1 = Naslov in informacije o nadzoru veljavne 0 = naslov in informacije o nadzoru niso veljavne
že_o	Vnos	—	Preberite naslov pripravljen. Cilj je pripravljen sprejeti naslov in povezane nadzorne signale. 1 = cilj pripravljen 0 = cilj ni pripravljen
Branje podatkovnega kanala
znebiti	Vnos	[AXI_ID_WIDTH – 1:0]	Preberi ID tag. ID tag prebrane podatkovne skupine signalov. Vrednost rid generira cilj in se mora ujemati z vrednostjo rid prebrane transakcije, na katero se odziva.
rdata	Vnos	[AXI_DATA_WIDTH – 1:0]	Branje podatkov
resp	Vnos	[1:0]	Preberi odgovor. Status prebranega prenosa. Dovoljeni odgovori so OKAY, EXOKAY, SLVERR in DECERR.
rlast	Vnos	—	Preberi nazadnje. Zadnji prenos v nizu branja.
rveljaven	Vnos	—	Beri veljavno. Zahtevani podatki za branje so na voljo in prenos branja se lahko zaključi. 1 = razpoložljivi podatki za branje 0 = prebrani podatki niso na voljo
pripravljen	Izhod	—	Preberite pripravljeno. Pobudnik lahko sprejme prebrane podatke in informacije o odzivu. 1= iniciator pripravljen 0 = iniciator ni pripravljen
Napiši naslovni kanal
awid	Izhod	[AXI_ID_WIDTH – 1:0]	Napišite ID naslova. Identifikacija tag za pisanje naslovne skupine signalov.
awaddr	Izhod	[AXI_ADDR_WIDTH – 1:0]	Napišite naslov. Zagotavlja naslov prvega prenosa v pisni burst transakciji. Povezani kontrolni signali se uporabljajo za določanje naslovov preostalih prenosov v nizu.
šilo	Izhod	[7:0]	Razpočna dolžina. Zagotavlja natančno število prenosov v nizu. Te informacije določajo število prenosov podatkov, povezanih z naslovom.
awsize	Izhod	[2:0]	Velikost izbruha. Velikost vsakega prenosa v izbruhu. Utripanje pasov bajtov natančno nakazuje, katere pasove bajtov je treba posodobiti.
awburst	Izhod	[1:0]	Razpočni tip. Skupaj z informacijami o velikosti podrobno opisuje, kako se izračuna naslov za vsak prenos v nizu. Fiksirano na 2'b01 à Inkrementalni izbruh naslovov.

………..nadaljevano
Signal Ime	Smer	širina	Opis
awlock	Izhod	[1:0]	Vrsta ključavnice. Zagotavlja dodatne informacije o atomskih značilnostih prenosa. Popravljeno na 2'b00 à Normal Access.
awcache	Izhod	[3:0]	Vrsta predpomnilnika. Označuje atribute transakcije, ki jih je mogoče medpomniti, jih je mogoče predpomniti, prepisati, prepisati in dodeliti. Popravljeno na 4'b0000 à Brez predpomnjenja in medpomnjenja.
awprot	Izhod	[2:0]	Vrsta zaščite. Označuje običajno, privilegirano ali varno raven zaščite transakcije in ali je transakcija dostop do podatkov ali dostop do navodil. Fiksirano na 3'b000 à Normalen, varen dostop do podatkov.
neveljaven	Izhod	—	Napišite veljaven naslov. Označuje, da so na voljo veljavni naslov za pisanje in nadzorne informacije. 1 = naslov in informacije o nadzoru so na voljo 0 = informacije o naslovu in nadzoru niso na voljo. Informacije o naslovu in krmiljenju ostanejo stabilne, dokler signal potrditve naslova, že pripravljen, ne postane VISOK.
že pripravljen	Vnos	—	Napišite naslov pripravljen. Označuje, da je cilj pripravljen sprejeti naslov in povezane nadzorne signale. 1 = cilj pripravljen 0 = cilj ni pripravljen
Zapišite podatkovni kanal
wdata	Izhod	[AXI_DATA_WIDTH – 1:0]	Zapišite podatke
wstrb	Izhod	[AXI_DATA_WIDTH – 8:0]	Pišite strobe. Ta signal kaže, katere bajtne steze je treba posodobiti v pomnilniku. Za vsakih osem bitov zapisovalnega podatkovnega vodila obstaja en zapisovalni utrip.
wlast	Izhod	—	Piši zadnje. Zadnji prenos v nizu pisanja.
wveljaven	Izhod	—	Pišite veljavno. Na voljo so veljavni zapisovalni podatki in bliskavice. 1 = zapisovanje podatkov in utripajoči signali so na voljo 0 = pisanje podatkov in bliskavice niso na voljo
Wready	Vnos	—	Pišite pripravljeno. Cilj lahko sprejme zapisovalne podatke. 1 = cilj pripravljen 0 = cilj ni pripravljen
Kanal za pisanje odgovorov
ponudba	Vnos	[AXI_ID_WIDTH – 1:0]	ID odgovora. Identifikacija tag pisnega odgovora. Vrednost ponudbe se mora ujemati z vrednostjo awid transakcije pisanja, na katero se odziva cilj.
bresp	Vnos	[1:0]	Napišite odgovor. Status pisne transakcije. Dovoljeni odgovori so OKAY, EXOKAY, SLVERR in DECERR.
bveljaven	Vnos	—	Napiši veljaven odgovor. Na voljo je veljaven pisni odgovor. 1 = na voljo odgovor za pisanje 0 = odgovor za pisanje ni na voljo
kruhasto	Izhod	—	Odziv pripravljen. Pobudnik lahko sprejme informacije o odgovoru. 1 = iniciator pripravljen 0 = iniciator ni pripravljen

Časovni diagrami (postavite vprašanje)
Ta razdelek obravnava časovne diagrame DDR_AXI4_Arbiter. Naslednje slike prikazujejo povezavo vnosov zahtev za branje in pisanje, začetni naslov pomnilnika, vhode za pisanje od zunanjega iniciatorja, potrditev branja ali pisanja in vhode za dokončanje branja ali pisanja, ki jih poda razsodnik.
Slika 3-1. Časovni diagram za signale, ki se uporabljajo pri pisanju/branju prek vmesnika AXI4

Testna miza (zastavite vprašanje)
Za preverjanje in preizkušanje DDR_AXI4_Arbiter se uporablja poenoteno preskusno okolje, ki se imenuje uporabniško preskusno okolje. Testna naprava je na voljo za preverjanje delovanja DDR_AXI4_Arbiter IP. Ta preskusna naprava deluje samo za dva kanala za branje in dva kanala za pisanje s konfiguracijo vmesnika vodila.
 Simulacija (postavite vprašanje)
Naslednji koraki opisujejo, kako simulirati jedro s preskusno napravo:

1. Odprite zavihek Libero® SoC Catalog, razširite Solutions-Video, dvokliknite DDR_AXI4_Arbiter in nato kliknite OK. Dokumentacija, povezana z IP, je navedena pod Dokumentacija. Pomembno: Če ne vidite zavihka Katalog, se pomaknite do View > meni Windows in kliknite Katalog, da postane viden.

Slika 4-1. DDR_AXI4_Arbiter IP Core v katalogu Libero SoC

Prikaže se okno za ustvarjanje komponente, kot je prikazano spodaj. Kliknite OK. Prepričajte se, da je ime DDR_AXI4_ARBITER_PF_C0.
Slika 4-2. Ustvari komponento

Konfigurirajte IP za 2 bralna kanala, 2 pisalna kanala in izberite Bus Interface, kot je prikazano na naslednji sliki, in kliknite OK, da ustvarite IP.
Slika 4-3. Konfiguracija

Na zavihku Hierarhija dražljajev izberite preskusno napravo (DDR_AXI4_ARBITER_PF_tb.v), z desno miškino tipko kliknite in nato kliknite Simuliraj načrt pred sintezo > Odpri interaktivno.
Pomembno: Če ne vidite zavihka Hierarhija dražljajev, se pomaknite do View > meni Windows in kliknite Hierarhija dražljajev, da postane vidna.
Slika 4-4. Simulacija zasnove pred sintezoModelSim se odpre s preskusno mizo file, kot je prikazano na naslednji sliki.
Slika 4-5. Simulacijsko okno ModelSim

Pomembno: Če je simulacija prekinjena zaradi omejitve izvajalnega časa, določene v datoteki .do file, uporabite ukaz run -all za dokončanje simulacije.
Zgodovina revizij (zastavite vprašanje)
Zgodovina revizij opisuje spremembe, ki so bile izvedene v dokumentu. Spremembe so navedene po reviziji, začenši z najnovejšo objavo.
Tabela 5-1. Zgodovina revizij

Revizija	Datum	Opis
A	04/2023	Sledi seznam sprememb v reviziji A dokumenta: • Preselili dokument na predlogo Microchip. • Posodobljena številka dokumenta na DS00004976A iz 50200950. • Dodano 4. Testna miza.
2.0	—	Sledi seznam sprememb v reviziji 2.0 dokumenta: • Dodano Slika 1-2. • Dodano Tabela 2-2. • Posodobljena imena nekaterih imen vhodnih in izhodnih signalov v Tabela 2-2.
1.0	—	Začetna izdaja.

Podpora za Microchip FPGA (zastavite vprašanje)
Skupina izdelkov Microchip FPGA podpira svoje izdelke z različnimi podpornimi storitvami, vključno s storitvami za stranke, centrom za tehnično podporo strankam, webspletno mesto in prodajne pisarne po vsem svetu. Strankam priporočamo, da obiščejo Microchipove spletne vire, preden stopijo v stik s podporo, saj je zelo verjetno, da so na njihova vprašanja že odgovorili. Obrnite se na center za tehnično podporo prek webspletnem mestu www.microchip.com/support. Navedite številko dela naprave FPGA, izberite ustrezno kategorijo ohišja in naložite načrt files med ustvarjanjem primera tehnične podpore. Obrnite se na službo za stranke za netehnično podporo za izdelke, kot so cene izdelkov, nadgradnje izdelkov, posodobljene informacije, status naročila in avtorizacija.

• Iz Severne Amerike pokličite 800.262.1060
• Iz preostalega sveta pokličite 650.318.4460
• Faks, od koder koli na svetu, 650.318.8044

Informacije o mikročipu (zastavite vprašanje)

mikročip Webspletno mesto (zastavi vprašanje)
Microchip nudi spletno podporo prek našega webspletno mesto na www.microchip.com/. to webspletno mesto se uporablja za izdelavo filein informacije, ki so zlahka dostopne strankam. Nekatere razpoložljive vsebine vključujejo:

• Podpora za izdelke – Podatkovni listi in napake, opombe o uporabi in sampprogrami, oblikovalski viri, uporabniški priročniki in podporni dokumenti strojne opreme, najnovejše izdaje programske opreme in arhivirana programska oprema
• Splošna tehnična podpora – Pogosto zastavljena vprašanja (FAQ), zahteve za tehnično podporo, spletne razpravne skupine, seznam članov partnerskega programa Microchip design
• Podjetje Microchip – Vodniki za izbiro in naročanje izdelkov, najnovejša sporočila za javnost podjetja Microchip, seznam seminarjev in dogodkov, seznami prodajnih pisarn podjetja Microchip, distributerjev in predstavnikov tovarn

Storitev obveščanja o spremembi izdelka (zastavite vprašanje)
Microchipova storitev obveščanja o spremembah izdelkov pomaga strankam obveščati o izdelkih Microchip. Naročniki bodo prejeli e-poštna obvestila, kadar koli pride do sprememb, posodobitev, popravkov ali napak v zvezi z določeno družino izdelkov ali razvojnim orodjem, ki jih zanima. Za registracijo pojdite na www.microchip.com/pcn in sledite navodilom za registracijo.
Podpora strankam (zastavite vprašanje)
Uporabniki izdelkov Microchip lahko prejmejo pomoč prek več kanalov:

• Distributer ali zastopnik
• Lokalna prodajna pisarna
• Inženir za vgrajene rešitve (ESE)
• Tehnična podpora

Stranke naj se za podporo obrnejo na svojega distributerja, predstavnika ali ESE. Strankam so na voljo tudi lokalne prodajne pisarne. Seznam prodajnih pisarn in lokacij je vključen v ta dokument. Tehnična podpora je na voljo prek webspletno mesto na: www.microchip.com/support.
Microchip razvija funkcijo zaščite kode (zastavite vprašanje)
Upoštevajte naslednje podrobnosti funkcije zaščite kode na izdelkih Microchip:

• Izdelki Microchip izpolnjujejo specifikacije v njihovem posebnem podatkovnem listu Microchip.
• Microchip verjame, da je njegova družina izdelkov varna, če se uporablja na predviden način, v okviru operativnih specifikacij in v normalnih pogojih.
• Microchip ceni in agresivno ščiti svoje pravice intelektualne lastnine. Poskusi kršitve zaščitnih funkcij kode izdelka Microchip so strogo prepovedani in lahko kršijo Zakon o avtorskih pravicah DigitalMillennium.
• Niti Microchip niti kateri koli drug proizvajalec polprevodnikov ne more jamčiti za varnost svoje kode. Zaščita kode ne pomeni, da jamčimo, da je izdelek "nezlomljiv". Zaščita kode se nenehno razvija. Microchip je zavezan nenehnemu izboljševanju funkcij zaščite kode naših izdelkov.

Pravno obvestilo (zastavite vprašanje)
To publikacijo in informacije v njej lahko uporabljate samo z izdelki Microchip, vključno z načrtovanjem, testiranjem in integracijo izdelkov Microchip z vašo aplikacijo. Uporaba teh informacij na kakršen koli drug način krši te pogoje. Informacije o aplikacijah naprave so na voljo samo za vaše udobje in jih lahko nadomestijo posodobitve. Vaša odgovornost je zagotoviti, da vaša aplikacija ustreza vašim specifikacijam. Za dodatno podporo se obrnite na lokalno prodajno pisarno družbe Microchip ali pridobite dodatno podporo na www.microchip.com/en-us/support/design-help/ storitve za podporo strankam. TE INFORMACIJE ZAGOTAVLJA MICROCHIP "TAKŠNE, KOT SO". MICROCHIP NE DAJE NOBENIH IZJAV ALI JAMSTEV, BODISI JE IZRECNIH ALI IMPLICITNIH, PISNIH ALI USTNIH, ZAKONSKIH ALI DRUGAČEH, POVEZANIH Z INFORMACIJAMI, VKLJUČNO Z KAKRŠNIMI INFORMACIJSKIMI GARANCIJAMI O NEKRŠITVIH, PRIMERNOSTI ZA PRODAJO IN USTREZNOSTI ESS ZA DOLOČEN NAMEN ALI GARANCIJE POVEZANO Z NJEGOVIM STANJEM, KAKOVOSTJO ALI ZMOGLJIVOSTJO. MICROCHIP V NOBENEM PRIMERU NE BO ODGOVOREN ZA KAKRŠNO KOLI POSREDNO, POSEBNO, KAZNOVALNO, NAKLJUČNO ALI POSLEDIČNO IZGUBO, ŠKODO, STROŠKE ALI KAKRŠNE KOLI VRSTE, POVEZANE Z INFORMACIJAMI ALI NJIHOVO UPORABO, TUDI ČE JE MICROCHIP BILO EN SVETOVANO ALI JE MOŽNOST ALI ŠKODA PREDVIDLJIVA? V NAJBOLJŠEM MERU, KI GA DOVOLJUJE ZAKON, SKUPNA ODGOVORNOST MICROCHIPA ZA VSE ZAHTEVKE, KAKRŠNOLI POVEZANE Z INFORMACIJO ALI NJENO UPORABO, NE BO PRESEGALA ŠTEVILA PRISTOJBIN, ČE OBSTAJA, KI STE GA PLAČALI NEPOSREDNO MICROCHIPU ZA INFORMACIJO. Uporaba naprav Microchip v aplikacijah za vzdrževanje življenja in/ali varnost je v celoti na kupčevo tveganje in kupec se strinja, da bo branil, odškodoval in zaščitil Microchip pred kakršno koli škodo, zahtevki, tožbami ali stroški, ki so posledica takšne uporabe. Nobene licence se ne posredujejo, implicitno ali kako drugače, v okviru pravic intelektualne lastnine družbe Microchip, razen če je navedeno drugače.
Blagovne znamke (zastavite vprašanje)
Ime in logotip Microchip, logotip Microchip, Adaptec, AVR, logotip AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logotip Microsemi, MOST, logotip MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logotip PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, logotip SST, SuperFlash, Symmetricom, SyncServer, Tachyon , TimeSource, tinyAVR, UNI/O, Vectron in XMEGA sta registrirani blagovni znamki Microchip Technology Incorporated v ZDA in drugih državah. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logotip ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime in ZL so registrirane blagovne znamke Microchip Technology Incorporated v ZDA. Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard , CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Gumb na zaslonu, KoD, maxCrypto, maksView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect in ZENA so blagovne znamke družbe Microchip Technology Incorporated v ZDA in drugih državah. SQTP je storitvena znamka Microchip Technology Incorporated v ZDA. Logotip Adaptec, Frequency on Demand, Silicon Storage Technology in Symmcom so registrirane blagovne znamke Microchip Technology Inc. v drugih državah. GestIC je registrirana blagovna znamka Microchip Technology Germany II GmbH & Co. KG, hčerinske družbe Microchip Technology Inc., v drugih državah. Vse druge tukaj omenjene blagovne znamke so last njihovih podjetij. © 2023, Microchip Technology Incorporated in njegove podružnice. Vse pravice pridržane.
ISBN: 978-1-6683-2302-1 Sistem vodenja kakovosti (zastavite vprašanje) Za informacije o Microchipovih sistemih vodenja kakovosti obiščite www.microchip.com/quality.

Prodaja in servis po vsem svetu

AMERIKE	AZIJA/PACIFIK	AZIJA/PACIFIK	EVROPA
Korporacija Pisarna 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 faks: 480-792-7277 Tehnična podpora: www.microchip.com/support Web Naslov: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel.: 774-760-0087 faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 faks: 630-285-0075 Dallas Addison, Teksas Tel: 972-818-7423 faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel.: 317-773-8323 faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel.: 949-462-9523 faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 faks: 905-695-2078	Avstralija – Sydney Tel.: 61-2-9868-6733 Kitajska – Peking Tel.: 86-10-8569-7000 Kitajska – Chengdu Tel.: 86-28-8665-5511 Kitajska - Chongqing Tel.: 86-23-8980-9588 Kitajska – Dongguan Tel.: 86-769-8702-9880 Kitajska – Guangzhou Tel.: 86-20-8755-8029 Kitajska – Hangzhou Tel.: 86-571-8792-8115 Kitajska – Hong Kong SAR Tel.: 852-2943-5100 Kitajska - Nanjing Tel.: 86-25-8473-2460 Kitajska – Qingdao Tel.: 86-532-8502-7355 Kitajska – Šanghaj Tel.: 86-21-3326-8000 Kitajska – Shenyang Tel.: 86-24-2334-2829 Kitajska – Shenzhen Tel.: 86-755-8864-2200 Kitajska – Suzhou Tel.: 86-186-6233-1526 Kitajska – Wuhan Tel.: 86-27-5980-5300 Kitajska – Xian Tel.: 86-29-8833-7252 Kitajska - Xiamen Tel.: 86-592-2388138 Kitajska - Zhuhai Tel.: 86-756-3210040	Indija – Bangalore Tel.: 91-80-3090-4444 Indija – New Delhi Tel.: 91-11-4160-8631 Indija - Puna Tel.: 91-20-4121-0141 Japonska – Osaka Tel.: 81-6-6152-7160 Japonska – Tokio Tel: 81-3-6880-3770 Koreja – Daegu Tel.: 82-53-744-4301 Koreja – Seul Tel.: 82-2-554-7200 Malezija - Kuala Lumpur Tel.: 60-3-7651-7906 Malezija – Penang Tel.: 60-4-227-8870 Filipini – Manila Tel.: 63-2-634-9065 Singapur Tel.: 65-6334-8870 Tajvan – Hsin Chu Tel.: 886-3-577-8366 Tajvan - Kaohsiung Tel.: 886-7-213-7830 Tajvan – Tajpej Tel.: 886-2-2508-8600 Tajska – Bangkok Tel.: 66-2-694-1351 Vietnam – Ho Chi Minh Tel.: 84-28-5448-2100	Avstrija – Wels Tel.: 43-7242-2244-39 Faks: 43-7242-2244-393 Danska – Kopenhagen Tel.: 45-4485-5910 Faks: 45-4485-2829 Finska – Espoo Tel.: 358-9-4520-820 Francija – Pariz Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Nemčija – Garching Tel.: 49-8931-9700 Nemčija – Haan Tel.: 49-2129-3766400 Nemčija – Heilbronn Tel.: 49-7131-72400 Nemčija – Karlsruhe Tel.: 49-721-625370 Nemčija – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Nemčija – Rosenheim Tel.: 49-8031-354-560 Izrael – Ra'anana Tel.: 972-9-744-7705 Italija – Milano Tel.: 39-0331-742611 Faks: 39-0331-466781 Italija – Padova Tel.: 39-049-7625286 Nizozemska – Drunen Tel.: 31-416-690399 Faks: 31-416-690340 Norveška – Trondheim Tel: 47-72884388 Poljska – Varšava Tel.: 48-22-3325737 Romunija – Bukarešta Tel: 40-21-407-87-50 Španija - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švedska – Gothenberg Tel: 46-31-704-60-40 Švedska – Stockholm Tel.: 46-8-5090-4654 Velika Britanija – Wokingham Tel.: 44-118-921-5800 Faks: 44-118-921-5820

© 2023 Microchip Technology Inc. in njegove podružnice

Dokumenti / Viri

MICROCHIP DDR AXI4 Arbiter [pdf] Uporabniški priročnik DDR AXI4 Arbiter, DDR AXI4, Arbiter

Reference

• Uporabniški priročnik