MICROCHIP DDR AXI4 Arbiter

Indledning: AXI4-Stream protokolstandarden bruger terminologien Master og Slave. Den tilsvarende Microchip-terminologi, der bruges i dette dokument, er henholdsvis Initiator og Target.
Oversigt: Følgende tabel giver en oversigt over DDR AXI4 Arbiter-karakteristika.

Karakteristisk	Værdi
Kerneversion	DDR AXI4 Arbiter v2.2
Understøttede enhedsfamilier	–
Understøttet Tool Flow-licensering	–

Funktioner: DDR AXI4 Arbiter har følgende nøglefunktioner:

• IP-kerne skal være installeret i IP-kataloget for Libero SoC-softwaren.
• Kernen konfigureres, genereres og instansieres i SmartDesign-værktøjet til medtagelse i Libero-projektlisten.

Enhedsudnyttelse og ydeevne:

Enhedsdetaljer	Familie	Enhed	Ressourcer	Ydeevne (MHz)
LUTs DFF RAMs LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Funktionsbeskrivelse

Funktionel beskrivelse: Dette afsnit beskriver implementeringsdetaljerne for DDR_AXI4_Arbiter. Følgende figur viser pin-out-diagrammet på øverste niveau af DDR AXI4 Arbiter.

DDR_AXI4_Arbiter-parametre og grænsefladesignaler

Konfigurationsindstillinger:
Konfigurationsindstillingerne for DDR_AXI4_Arbiter er ikke specificeret i dette dokument.

Ind- og udgangssignaler:
Indgangs- og udgangssignalerne for DDR_AXI4_Arbiter er ikke specificeret i dette dokument.

Tidsdiagrammer
Tidsdiagrammerne for DDR_AXI4_Arbiter er ikke specificeret i dette dokument.

Testbænk

Simulering:
Simuleringsdetaljerne for DDR_AXI4_Arbiter er ikke specificeret i dette dokument.
Revisionshistorie
Revisionshistorikken for DDR_AXI4_Arbiter er ikke specificeret i dette dokument.
Mikrochip FPGA-understøttelse
Microchip FPGA Support-oplysningerne for DDR_AXI4_Arbiter er ikke specificeret i dette dokument.

Produktbrugsvejledning

1. Installer DDR AXI4 Arbiter v2.2 til IP-kataloget for Libero SoC-softwaren.
2. Konfigurer, generer og instantiér kernen i SmartDesign-værktøjet til medtagelse i Libero-projektlisten.

Introduktion (Stil et spørgsmål)

Erindringer er en integreret del af enhver typisk video- og grafikapplikation. De bruges til at buffere hele videobilleder, når den lokale hukommelse i FPGA'en er utilstrækkelig til at holde hele rammen. Når der er flere læsninger og skrivninger af videorammer til DDR, kræves der en arbiter til at arbitrere mellem flere anmodninger. DDR AXI4 Arbiter IP giver 8 skrivekanaler til at skrive rammebuffere til ekstern DDR-hukommelse og 8 læsekanaler til at læse rammer fra ekstern hukommelse. Voldgiften er baseret på først-til-mølle-princippet. Hvis der opstår to anmodninger samtidigt, vil kanalen med det laveste kanalnummer have prioritet. Dommeren forbinder til DDR-controllerens IP via AXI4-grænsefladen. DDR AXI4 Arbiter giver et AXI4 Initiator-interface til DDR on-chip controllere. Dommeren understøtter op til otte skrivekanaler og otte læsekanaler. Blokken arbitrerer mellem otte læsekanaler for at give adgang til AXI-læsekanalen på en først-til-mølle-måde. Blokken arbitrerer mellem otte skrivekanaler for at give adgang til AXI-skrivekanalen på en først-til-mølle-måde. Alle otte læse-og-skriv-kanaler har samme prioritet. Arbiter IP'ens AXI4 Initiator-grænseflade kan konfigureres til forskellige databredder fra 64 bit til 512 bit.
Vigtig: AXI4-Stream protokolstandarden bruger terminologien "Master" og "Slave". Den tilsvarende Microchip-terminologi, der bruges i dette dokument, er henholdsvis Initiator og Target.
Resumé (Stil et spørgsmål)
Følgende tabel giver en oversigt over DDR AXI4 Arbiter-karakteristika.

Tabel 1. DDR AXI4 Arbiter-karakteristika

Dette dokument gælder for DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Kræver Libero® SoC v12.3 eller nyere udgivelser. IP-adressen kan bruges i RTL-tilstand uden nogen licens. For mere information, se DDR_AXI4_Arbiter.

Funktioner (Stil et spørgsmål)

DDR AXI4 Arbiter har følgende nøglefunktioner:

• Otte Write-kanaler
• Otte Læs-kanaler
• AXI4 Interface til DDR controller
• Konfigurerbar AXI4-bredde: 64, 128, 256 og 512 bit
• Konfigurerbar adressebredde: 32 til 64 bit

Implementering af IP Core i Libero® Design Suite (Stil et spørgsmål)
IP-kerne skal være installeret i IP-kataloget for Libero SoC-softwaren. Dette installeres automatisk via IP Catalog update-funktionen i Libero SoC-softwaren, eller IP-kernen downloades manuelt fra kataloget. Når IP-kernen er installeret i Libero SoC-softwarens IP-katalog, konfigureres, genereres og instansieres kernen i SmartDesign-værktøjet til medtagelse i Libero-projektlisten.
Enhedsudnyttelse og ydeevne (stil et spørgsmål)
Følgende tabel viser den enhedsanvendelse, der bruges til DDR_AXI4_Arbiter.
Tabel 2. DDR_AXI4_Arbiter-udnyttelse

Enhed Detaljer		Ressourcer		Ydeevne (MHz)	RAM'er		Matematikblokke	Chip Globaler
Familie	Enhed	LUT'er	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Vigtig:

• Dataene i den foregående tabel er fanget ved hjælp af typiske syntese- og layoutindstillinger. IP'en er konfigureret til otte skrivekanaler, otte læsekanaler, adressebredde på 32 bit og databredde på 512 bit konfiguration.
• Uret er begrænset til 200 MHz, mens du kører timinganalysen for at opnå præstationstallene.

Funktionel beskrivelse (stil et spørgsmål)
Dette afsnit beskriver implementeringsdetaljerne for DDR_AXI4_Arbiter. Følgende figur viser pin-out-diagrammet på øverste niveau af DDR AXI4 Arbiter. Figur 1-1. Pin-Out blokdiagram på øverste niveau for Native Arbiter Interface

Den følgende figur viser blokdiagrammet på systemniveau for DDR_AXI4_Arbiter i businterfacetilstand. Figur 1-2. Blokdiagram på systemniveau for DDR_AXI4_Arbiter

En læsetransaktion udløses ved at sætte inputsignalet r(x)_req_i højt på en bestemt læsekanal. Dommeren svarer med en bekræftelse, når den er klar til at betjene læseanmodningen. Så er det sampviser start-AXI-adressen og læser burststørrelsen, som er input fra den eksterne initiator. Kanalen behandler input og genererer de nødvendige AXI-transaktioner for at læse data fra DDR-hukommelsen. Læsedataoutputtet fra arbiteren er fælles for alle læsekanalerne. Under dataudlæsning bliver de gyldige læsedata for den tilsvarende kanal høj. Slutningen af ​​læsetransaktionen er angivet med et læst-færdig-signal, når alle de anmodede bytes sendes ud. I lighed med en læsetransaktion udløses en skrivetransaktion ved at sætte inputsignalet w(x)_req_i højt. Sammen med anmodningssignalet skal skrivestartadressen og burstlængden angives under anmodningen. Når dommeren er tilgængelig til at servicere den skriftlige anmodning, svarer den ved at sende et bekræftelsessignal på den tilsvarende kanal. Så skal brugeren levere skrivedataene sammen med det datagyldige signal på kanalen. Antallet af ure for data gyldig høj periode skal matche burst længden. Mægleren fuldfører skriveoperationen og sætter skrive-færdig-signalet højt, hvilket angiver fuldførelsen af ​​skrivetransaktionen.
DDR_AXI4_Arbiter-parametre og grænsefladesignaler (stil et spørgsmål)
Dette afsnit diskuterer parametrene i DDR_AXI4_Arbiter GUI-konfiguratoren og I/O-signaler.
2.1 Konfigurationsindstillinger (Stil et spørgsmål)
Følgende tabel viser beskrivelsen af ​​de konfigurationsparametre, der bruges i hardwareimplementeringen af ​​DDR_AXI4_Arbiter. Disse er generiske parametre og kan varieres i henhold til applikationens krav.

Tabel 2-1. Konfigurationsparameter

Signal Navn	Beskrivelse
AXI ID Bredde	Definerer AXI ID-bredden.
AXI databredde	Definerer AXI-databredden.
AXI adressebredde	Definerer AXI-adressebredden
Antal læste kanaler	Muligheder for at vælge det nødvendige antal skrivekanaler fra rullemenuen fra én kanal til otte skrivekanaler.
Antal skrivekanaler	Muligheder for at vælge det nødvendige antal læste kanaler fra rullemenuen fra én kanal til otte læsekanaler.
AXI4_SELECTION	Muligheder for at vælge mellem AXI4_MASTER og AXI4_MIRRORED_SLAVE.
Arbiter Interface	Mulighed for at vælge busgrænsefladen.

Ind- og udgangssignaler (stil et spørgsmål)
Følgende tabel viser ind- og udgangsportene på DDR AXI4 Arbiter for Bus-grænsefladen.
Tabel 2-2. Input og output porte til Arbiter Bus Interface

Signal Navn	Retning	Bredde	Beskrivelse
reset_i	Input	—	Aktiv Lav asynkron nulstillingssignal til design
sys_ckl_i	Input	—	Systemur
ddr_ctrl_ready_i	Input	—	Modtager klar-input-signalet fra DDR-controlleren
ARVALID_I_0	Input	—	Læseanmodning fra læsekanal 0
ARSIZE_I_0	Input	8 bits	læs burststørrelse fra læsekanal 0
ARADDR_I_0	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 0
ARREADY_O_0	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra læsekanal 0
RVALID_O_0	Produktion	—	Læs data, der er gyldige fra læsekanal 0
RDATA_O_0	Produktion	[AXI_DATA_WIDTH-1 : 0]	Læs data fra læsekanal 0
RLAST_O_0	Produktion	—	Læs slutningen af ​​rammesignal fra læsekanal 0
BUSER_O_r0	Produktion	—	Læseafslutning for at læse kanal 0
ARVALID_I_1	Input	—	Læseanmodning fra læsekanal 1
ARSIZE_I_1	Input	8 bits	Læs burststørrelse fra læsekanal 1
ARADDR_I_1	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 1
ARREADY_O_1	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra læsekanal 1
RVALID_O_1	Produktion	—	Læs data, der er gyldige fra læsekanal 1
RDATA_O_1	Produktion	[AXI_DATA_WIDTH-1 : 0]	Læs data fra læsekanal 1
RLAST_O_1	Produktion	—	Læs slutningen af ​​rammesignal fra læsekanal 1
BUSER_O_r1	Produktion	—	Læseafslutning for at læse kanal 1
ARVALID_I_2	Input	—	Læseanmodning fra læsekanal 2

………..fortsatte
Signal Navn	Retning	Bredde	Beskrivelse
ARSIZE_I_2	Input	8 bits	Læs burststørrelse fra læsekanal 2
ARADDR_I_2	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 2
ARREADY_O_2	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra læsekanal 2
RVALID_O_2	Produktion	—	Læs data, der er gyldige fra læsekanal 2
RDATA_O_2	Produktion	[AXI_DATA_WIDTH-1 : 0]	Læs data fra læsekanal 2
RLAST_O_2	Produktion	—	Læs slutningen af ​​rammesignal fra læsekanal 2
BUSER_O_r2	Produktion	—	Læseafslutning for at læse kanal 2
ARVALID_I_3	Input	—	Læseanmodning fra læsekanal 3
ARSIZE_I_3	Input	8 bits	Læs burststørrelse fra læsekanal 3
ARADDR_I_3	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 3
ARREADY_O_3	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra læsekanal 3
RVALID_O_3	Produktion	—	Læs data, der er gyldige fra læsekanal 3
RDATA_O_3	Produktion	[AXI_DATA_WIDTH-1 : 0]	Læs data fra læsekanal 3
RLAST_O_3	Produktion	—	Læs slutningen af ​​rammesignal fra læsekanal 3
BUSER_O_r3	Produktion	—	Læseafslutning for at læse kanal 3
ARVALID_I_4	Input	—	Læseanmodning fra læsekanal 4
ARSIZE_I_4	Input	8 bits	Læs burststørrelse fra læsekanal 4
ARADDR_I_4	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 4
ARREADY_O_4	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra læsekanal 4
RVALID_O_4	Produktion	—	Læs data, der er gyldige fra læsekanal 4
RDATA_O_4	Produktion	[AXI_DATA_WIDTH-1 : 0]	Læs data fra læsekanal 4
RLAST_O_4	Produktion	—	Læs slutningen af ​​rammesignal fra læsekanal 4
BUSER_O_r4	Produktion	—	Læseafslutning for at læse kanal 4
ARVALID_I_5	Input	—	Læseanmodning fra læsekanal 5
ARSIZE_I_5	Input	8 bits	Læs burststørrelse fra læsekanal 5
ARADDR_I_5	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 5
ARREADY_O_5	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra læsekanal 5
RVALID_O_5	Produktion	—	Læs data, der er gyldige fra læsekanal 5
RDATA_O_5	Produktion	[AXI_DATA_WIDTH-1 : 0]	Læs data fra læsekanal 5
RLAST_O_5	Produktion	—	Læs slutningen af ​​rammesignal fra læsekanal 5
BUSER_O_r5	Produktion	—	Læseafslutning for at læse kanal 5
ARVALID_I_6	Input	—	Læseanmodning fra læsekanal 6
ARSIZE_I_6	Input	8 bits	Læs burststørrelse fra læsekanal 6
ARADDR_I_6	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 6
ARREADY_O_6	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra læsekanal 6
RVALID_O_6	Produktion	—	Læs data, der er gyldige fra læsekanal 6
RDATA_O_6	Produktion	[AXI_DATA_WIDTH-1 : 0]	Læs data fra læsekanal 6
RLAST_O_6	Produktion	—	Læs slutningen af ​​rammesignal fra læsekanal 6

………..fortsatte
Signal Navn	Retning	Bredde	Beskrivelse
BUSER_O_r6	Produktion	—	Læseafslutning for at læse kanal 6
ARVALID_I_7	Input	—	Læseanmodning fra læsekanal 7
ARSIZE_I_7	Input	8 bits	Læs burststørrelse fra læsekanal 7
ARADDR_I_7	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 7
ARREADY_O_7	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra læsekanal 7
RVALID_O_7	Produktion	—	Læs data, der er gyldige fra læsekanal 7
RDATA_O_7	Produktion	[AXI_DATA_WIDTH-1 : 0]	Læs data fra læsekanal 7
RLAST_O_7	Produktion	—	Læs slutningen af ​​rammesignal fra læsekanal 7
BUSER_O_r7	Produktion	—	Læseafslutning for at læse kanal 7
AWSIZE_I_0	Input	8 bits	Skriveburststørrelse for skrivekanal 0
WDATA_I_0	Input	[AXI_DATA_WIDTH-1:0]	Videodataindgang til at skrive kanal 0
WVALID_I_0	Input	—	Skriv data, der er gyldige til at skrive kanal 0
AWVALID_I_0	Input	—	Skriveanmodning fra skrivekanal 0
AWADDR_I_0	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 0
AWREADY_O_0	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra skrivekanal 0
BUSER_O_0	Produktion	—	Skriveafslutning for at skrive kanal 0
AWSIZE_I_1	Input	8 bits	Skriveburststørrelse for skrivekanal 1
WDATA_I_1	Input	[AXI_DATA_WIDTH-1:0]	Videodataindgang til at skrive kanal 1
WVALID_I_1	Input	—	Skriv data, der er gyldige til at skrive kanal 1
AWVALID_I_1	Input	—	Skriveanmodning fra skrivekanal 1
AWADDR_I_1	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 1
AWREADY_O_1	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra skrivekanal 1
BUSER_O_1	Produktion	—	Skriveafslutning for at skrive kanal 1
AWSIZE_I_2	Input	8 bits	Skriveburststørrelse for skrivekanal 2
WDATA_I_2	Input	[AXI_DATA_WIDTH-1:0]	Videodataindgang til at skrive kanal 2
WVALID_I_2	Input	—	Skriv data, der er gyldige til at skrive kanal 2
AWVALID_I_2	Input	—	Skriveanmodning fra skrivekanal 2
AWADDR_I_2	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 2
AWREADY_O_2	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra skrivekanal 2
BUSER_O_2	Produktion	—	Skriveafslutning for at skrive kanal 2
AWSIZE_I_3	Input	8 bits	Skriveburststørrelse for skrivekanal 3
WDATA_I_3	Input	[AXI_DATA_WIDTH-1:0]	Videodataindgang til at skrive kanal 3
WVALID_I_3	Input	—	Skriv data, der er gyldige til at skrive kanal 3
AWVALID_I_3	Input	—	Skriveanmodning fra skrivekanal 3
AWADDR_I_3	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 3
AWREADY_O_3	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra skrivekanal 3
BUSER_O_3	Produktion	—	Skriveafslutning for at skrive kanal 3
AWSIZE_I_4	Input	8 bits	Skriveburststørrelse for skrivekanal 4

………..fortsatte
Signal Navn	Retning	Bredde	Beskrivelse
WDATA_I_4	Input	[AXI_DATA_WIDTH-1:0]	Videodataindgang til at skrive kanal 4
WVALID_I_4	Input	—	Skriv data, der er gyldige til at skrive kanal 4
AWVALID_I_4	Input	—	Skriveanmodning fra skrivekanal 4
AWADDR_I_4	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 4
AWREADY_O_4	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra skrivekanal 4
BUSER_O_4	Produktion	—	Skriveafslutning for at skrive kanal 4
AWSIZE_I_5	Input	8 bits	Skriveburststørrelse for skrivekanal 5
WDATA_I_5	Input	[AXI_DATA_WIDTH-1:0]	Videodataindgang til at skrive kanal 5
WVALID_I_5	Input	—	Skriv data, der er gyldige til at skrive kanal 5
AWVALID_I_5	Input	—	Skriveanmodning fra skrivekanal 5
AWADDR_I_5	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 5
AWREADY_O_5	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra skrivekanal 5
BUSER_O_5	Produktion	—	Skriveafslutning for at skrive kanal 5
AWSIZE_I_6	Input	8 bits	Skriveburststørrelse for skrivekanal 6
WDATA_I_6	Input	[AXI_DATA_WIDTH-1:0]	Videodataindgang til at skrive kanal 6
WVALID_I_6	Input	—	Skriv data, der er gyldige til at skrive kanal 6
AWVALID_I_6	Input	—	Skriveanmodning fra skrivekanal 6
AWADDR_I_6	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 6
AWREADY_O_6	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra skrivekanal 6
BUSER_O_6	Produktion	—	Skriveafslutning for at skrive kanal 6
AWSIZE_I_7	Input	8 bits	Skriv burst-størrelse fra skrivekanal 7
WDATA_I_7	Input	[AXI_DATA_WIDTH-1:0]	Videodataindgang til at skrive kanal 7
WVALID_I_7	Input	—	Skriv data, der er gyldige til at skrive kanal 7
AWVALID_I_7	Input	—	Skriv en anmodning fra skrivekanal 7
AWADDR_I_7	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 7
AWREADY_O_7	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra skrivekanal 7
BUSER_O_7	Produktion	—	Skriveafslutning for at skrive kanal 7

Følgende tabel viser ind- og udgangsportene på DDR AXI4 Arbiter til den oprindelige grænseflade.
Tabel 2-3. Input- og outputporte til Native Arbiter Interface

Signal Navn	Retning	Bredde	Beskrivelse
reset_i	Input	—	Aktivt lavt asynkront nulstillingssignal til design
sys_clk_i	Input	—	Systemur
ddr_ctrl_ready_i	Input	—	Modtager klar-indgangssignalet fra DDR-controlleren
r0_req_i	Input	—	Læs anmodning fra initiativtager 0
r0_burst_size_i	Input	8 bits	Læs burststørrelse
r0_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 0
r0_ack_o	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra initiativtager 0

………..fortsatte
Signal Navn	Retning	Bredde	Beskrivelse
r0_data_valid_o	Produktion	—	Læs data, der er gyldige fra læsekanal 0
r0_færdig_o	Produktion	—	Læs færdiggørelsen til initiativtager 0
r1_req_i	Input	—	Læs anmodning fra initiativtager 1
r1_burst_size_i	Input	8 bits	Læs burststørrelse
r1_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 1
r1_ack_o	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra initiativtager 1
r1_data_valid_o	Produktion	—	Læs data, der er gyldige fra læsekanal 1
r1_færdig_o	Produktion	—	Læs færdiggørelsen til initiativtager 1
r2_req_i	Input	—	Læs anmodning fra initiativtager 2
r2_burst_size_i	Input	8 bits	Læs burststørrelse
r2_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 2
r2_ack_o	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra initiativtager 2
r2_data_valid_o	Produktion	—	Læs data, der er gyldige fra læsekanal 2
r2_færdig_o	Produktion	—	Læs færdiggørelsen til initiativtager 2
r3_req_i	Input	—	Læs anmodning fra initiativtager 3
r3_burst_size_i	Input	8 bits	Læs burststørrelse
r3_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 3
r3_ack_o	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra initiativtager 3
r3_data_valid_o	Produktion	—	Læs data, der er gyldige fra læsekanal 3
r3_færdig_o	Produktion	—	Læs færdiggørelsen til initiativtager 3
r4_req_i	Input	—	Læs anmodning fra initiativtager 4
r4_burst_size_i	Input	8 bits	Læs burststørrelse
r4_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 4
r4_ack_o	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra initiativtager 4
r4_data_valid_o	Produktion	—	Læs data, der er gyldige fra læsekanal 4
r4_færdig_o	Produktion	—	Læs færdiggørelsen til initiativtager 4
r5_req_i	Input	—	Læs anmodning fra initiativtager 5
r5_burst_size_i	Input	8 bits	Læs burststørrelse
r5_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 5
r5_ack_o	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra initiativtager 5
r5_data_valid_o	Produktion	—	Læs data, der er gyldige fra læsekanal 5
r5_færdig_o	Produktion	—	Læs færdiggørelsen til initiativtager 5
r6_req_i	Input	—	Læs anmodning fra initiativtager 6
r6_burst_size_i	Input	8 bits	Læs burststørrelse
r6_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 6
r6_ack_o	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra initiativtager 6
r6_data_valid_o	Produktion	—	Læs data, der er gyldige fra læsekanal 6
r6_færdig_o	Produktion	—	Læs færdiggørelsen til initiativtager 6
r7_req_i	Input	—	Læs anmodning fra initiativtager 7
r7_burst_size_i	Input	8 bits	Læs burststørrelse

………..fortsatte
Signal Navn	Retning	Bredde	Beskrivelse
r7_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, hvorfra læsning skal startes for læsekanal 7
r7_ack_o	Produktion	—	Voldgiftsbekræftelse for at læse anmodning fra initiativtager 7
r7_data_valid_o	Produktion	—	Læs data, der er gyldige fra læsekanal 7
r7_færdig_o	Produktion	—	Læs færdiggørelsen til initiativtager 7
rdata_o	Produktion	[AXI_DATA_WIDTH – 1:0]	Videodataudgang fra læsekanal
w0_burst_size_i	Input	8 bits	Skriv burststørrelse
w0_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodatainput til at skrive kanal 0
w0_data_valid_i	Input	—	Skriv data, der er gyldige til at skrive kanal 0
w0_req_i	Input	—	Skriv anmodning fra initiativtager 0
w0_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 0
w0_ack_o	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra initiativtager 0
w0_færdig_o	Produktion	—	Skriv færdiggørelse til initiativtager 0
w1_burst_size_i	Input	8 bits	Skriv burststørrelse
w1_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodatainput til at skrive kanal 1
w1_data_valid_i	Input	—	Skriv data, der er gyldige til at skrive kanal 1
w1_req_i	Input	—	Skriv anmodning fra initiativtager 1
w1_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 1
w1_ack_o	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra initiativtager 1
w1_færdig_o	Produktion	—	Skriv færdiggørelse til initiativtager 1
w2_burst_size_i	Input	8 bits	Skriv burststørrelse
w2_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodatainput til at skrive kanal 2
w2_data_valid_i	Input	—	Skriv data, der er gyldige til at skrive kanal 2
w2_req_i	Input	—	Skriv anmodning fra initiativtager 2
w2_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 2
w2_ack_o	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra initiativtager 2
w2_færdig_o	Produktion	—	Skriv færdiggørelse til initiativtager 2
w3_burst_size_i	Input	8 bits	Skriv burststørrelse
w3_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodatainput til at skrive kanal 3
w3_data_valid_i	Input	—	Skriv data, der er gyldige til at skrive kanal 3
w3_req_i	Input	—	Skriv anmodning fra initiativtager 3
w3_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 3
w3_ack_o	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra initiativtager 3
w3_færdig_o	Produktion	—	Skriv færdiggørelse til initiativtager 3
w4_burst_size_i	Input	8 bits	Skriv burststørrelse
w4_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodatainput til at skrive kanal 4
w4_data_valid_i	Input	—	Skriv data, der er gyldige til at skrive kanal 4
w4_req_i	Input	—	Skriv anmodning fra initiativtager 4
w4_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 4

………..fortsatte
Signal Navn	Retning	Bredde	Beskrivelse
w4_ack_o	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra initiativtager 4
w4_færdig_o	Produktion	—	Skriv færdiggørelse til initiativtager 4
w5_burst_size_i	Input	8 bits	Skriv burststørrelse
w5_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodatainput til at skrive kanal 5
w5_data_valid_i	Input	—	Skriv data, der er gyldige til at skrive kanal 5
w5_req_i	Input	—	Skriv anmodning fra initiativtager 5
w5_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 5
w5_ack_o	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra initiativtager 5
w5_færdig_o	Produktion	—	Skriv færdiggørelse til initiativtager 5
w6_burst_size_i	Input	8 bits	Skriv burststørrelse
w6_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodatainput til at skrive kanal 6
w6_data_valid_i	Input	—	Skriv data, der er gyldige til at skrive kanal 6
w6_req_i	Input	—	Skriv anmodning fra initiativtager 6
w6_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 6
w6_ack_o	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra initiativtager 6
w6_færdig_o	Produktion	—	Skriv færdiggørelse til initiativtager 6
w7_burst_size_i	Input	8 bits	Skriv burststørrelse
w7_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodatainput til at skrive kanal 7
w7_data_valid_i	Input	—	Skriv data, der er gyldige til at skrive kanal 7
w7_req_i	Input	—	Skriv anmodning fra initiativtager 7
w7_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse, som skrivning skal ske til fra skrivekanal 7
w7_ack_o	Produktion	—	Voldgiftsbekræftelse for at skrive anmodning fra initiativtager 7
w7_færdig_o	Produktion	—	Skriv færdiggørelse til initiativtager 7
AXI I/F-signaler
Læs adressekanal
arid_o	Produktion	[AXI_ID_WIDTH – 1:0]	Læs adresse-id. Identifikation tag for den læste adressegruppe af signaler.
araddr_o	Produktion	[AXI_ADDR_WIDTH – 1:0]	Læs adresse. Giver den indledende adresse på en læst burst-transaktion. Kun startadressen for burst er angivet.
arlen_o	Produktion	[7:0]	Sprænglængde. Giver det nøjagtige antal overførsler i en burst. Disse oplysninger bestemmer antallet af dataoverførsler forbundet med adressen.
arsize_o	Produktion	[2:0]	Burst størrelse. Størrelsen af ​​hver overførsel i burst.
arburst_o	Produktion	[1:0]	Burst type. Sammen med størrelsesoplysningerne, detaljer, hvordan adressen for hver overførsel i burst beregnes. Fastsat til 2'b01 à Incremental adresse burst.
arlock_o	Produktion	[1:0]	Lås type. Giver yderligere oplysninger om overførslens atomare karakteristika. Fastsat til 2'b00 à Normal Access.

………..fortsatte
Signal Navn	Retning	Bredde	Beskrivelse
archache_o	Produktion	[3:0]	Cache type. Giver yderligere oplysninger om de cachebare karakteristika for overførslen. Fastsat til 4'b0000 à Ikke-cachebar og ikke-bufferbar.
arprot_o	Produktion	[2:0]	Beskyttelsestype. Giver beskyttelsesenhedsoplysninger for transaktionen. Fastsat til 3'b000 à Normal, sikker dataadgang.
arvalid_o	Produktion	—	Læs adresse gyldig. Når HØJ, er læseadressen og kontrolinformationen gyldig og forbliver høj, indtil adressebekræftelsessignalet, allerede er højt. 1 = Adresse- og kontroloplysninger gyldige 0 = Adresse- og kontroloplysninger ikke gyldige
allerede_o	Input	—	Læs adresse klar. Målet er klar til at acceptere en adresse og tilhørende styresignaler. 1 = målet klar 0 = målet ikke klar
Læs datakanal
slippe af	Input	[AXI_ID_WIDTH – 1:0]	Læs ID tag. ID tag af den læste datagruppe af signaler. Fjernværdien genereres af målet og skal matche den tørre værdi af den læste transaktion, som den reagerer på.
rdata	Input	[AXI_DATA_WIDTH – 1:0]	Læs data
hhv	Input	[1:0]	Læs svar. Status for læseoverførslen. Tilladte svar er OKAY, EXOKAY, SLVERR og DECERR.
sidste	Input	—	Læs sidst. Sidste overførsel i en læst burst.
rgyldig	Input	—	Læst gyldig. Nødvendige læsedata er tilgængelige, og læseoverførslen kan fuldføres. 1 = læste data tilgængelige 0 = læste data ikke tilgængelige
klar	Produktion	—	Læs klar. Initiativtager kan acceptere de læste data og svaroplysninger. 1= initiativtager klar 0 = initiativtager ikke klar
Skriv adressekanal
awid	Produktion	[AXI_ID_WIDTH – 1:0]	Skriv adresse-id. Identifikation tag for skriveadressegruppen af ​​signaler.
awaddr	Produktion	[AXI_ADDR_WIDTH – 1:0]	Skriv adresse. Angiver adressen på den første overførsel i en skriveburst-transaktion. De tilhørende styresignaler bruges til at bestemme adresserne på de resterende overførsler i burst'en.
awlen	Produktion	[7:0]	Sprænglængde. Giver det nøjagtige antal overførsler i en burst. Disse oplysninger bestemmer antallet af dataoverførsler forbundet med adressen.
awsize	Produktion	[2:0]	Burst størrelse. Størrelsen af ​​hver overførsel i burst. Byte-bane-strober angiver nøjagtigt, hvilke byte-baner, der skal opdateres.
udbrud	Produktion	[1:0]	Burst type. Sammen med størrelsesoplysningerne, detaljer, hvordan adressen for hver overførsel i burst beregnes. Fastsat til 2'b01 à Incremental adresse burst.

………..fortsatte
Signal Navn	Retning	Bredde	Beskrivelse
awlock	Produktion	[1:0]	Lås type. Giver yderligere oplysninger om overførslens atomare karakteristika. Fastsat til 2'b00 à Normal Access.
awcache	Produktion	[3:0]	Cache type. Angiver transaktionens attributter, der kan bufferes, cachelagres, gennemskrives, tilbageskrives og allokeres. Fastsat til 4'b0000 à Ikke-cachebar og ikke-bufferbar.
awprot	Produktion	[2:0]	Beskyttelsestype. Angiver det normale, privilegerede eller sikre beskyttelsesniveau for transaktionen, og om transaktionen er en dataadgang eller en instruktionsadgang. Fastsat til 3'b000 à Normal, sikker dataadgang.
forfærdelig	Produktion	—	Skriv adresse gyldig. Angiver, at gyldig skriveadresse og kontrolinformation er tilgængelig. 1 = adresse og kontroloplysninger tilgængelige 0 = adresse og kontroloplysninger ikke tilgængelige. Adressen og kontrolinformationen forbliver stabil, indtil adressebekræftelsessignalet, allerede nu, bliver HØJ.
klar	Input	—	Skriv adresse klar. Indikerer, at målet er klar til at acceptere en adresse og tilhørende styresignaler. 1 = målet klar 0 = målet ikke klar
Skriv datakanal
wdata	Produktion	[AXI_DATA_WIDTH – 1:0]	Skriv data
wstrb	Produktion	[AXI_DATA_WIDTH – 8:0]	Skriv strobes. Dette signal angiver, hvilke bytebaner der skal opdateres i hukommelsen. Der er en skrive-strobe for hver otte bit af skrivedatabussen.
wlast	Produktion	—	Skriv sidst. Sidste overførsel i en skriveburst.
wvalid	Produktion	—	Skriv gyldigt. Gyldige skrivedata og strober er tilgængelige. 1 = skrivedata og strober tilgængelige 0 = skrivedata og strober ikke tilgængelige
klar	Input	—	Skriv klar. Target kan acceptere skrivedataene. 1 = målet klar 0 = målet ikke klar
Skriv svarkanal
bud	Input	[AXI_ID_WIDTH – 1:0]	Svar ID. Identifikationen tag af skrivesvaret. Budværdien skal svare til awid-værdien af ​​skrivetransaktionen, som målet reagerer på.
bresp	Input	[1:0]	Skriv svar. Status for skrivetransaktionen. De tilladte svar er OKAY, EXOKAY, SLVERR og DECERR.
ugyldig	Input	—	Skriv svar gyldigt. Gyldigt skrivesvar er tilgængeligt. 1 = skrivesvar tilgængeligt 0 = skrivesvar ikke tilgængelig
brødet	Produktion	—	Svar klar. Initiativtager kan acceptere svaroplysningerne. 1 = initiativtager klar 0 = initiativtager ikke klar

Tidsdiagrammer (stil et spørgsmål)
Dette afsnit diskuterer DDR_AXI4_Arbiter-tidsdiagrammer. De følgende figurer viser forbindelsen af ​​læse- og skriveanmodningsindgangene, starthukommelsesadresse, skriveinput fra den eksterne initiator, læse- eller skrivebekræftelse og læse- eller skriveafslutningsinput givet af arbiter.
Figur 3-1. Tidsdiagram for signaler, der bruges til at skrive/læse gennem AXI4-grænsefladen

Testbench (stil et spørgsmål)
En samlet testbench bruges til at verificere og teste DDR_AXI4_Arbiter kaldet som brugertestbench. Testbench leveres til at kontrollere funktionaliteten af ​​DDR_AXI4_Arbiter IP. Denne testbench fungerer kun for to læsekanaler og to skrivekanaler med busgrænsefladekonfiguration.
 Simulering (stil et spørgsmål)
De følgende trin beskriver, hvordan man simulerer kernen ved hjælp af testbænken:

1. Åbn fanen Libero® SoC Catalog, udvid Solutions-Video, dobbeltklik på DDR_AXI4_Arbiter, og klik derefter på OK. Den dokumentation, der er knyttet til IP'en, er angivet under Dokumentation. Vigtigt: Hvis du ikke kan se fanen Katalog, skal du navigere til View > Windows-menuen og klik på Katalog for at gøre det synligt.

Figur 4-1. DDR_AXI4_Arbiter IP Core i Libero SoC-katalog

Vinduet Opret komponent vises som vist i det følgende. Klik på OK. Sørg for, at navnet er DDR_AXI4_ARBITER_PF_C0.
Figur 4-2. Opret komponent

Konfigurer IP'en til 2 læsekanaler, 2 skrivekanaler og vælg Bus Interface som vist i følgende figur, og klik på OK for at generere IP'en.
Figur 4-3. Konfiguration

På fanen Stimulushierarki skal du vælge testbænken (DDR_AXI4_ARBITER_PF_tb.v), højreklikke og derefter klikke på Simuler pre-synth design > Åbn interaktivt.
Vigtig: Hvis du ikke kan se fanen Stimulushierarki, skal du navigere til View > Windows-menuen og klik på Stimulus Hierarchy for at gøre den synlig.
Figur 4-4. Simulering af præsyntesedesignModelSim åbner med testbænken file, som vist i den følgende figur.
Figur 4-5. ModelSim Simuleringsvindue

Vigtig: Hvis simuleringen afbrydes på grund af køretidsgrænsen angivet i .do file, brug kommandoen run -all for at fuldføre simuleringen.
Revisionshistorik (stil et spørgsmål)
Revisionshistorikken beskriver de ændringer, der blev implementeret i dokumentet. Ændringerne er listet efter revision, startende med den seneste publikation.
Tabel 5-1. Revisionshistorie

Revision	Dato	Beskrivelse
A	04/2023	Følgende er listen over ændringer i revision A af dokumentet: • Migrerede dokumentet til Microchip-skabelonen. • Opdaterede dokumentnummeret til DS00004976A fra 50200950. • Tilføjet 4. Testbænk.
2.0	—	Følgende er listen over ændringer i revision 2.0 af dokumentet: • Tilføjet Figur 1-2. • Tilføjet Tabel 2-2. • Opdaterede navnene på nogle input- og outputsignalnavne i Tabel 2-2.
1.0	—	Første udgivelse.

Mikrochip FPGA-support (stil et spørgsmål)
Microchip FPGA-produktgruppen støtter sine produkter med forskellige supporttjenester, herunder kundeservice, teknisk kundesupportcenter, et webwebsted og verdensomspændende salgskontorer. Kunder foreslås at besøge Microchips onlineressourcer, før de kontakter support, da det er meget sandsynligt, at deres forespørgsler allerede er blevet besvaret. Kontakt teknisk supportcenter via webwebsted på www.microchip.com/support. Nævn FPGA-enhedens varenummer, vælg den relevante sagskategori, og upload design files, mens du opretter en teknisk supportsag. Kontakt kundeservice for ikke-teknisk produktsupport, såsom produktpriser, produktopgraderinger, opdaterede oplysninger, ordrestatus og godkendelse.

• Fra Nordamerika, ring 800.262.1060
• Fra resten af ​​verden, ring på 650.318.4460
• Fax, hvor som helst i verden, 650.318.8044

Mikrochipoplysninger (stil et spørgsmål)

Mikrochippen Webwebsted (Stil et spørgsmål)
Microchip yder online support via vores website kl www.microchip.com/. Dette website bruges til at lave files og information let tilgængelig for kunderne. Noget af det tilgængelige indhold inkluderer:

• Produktsupport – Datablade og errata, ansøgningsnotater og sample-programmer, designressourcer, brugervejledninger og hardwaresupportdokumenter, seneste softwareudgivelser og arkiveret software
• Generel teknisk support – Ofte stillede spørgsmål (FAQ), anmodninger om teknisk support, online-diskussionsgrupper, medlemsliste for Microchip-designpartnerprogram
• Microchips virksomhed – Produktvælger- og bestillingsvejledninger, seneste Microchip-pressemeddelelser, en liste over seminarer og arrangementer, lister over Microchip salgskontorer, distributører og fabriksrepræsentanter

Produktændringsmeddelelsesservice (stil et spørgsmål)
Microchips underretningstjeneste for produktændringer hjælper med at holde kunderne opdateret på Microchip-produkter. Abonnenter vil modtage e-mail-notifikationer, når der er ændringer, opdateringer, revisioner eller fejl relateret til en bestemt produktfamilie eller udviklingsværktøj af interesse. For at registrere, gå til www.microchip.com/pcn og følg registreringsvejledningen.
Kundesupport (Stil et spørgsmål)
Brugere af Microchip-produkter kan modtage assistance gennem flere kanaler:

• Distributør eller repræsentant
• Lokalt salgskontor
• Embedded Solutions Engineer (ESE)
• Teknisk support

Kunder bør kontakte deres distributør, repræsentant eller ESE for at få support. Lokale salgskontorer er også tilgængelige for at hjælpe kunder. En liste over salgskontorer og lokationer er inkluderet i dette dokument. Teknisk support er tilgængelig via webwebsted på: www.microchip.com/support.
Microchip Devises Code Protection Feature (Stil et spørgsmål)
Bemærk følgende detaljer om kodebeskyttelsesfunktionen på Microchip-produkter:

• Microchip-produkter opfylder specifikationerne i deres særlige Microchip-datablad.
• Microchip mener, at dens familie af produkter er sikre, når de bruges på den tilsigtede måde, inden for driftsspecifikationerne og under normale forhold.
• Microchip værdsætter og beskytter aggressivt sine immaterielle rettigheder. Forsøg på at bryde kodebeskyttelsesfunktionerne i Microchip-produktet er strengt forbudt og kan overtræde DigitalMillennium Copyright Act.
• Hverken Microchip eller nogen anden halvlederproducent kan garantere sikkerheden af ​​deres kode. Kodebeskyttelse betyder ikke, at vi garanterer, at produktet er "ubrydeligt". Kodebeskyttelse er i konstant udvikling. Microchip er forpligtet til løbende at forbedre kodebeskyttelsesfunktionerne i vores produkter.

Juridisk meddelelse (stil et spørgsmål)
Denne publikation og oplysningerne heri må kun bruges med Microchip-produkter, herunder til at designe, teste og integrere Microchip-produkter med din applikation. Brug af disse oplysninger på anden måde overtræder disse vilkår. Oplysninger om enhedsapplikationer gives kun for din bekvemmelighed og kan blive afløst af opdateringer. Det er dit ansvar at sikre, at din ansøgning lever op til dine specifikationer. Kontakt dit lokale Microchip salgskontor for yderligere support, eller få yderligere support på www.microchip.com/en-us/support/design-help/ kundesupport-tjenester. DISSE OPLYSNINGER LEVERES AF MICROCHIP "SOM DE ER". MICROCHIP GIVER INGEN REPRÆSENTATIONER ELLER GARANTIER AF NOGEN ART, HVERKEN UDTRYKKELIGE ELLER UNDERFORSTÅEDE, SKRIFTLIGE ELLER MUNTLIGE, LOVBESTEMMET ELLER ANDEN MÅDE, RELATET TIL OPLYSNINGERNE, HERUNDER MEN IKKE BEGRÆNSET TIL NOGEN STILTIENDE GARANTIER, BESTEMT FORMÅL ELLER GARANTIER RELATET TIL DETS TILSTAND, KVALITET ELLER YDELSE. I INGEN OMSTÆNDIGHEDER VIL MICROCHIP VÆRE ANSVARLIG FOR NOGEN INDIREKTE, SÆRLIGE, STRAFFENDE, TILFÆLDELIGE ELLER FØLGETAB, SKADER, OMKOSTNINGER ELLER UDGIFTER AF NOGEN ART, SOM HELST RELATET TIL OPLYSNINGERNE ELLER DERES ANVENDELSE, MEN UDEN ANDEN ELLER OM DEN ANDEN ELLER UDEN OMKOSTNINGER. MULIGHEDEN ELLER SKADERNE ER FORUDSIGLEDE? I DET FULDSTÆNDIGE OMFANG DET ER TILLADT AF LOVEN, VIL MICROCHIPS SAMLEDE ANSVAR PÅ ALLE KRAV PÅ NOGEN MÅDE RELATET TIL INFORMATIONEN ELLER DERES BRUG IKKE OVERstige ANTALLET AF GEBYRER, HVIS NOE, SOM DU HAR BETALT DIREKTE TIL INFORMATIONOCHIPPET. Brug af Microchip-enheder i livsstøtte- og/eller sikkerhedsapplikationer er helt på købers risiko, og køberen indvilliger i at forsvare, skadesløsholde og holde Microchip skadesløs fra enhver skade, krav, sager eller udgifter som følge af sådan brug. Ingen licenser videregives, implicit eller på anden måde, under nogen af ​​Microchips intellektuelle ejendomsrettigheder, medmindre andet er angivet.
Varemærker (stil et spørgsmål)
Mikrochipnavnet og logoet, mikrochiplogoet, Adaptec, AVR, AVR-logoet, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32-logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST-logo, SuperFlash, Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron , og XMEGA er registrerede varemærker tilhørende Microchip Technology Incorporated i USA og andre lande. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime og ZL er registrerede varemærker tilhørende Microchip Technology Incorporated i USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard , CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programmering, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, Jitter-on-Di, Knobplay , KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, . , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox VeriPHY, ViewSpan, WiperLock, XpressConnect og ZENA er varemærker tilhørende Microchip Technology Incorporated i USA og andre lande. SQTP er et servicemærke tilhørende Microchip Technology Incorporated i USA Adaptec-logoet, Frequency on Demand, Silicon Storage Technology og Symmcom er registrerede varemærker tilhørende Microchip Technology Inc. i andre lande. GestIC er et registreret varemærke tilhørende Microchip Technology Germany II GmbH & Co. KG, et datterselskab af Microchip Technology Inc., i andre lande. Alle andre varemærker nævnt heri tilhører deres respektive virksomheder. © 2023, Microchip Technology Incorporated og dets datterselskaber. Alle rettigheder forbeholdes.
ISBN: 978-1-6683-2302-1 Kvalitetsstyringssystem (Stil et spørgsmål) For information om Microchips kvalitetsstyringssystemer, besøg venligst www.microchip.com/quality.

Verdensomspændende salg og service

AMERIKA	ASIEN/PACIFIK	ASIEN/PACIFIK	EUROPA
Corporate Kontor 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tlf.: 480-792-7200 Fax: 480-792-7277 Teknisk support: www.microchip.com/support Web Adresse: www.microchip.com Atlanta Duluth, GA Tlf.: 678-957-9614 Fax: 678-957-1455 Austin, TX Tlf.: 512-257-3370 Boston Westborough, MA Tlf.: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tlf.: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tlf.: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tlf.: 248-848-4000 Houston, TX Tlf.: 281-894-5983 Indianapolis Noblesville, IN Tlf.: 317-773-8323 Fax: 317-773-5453 Tlf.: 317-536-2380 Los Angeles Mission Viejo, CA Tlf.: 949-462-9523 Fax: 949-462-9608 Tlf.: 951-273-7800 Raleigh, NC Tlf.: 919-844-7510 New York, NY Tlf.: 631-435-6000 San Jose, CA Tlf.: 408-735-9110 Tlf.: 408-436-4270 Canada – Toronto Tlf.: 905-695-1980 Fax: 905-695-2078	Australien – Sydney Tlf.: 61-2-9868-6733 Kina – Beijing Tlf.: 86-10-8569-7000 Kina – Chengdu Tlf.: 86-28-8665-5511 Kina – Chongqing Tlf.: 86-23-8980-9588 Kina – Dongguan Tlf.: 86-769-8702-9880 Kina – Guangzhou Tlf.: 86-20-8755-8029 Kina – Hangzhou Tlf.: 86-571-8792-8115 Kina – Hong Kong SAR Tlf.: 852-2943-5100 Kina – Nanjing Tlf.: 86-25-8473-2460 Kina – Qingdao Tlf.: 86-532-8502-7355 Kina – Shanghai Tlf.: 86-21-3326-8000 Kina – Shenyang Tlf.: 86-24-2334-2829 Kina – Shenzhen Tlf.: 86-755-8864-2200 Kina – Suzhou Tlf.: 86-186-6233-1526 Kina – Wuhan Tlf.: 86-27-5980-5300 Kina – Xian Tlf.: 86-29-8833-7252 Kina – Xiamen Tlf.: 86-592-2388138 Kina – Zhuhai Tlf.: 86-756-3210040	Indien – Bangalore Tlf.: 91-80-3090-4444 Indien – New Delhi Tlf.: 91-11-4160-8631 Indien - Pune Tlf.: 91-20-4121-0141 Japan – Osaka Tlf.: 81-6-6152-7160 Japan – Tokyo Tlf.: 81-3-6880- 3770 Korea – Daegu Tlf.: 82-53-744-4301 Korea – Seoul Tlf.: 82-2-554-7200 Malaysia - Kuala Lumpur Tlf.: 60-3-7651-7906 Malaysia – Penang Tlf.: 60-4-227-8870 Filippinerne – Manila Tlf.: 63-2-634-9065 Singapore Tlf.: 65-6334-8870 Taiwan – Hsin Chu Tlf.: 886-3-577-8366 Taiwan – Kaohsiung Tlf.: 886-7-213-7830 Taiwan – Taipei Tlf.: 886-2-2508-8600 Thailand – Bangkok Tlf.: 66-2-694-1351 Vietnam – Ho Chi Minh Tlf.: 84-28-5448-2100	Østrig – Wels Tlf.: 43-7242-2244-39 Fax: 43-7242-2244-393 Danmark – København Tlf.: 45-4485-5910 Fax: 45-4485-2829 Finland – Espoo Tlf.: 358-9-4520-820 Frankrig – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Tyskland – Garching Tlf.: 49-8931-9700 Tyskland – Haan Tlf.: 49-2129-3766400 Tyskland – Heilbronn Tlf.: 49-7131-72400 Tyskland – Karlsruhe Tlf.: 49-721-625370 Tyskland – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Tyskland – Rosenheim Tlf.: 49-8031-354-560 Israel – Ra'anana Tlf.: 972-9-744-7705 Italien – Milano Tlf.: 39-0331-742611 Fax: 39-0331-466781 Italien – Padova Tlf.: 39-049-7625286 Holland – Drunen Tlf.: 31-416-690399 Fax: 31-416-690340 Norge – Trondheim Tlf.: 47-72884388 Polen – Warszawa Tlf.: 48-22-3325737 Rumænien – Bukarest Tel: 40-21-407-87-50 Spanien - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sverige – Göteborg Tel: 46-31-704-60-40 Sverige – Stockholm Tlf.: 46-8-5090-4654 Storbritannien – Wokingham Tlf.: 44-118-921-5800 Fax: 44-118-921-5820

© 2023 Microchip Technology Inc. og dets datterselskaber

Dokumenter/ressourcer

MICROCHIP DDR AXI4 Arbiter [pdfBrugervejledning DDR AXI4 Arbiter, DDR AXI4, Arbiter

Referencer

• Brugermanual