MICROCHIP DDR AXI4 Arbiter
Perkenalan: Standar protokol AXI4-Stream menggunakan terminologi Master dan Slave. Terminologi Microchip yang setara yang digunakan dalam dokumen ini masing-masing adalah Inisiator dan Target.
Ringkasan: Tabel berikut memberikan ringkasan karakteristik DDR AXI4 Arbiter.
| Ciri | Nilai |
|---|---|
| Versi Inti | DDR AXI4 Arbiter v2.2 |
| Keluarga Perangkat yang Didukung | – |
| Lisensi Alur Alat yang Didukung | – |
Fitur: DDR AXI4 Arbiter memiliki beberapa fitur utama berikut:
- Inti IP harus diinstal ke Katalog IP perangkat lunak Libero SoC.
- Inti dikonfigurasi, dihasilkan, dan dipakai dalam alat SmartDesign untuk dimasukkan dalam daftar proyek Libero.
Pemanfaatan dan Kinerja Perangkat:
| Detail Perangkat | Keluarga | Perangkat | Sumber daya | Performa (MHz) |
|---|---|---|---|---|
| LUTs DFF RAM LSRAM SRAM Matematika Blok Chip Globals | Api Kutub | MPF300T-1 | 5411 4202 | 266 |
Deskripsi Fungsional
Deskripsi Fungsional: Bagian ini menjelaskan detail implementasi DDR_AXI4_Arbiter. Gambar berikut menunjukkan diagram pin-out tingkat atas DDR AXI4 Arbiter.
DDR_AXI4_Arbiter Parameter dan Sinyal Antarmuka
Pengaturan Konfigurasi:
Pengaturan konfigurasi untuk DDR_AXI4_Arbiter tidak ditentukan dalam dokumen ini.
Sinyal Input dan Output:
Sinyal input dan output untuk DDR_AXI4_Arbiter tidak ditentukan dalam dokumen ini.
Diagram Waktu
Diagram pengaturan waktu untuk DDR_AXI4_Arbiter tidak ditentukan dalam dokumen ini.
bangku tes
Simulasi:
Detail simulasi untuk DDR_AXI4_Arbiter tidak ditentukan dalam dokumen ini.
Riwayat Revisi
Riwayat revisi untuk DDR_AXI4_Arbiter tidak ditentukan dalam dokumen ini.
Dukungan FPGA Microchip
Informasi Dukungan Microchip FPGA untuk DDR_AXI4_Arbiter tidak ditentukan dalam dokumen ini.
Petunjuk Penggunaan Produk
- Instal DDR AXI4 Arbiter v2.2 ke Katalog IP perangkat lunak Libero SoC.
- Konfigurasikan, buat, dan buat instance inti dalam alat SmartDesign untuk dimasukkan dalam daftar proyek Libero.
Pendahuluan (Ajukan Pertanyaan)
Kenangan adalah bagian integral dari setiap aplikasi video dan grafis pada umumnya. Mereka digunakan untuk buffering seluruh frame video ketika memori lokal FPGA tidak cukup untuk menampung seluruh frame. Ketika ada beberapa pembacaan dan penulisan bingkai video ke dalam DDR, seorang arbiter akan diminta untuk melakukan arbitrase antara beberapa permintaan. DDR AXI4 Arbiter IP menyediakan 8 saluran tulis untuk menulis frame buffer ke memori DDR eksternal dan 8 saluran baca untuk membaca frame dari memori eksternal. Arbitrase didasarkan pada prinsip siapa cepat dia dapat. Jika dua permintaan terjadi secara bersamaan, saluran dengan nomor saluran lebih rendah akan diprioritaskan. Arbiter terhubung ke IP pengontrol DDR melalui antarmuka AXI4. DDR AXI4 Arbiter menyediakan antarmuka Inisiator AXI4 ke pengontrol on-chip DDR. Arbiter mendukung hingga delapan saluran tulis dan delapan saluran baca. Blok ini melakukan arbitrase antara delapan saluran baca untuk menyediakan akses ke saluran baca AXI dengan cara siapa cepat dia dapat. Blok ini melakukan arbitrase antara delapan saluran tulis untuk menyediakan akses ke saluran tulis AXI dengan cara siapa cepat dia dapat. Kedelapan saluran baca-tulis memiliki prioritas yang sama. Antarmuka Inisiator AXI4 dari IP Arbiter dapat dikonfigurasi untuk berbagai lebar data mulai dari 64 bit hingga 512 bit.
Penting: Standar protokol AXI4-Stream menggunakan terminologi “Master” dan “Slave”. Terminologi Microchip yang setara yang digunakan dalam dokumen ini masing-masing adalah Inisiator dan Target.
Ringkasan (Ajukan Pertanyaan)
Tabel berikut memberikan ringkasan karakteristik DDR AXI4 Arbiter.
Tabel 1. Karakteristik Arbiter DDR AXI4
Dokumen ini berlaku untuk DDR AXI4 Arbiter v2.2.
- SoC PolarFire®
- Api Kutub
- RTG4™
- IGLOO® 2
- SmartFusion® 2
Membutuhkan Libero® SoC v12.3 atau rilis yang lebih baru. IP dapat digunakan dalam mode RTL tanpa lisensi apa pun. Untuk informasi selengkapnya, lihatDDR_AXI4_Arbiter.
Fitur (Ajukan Pertanyaan)
DDR AXI4 Arbiter memiliki beberapa fitur utama berikut:
- Delapan saluran Tulis
- Delapan saluran Baca
- Antarmuka AXI4 ke pengontrol DDR
- Lebar AXI4 yang dapat dikonfigurasi: 64, 128, 256, dan 512 bit
- Lebar Alamat yang Dapat Dikonfigurasi: 32 hingga 64 bit
Implementasi IP Core di Libero® Design Suite (Ajukan Pertanyaan)
Inti IP harus diinstal ke Katalog IP perangkat lunak Libero SoC. Ini diinstal secara otomatis melalui fungsi pembaruan Katalog IP di perangkat lunak Libero SoC, atau inti IP diunduh secara manual dari katalog. Setelah inti IP diinstal di Katalog IP perangkat lunak Libero SoC, inti tersebut dikonfigurasi, dihasilkan, dan dipakai dalam alat SmartDesign untuk dimasukkan dalam daftar proyek Libero.
Pemanfaatan dan Performa Perangkat (Ajukan Pertanyaan)
Tabel berikut mencantumkan pemanfaatan perangkat yang digunakan untuk DDR_AXI4_Arbiter.
Tabel 2. Pemanfaatan DDR_AXI4_Arbiter
| Perangkat Rincian | Sumber daya | Performa (MHz) | RAM (RAM) | Blok Matematika | Keripik Global | |||
| Keluarga | Perangkat | LUT (Lut) | DFF | LSRAM | μSRAM | |||
| SoC PolarFire® | MPFS250T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| Api Kutub | MPF300T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| SmartFusion® 2 | M2S150-1 | 5546 | 4309 | 192 | 15 | 1 | 0 | 0 |
Penting:
- Data dalam tabel sebelumnya diambil menggunakan sintesis umum dan pengaturan tata letak. IP dikonfigurasi untuk delapan saluran tulis, delapan saluran baca, lebar alamat 32 bit, dan lebar data konfigurasi 512 bit.
- Jam dibatasi hingga 200 MHz saat menjalankan analisis waktu untuk mencapai angka kinerja.
Deskripsi Fungsional (Ajukan Pertanyaan)
Bagian ini menjelaskan detail implementasi DDR_AXI4_Arbiter. Gambar berikut menunjukkan diagram pin-out tingkat atas DDR AXI4 Arbiter. Gambar 1-1. Diagram Blok Pin-Out Tingkat Atas untuk Antarmuka Arbiter Asli
Gambar berikut menunjukkan diagram blok tingkat sistem DDR_AXI4_Arbiter dalam mode antarmuka Bus. Gambar 1-2. Diagram Blok Tingkat Sistem DDR_AXI4_Arbiter
Transaksi baca dipicu dengan menyetel sinyal input r(x)_req_i tinggi pada saluran baca tertentu. Arbiter merespons dengan pengakuan ketika siap melayani permintaan baca. Lalu ituample alamat AXI awal dan membaca ukuran burst yang dimasukkan dari inisiator eksternal. Saluran memproses input dan menghasilkan transaksi AXI yang diperlukan untuk membaca data dari memori DDR. Output data baca dari arbiter bersifat umum untuk semua saluran baca. Selama pembacaan data, validitas data baca dari saluran terkait menjadi tinggi. Akhir dari transaksi baca dilambangkan dengan sinyal selesai dibaca ketika semua byte yang diminta dikirim. Mirip dengan transaksi baca, transaksi tulis dipicu dengan mengatur sinyal input w(x)_req_i tinggi. Bersamaan dengan sinyal permintaan, alamat awal penulisan dan panjang burst harus diberikan selama permintaan. Ketika arbiter bersedia melayani permintaan tertulis, arbiter merespons dengan mengirimkan sinyal pengakuan pada saluran yang sesuai. Kemudian pengguna harus menyediakan data tulis beserta data sinyal valid pada saluran tersebut. Jumlah jam periode tinggi data yang valid harus sesuai dengan panjang burst. Arbiter menyelesaikan operasi tulis dan menetapkan sinyal tulis selesai tinggi yang menunjukkan selesainya transaksi tulis.
DDR_AXI4_Arbiter Parameter dan Sinyal Antarmuka (Ajukan Pertanyaan)
Bagian ini membahas parameter dalam konfigurator GUI DDR_AXI4_Arbiter dan sinyal I/O.
2.1 Pengaturan Konfigurasi (Ajukan Pertanyaan)
Tabel berikut mencantumkan deskripsi parameter konfigurasi yang digunakan dalam implementasi perangkat keras DDR_AXI4_Arbiter. Ini adalah parameter umum dan dapat bervariasi sesuai kebutuhan aplikasi.
Tabel 2-1. Parameter Konfigurasi
| Sinyal Nama | Keterangan |
| Lebar ID AXI | Menentukan lebar ID AXI. |
| Lebar Data AXI | Mendefinisikan lebar data AXI. |
| Lebar Alamat AXI | Mendefinisikan lebar alamat AXI |
| Jumlah saluran Baca | Pilihan untuk memilih jumlah saluran tulis yang diperlukan dari menu drop-down mulai dari satu saluran hingga delapan saluran tulis. |
| Jumlah saluran Tulis | Pilihan untuk memilih jumlah saluran baca yang diperlukan dari menu drop-down mulai dari satu saluran hingga delapan saluran baca. |
| AXI4_PILIHAN | Opsi untuk memilih antara AXI4_MASTER dan AXI4_MIRRORED_SLAVE. |
| Antarmuka Arbiter | Pilihan untuk memilih antarmuka bus. |
Sinyal Input dan Output (Ajukan Pertanyaan)
Tabel berikut mencantumkan port input dan output antarmuka DDR AXI4 Arbiter for Bus.
Tabel 2-2. Port Input dan Output untuk Antarmuka Bus Arbiter
| Sinyal Nama | Arah | Lebar | Keterangan |
| setel ulang_i | Masukan | — | Sinyal reset asinkron rendah aktif untuk dirancang |
| sys_ckl_i | Masukan | — | Jam sistem |
| ddr_ctrl_ready_i | Masukan | — | Menerima sinyal Input siap dari pengontrol DDR |
| ARVALID_I_0 | Masukan | — | Permintaan baca dari saluran baca 0 |
| ARSIZE_I_0 | Masukan | 8 bit | baca ukuran burst dari saluran baca 0 |
| ARADDR_I_0 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 0 |
| SUDAH_O_0 | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari saluran baca 0 |
| RVALID_O_0 | Keluaran | — | Baca data yang valid dari saluran baca 0 |
| RDATA_O_0 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Membaca data dari saluran baca 0 |
| RLAST_O_0 | Keluaran | — | Baca sinyal akhir bingkai dari saluran baca 0 |
| BUSER_O_r0 | Keluaran | — | Baca selesai untuk membaca saluran 0 |
| ARVALID_I_1 | Masukan | — | Permintaan baca dari saluran baca 1 |
| ARSIZE_I_1 | Masukan | 8 bit | Baca ukuran burst dari saluran baca 1 |
| ARADDR_I_1 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 1 |
| SUDAH_O_1 | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari saluran baca 1 |
| RVALID_O_1 | Keluaran | — | Baca data yang valid dari saluran baca 1 |
| RDATA_O_1 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Membaca data dari saluran baca 1 |
| RLAST_O_1 | Keluaran | — | Baca sinyal akhir bingkai dari saluran baca 1 |
| BUSER_O_r1 | Keluaran | — | Baca selesai untuk membaca saluran 1 |
| ARVALID_I_2 | Masukan | — | Permintaan baca dari saluran baca 2 |
| ………..lanjutan | |||
| Sinyal Nama | Arah | Lebar | Keterangan |
| ARSIZE_I_2 | Masukan | 8 bit | Baca ukuran burst dari saluran baca 2 |
| ARADDR_I_2 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 2 |
| SUDAH_O_2 | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari saluran baca 2 |
| RVALID_O_2 | Keluaran | — | Baca data yang valid dari saluran baca 2 |
| RDATA_O_2 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Membaca data dari saluran baca 2 |
| RLAST_O_2 | Keluaran | — | Baca sinyal akhir bingkai dari saluran baca 2 |
| BUSER_O_r2 | Keluaran | — | Baca selesai untuk membaca saluran 2 |
| ARVALID_I_3 | Masukan | — | Permintaan baca dari saluran baca 3 |
| ARSIZE_I_3 | Masukan | 8 bit | Baca ukuran burst dari saluran baca 3 |
| ARADDR_I_3 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 3 |
| SUDAH_O_3 | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari saluran baca 3 |
| RVALID_O_3 | Keluaran | — | Baca data yang valid dari saluran baca 3 |
| RDATA_O_3 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Membaca data dari saluran baca 3 |
| RLAST_O_3 | Keluaran | — | Baca sinyal akhir bingkai dari saluran baca 3 |
| BUSER_O_r3 | Keluaran | — | Baca selesai untuk membaca saluran 3 |
| ARVALID_I_4 | Masukan | — | Permintaan baca dari saluran baca 4 |
| ARSIZE_I_4 | Masukan | 8 bit | Baca ukuran burst dari saluran baca 4 |
| ARADDR_I_4 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 4 |
| SUDAH_O_4 | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari saluran baca 4 |
| RVALID_O_4 | Keluaran | — | Baca data yang valid dari saluran baca 4 |
| RDATA_O_4 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Membaca data dari saluran baca 4 |
| RLAST_O_4 | Keluaran | — | Baca sinyal akhir bingkai dari saluran baca 4 |
| BUSER_O_r4 | Keluaran | — | Baca selesai untuk membaca saluran 4 |
| ARVALID_I_5 | Masukan | — | Permintaan baca dari saluran baca 5 |
| ARSIZE_I_5 | Masukan | 8 bit | Baca ukuran burst dari saluran baca 5 |
| ARADDR_I_5 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 5 |
| SUDAH_O_5 | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari saluran baca 5 |
| RVALID_O_5 | Keluaran | — | Baca data yang valid dari saluran baca 5 |
| RDATA_O_5 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Membaca data dari saluran baca 5 |
| RLAST_O_5 | Keluaran | — | Baca sinyal akhir bingkai dari saluran baca 5 |
| BUSER_O_r5 | Keluaran | — | Baca selesai untuk membaca saluran 5 |
| ARVALID_I_6 | Masukan | — | Permintaan baca dari saluran baca 6 |
| ARSIZE_I_6 | Masukan | 8 bit | Baca ukuran burst dari saluran baca 6 |
| ARADDR_I_6 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 6 |
| SUDAH_O_6 | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari saluran baca 6 |
| RVALID_O_6 | Keluaran | — | Baca data yang valid dari saluran baca 6 |
| RDATA_O_6 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Membaca data dari saluran baca 6 |
| RLAST_O_6 | Keluaran | — | Baca sinyal akhir bingkai dari saluran baca 6 |
| ………..lanjutan | |||
| Sinyal Nama | Arah | Lebar | Keterangan |
| BUSER_O_r6 | Keluaran | — | Baca selesai untuk membaca saluran 6 |
| ARVALID_I_7 | Masukan | — | Permintaan baca dari saluran baca 7 |
| ARSIZE_I_7 | Masukan | 8 bit | Baca ukuran burst dari saluran baca 7 |
| ARADDR_I_7 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 7 |
| SUDAH_O_7 | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari saluran baca 7 |
| RVALID_O_7 | Keluaran | — | Baca data yang valid dari saluran baca 7 |
| RDATA_O_7 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Membaca data dari saluran baca 7 |
| RLAST_O_7 | Keluaran | — | Baca sinyal akhir bingkai dari saluran baca 7 |
| BUSER_O_r7 | Keluaran | — | Baca selesai untuk membaca saluran 7 |
| AWSIZE_I_0 | Masukan | 8 bit | Tulis ukuran burst untuk saluran tulis 0 |
| WDATA_I_0 | Masukan | [AXI_DATA_WIDTH-1:0] | Input data video untuk menulis saluran 0 |
| WVALID_I_0 | Masukan | — | Tulis data yang valid untuk menulis saluran 0 |
| AWVALID_I_0 | Masukan | — | Permintaan tulis dari saluran tulis 0 |
| AWADDR_I_0 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 0 |
| AWREADY_O_0 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari saluran tulis 0 |
| BUSER_O_0 | Keluaran | — | Selesaikan penulisan untuk menulis saluran 0 |
| AWSIZE_I_1 | Masukan | 8 bit | Tulis ukuran burst untuk saluran tulis 1 |
| WDATA_I_1 | Masukan | [AXI_DATA_WIDTH-1:0] | Input data video untuk menulis saluran 1 |
| WVALID_I_1 | Masukan | — | Tulis data yang valid untuk menulis saluran 1 |
| AWVALID_I_1 | Masukan | — | Permintaan tulis dari saluran tulis 1 |
| AWADDR_I_1 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 1 |
| AWREADY_O_1 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari saluran tulis 1 |
| BUSER_O_1 | Keluaran | — | Selesaikan penulisan untuk menulis saluran 1 |
| AWSIZE_I_2 | Masukan | 8 bit | Tulis ukuran burst untuk saluran tulis 2 |
| WDATA_I_2 | Masukan | [AXI_DATA_WIDTH-1:0] | Input data video untuk menulis saluran 2 |
| WVALID_I_2 | Masukan | — | Tulis data yang valid untuk menulis saluran 2 |
| AWVALID_I_2 | Masukan | — | Permintaan tulis dari saluran tulis 2 |
| AWADDR_I_2 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 2 |
| AWREADY_O_2 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari saluran tulis 2 |
| BUSER_O_2 | Keluaran | — | Selesaikan penulisan untuk menulis saluran 2 |
| AWSIZE_I_3 | Masukan | 8 bit | Tulis ukuran burst untuk saluran tulis 3 |
| WDATA_I_3 | Masukan | [AXI_DATA_WIDTH-1:0] | Input data video untuk menulis saluran 3 |
| WVALID_I_3 | Masukan | — | Tulis data yang valid untuk menulis saluran 3 |
| AWVALID_I_3 | Masukan | — | Permintaan tulis dari saluran tulis 3 |
| AWADDR_I_3 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 3 |
| AWREADY_O_3 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari saluran tulis 3 |
| BUSER_O_3 | Keluaran | — | Selesaikan penulisan untuk menulis saluran 3 |
| AWSIZE_I_4 | Masukan | 8 bit | Tulis ukuran burst untuk saluran tulis 4 |
| ………..lanjutan | |||
| Sinyal Nama | Arah | Lebar | Keterangan |
| WDATA_I_4 | Masukan | [AXI_DATA_WIDTH-1:0] | Input data video untuk menulis saluran 4 |
| WVALID_I_4 | Masukan | — | Tulis data yang valid untuk menulis saluran 4 |
| AWVALID_I_4 | Masukan | — | Permintaan tulis dari saluran tulis 4 |
| AWADDR_I_4 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 4 |
| AWREADY_O_4 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari saluran tulis 4 |
| BUSER_O_4 | Keluaran | — | Selesaikan penulisan untuk menulis saluran 4 |
| AWSIZE_I_5 | Masukan | 8 bit | Tulis ukuran burst untuk saluran tulis 5 |
| WDATA_I_5 | Masukan | [AXI_DATA_WIDTH-1:0] | Input data video untuk menulis saluran 5 |
| WVALID_I_5 | Masukan | — | Tulis data yang valid untuk menulis saluran 5 |
| AWVALID_I_5 | Masukan | — | Permintaan tulis dari saluran tulis 5 |
| AWADDR_I_5 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 5 |
| AWREADY_O_5 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari saluran tulis 5 |
| BUSER_O_5 | Keluaran | — | Selesaikan penulisan untuk menulis saluran 5 |
| AWSIZE_I_6 | Masukan | 8 bit | Tulis ukuran burst untuk saluran tulis 6 |
| WDATA_I_6 | Masukan | [AXI_DATA_WIDTH-1:0] | Input data video untuk menulis saluran 6 |
| WVALID_I_6 | Masukan | — | Tulis data yang valid untuk menulis saluran 6 |
| AWVALID_I_6 | Masukan | — | Permintaan tulis dari saluran tulis 6 |
| AWADDR_I_6 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 6 |
| AWREADY_O_6 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari saluran tulis 6 |
| BUSER_O_6 | Keluaran | — | Selesaikan penulisan untuk menulis saluran 6 |
| AWSIZE_I_7 | Masukan | 8 bit | Tulis ukuran burst dari saluran tulis 7 |
| WDATA_I_7 | Masukan | [AXI_DATA_WIDTH-1:0] | Input data video untuk menulis saluran 7 |
| WVALID_I_7 | Masukan | — | Tulis data yang valid untuk menulis saluran 7 |
| AWVALID_I_7 | Masukan | — | Tulis permintaan dari saluran tulis 7 |
| AWADDR_I_7 | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 7 |
| AWREADY_O_7 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari saluran tulis 7 |
| BUSER_O_7 | Keluaran | — | Selesaikan penulisan untuk menulis saluran 7 |
Tabel berikut mencantumkan port input dan output DDR AXI4 Arbiter untuk antarmuka asli.
Tabel 2-3. Port Input dan Output untuk Antarmuka Arbiter Asli
| Sinyal Nama | Arah | Lebar | Keterangan |
| setel ulang_i | Masukan | — | Sinyal reset asinkron rendah aktif untuk dirancang |
| sys_clk_i | Masukan | — | Jam sistem |
| ddr_ctrl_ready_i | Masukan | — | Menerima sinyal input siap dari pengontrol DDR |
| r0_req_i | Masukan | — | Baca permintaan dari inisiator 0 |
| r0_burst_size_i | Masukan | 8 bit | Baca ukuran burst |
| r0_rstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 0 |
| r0_ack_o | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari inisiator 0 |
| ………..lanjutan | |||
| Sinyal Nama | Arah | Lebar | Keterangan |
| r0_data_valid_o | Keluaran | — | Baca data yang valid dari saluran baca 0 |
| r0_selesai_o | Keluaran | — | Baca penyelesaian ke inisiator 0 |
| r1_req_i | Masukan | — | Baca permintaan dari inisiator 1 |
| r1_burst_size_i | Masukan | 8 bit | Baca ukuran burst |
| r1_rstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 1 |
| r1_ack_o | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari inisiator 1 |
| r1_data_valid_o | Keluaran | — | Baca data yang valid dari saluran baca 1 |
| r1_selesai_o | Keluaran | — | Baca penyelesaian ke inisiator 1 |
| r2_req_i | Masukan | — | Baca permintaan dari inisiator 2 |
| r2_burst_size_i | Masukan | 8 bit | Baca ukuran burst |
| r2_rstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 2 |
| r2_ack_o | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari inisiator 2 |
| r2_data_valid_o | Keluaran | — | Baca data yang valid dari saluran baca 2 |
| r2_selesai_o | Keluaran | — | Baca penyelesaian ke inisiator 2 |
| r3_req_i | Masukan | — | Baca permintaan dari inisiator 3 |
| r3_burst_size_i | Masukan | 8 bit | Baca ukuran burst |
| r3_rstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 3 |
| r3_ack_o | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari inisiator 3 |
| r3_data_valid_o | Keluaran | — | Baca data yang valid dari saluran baca 3 |
| r3_selesai_o | Keluaran | — | Baca penyelesaian ke inisiator 3 |
| r4_req_i | Masukan | — | Baca permintaan dari inisiator 4 |
| r4_burst_size_i | Masukan | 8 bit | Baca ukuran burst |
| r4_rstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 4 |
| r4_ack_o | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari inisiator 4 |
| r4_data_valid_o | Keluaran | — | Baca data yang valid dari saluran baca 4 |
| r4_selesai_o | Keluaran | — | Baca penyelesaian ke inisiator 4 |
| r5_req_i | Masukan | — | Baca permintaan dari inisiator 5 |
| r5_burst_size_i | Masukan | 8 bit | Baca ukuran burst |
| r5_rstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 5 |
| r5_ack_o | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari inisiator 5 |
| r5_data_valid_o | Keluaran | — | Baca data yang valid dari saluran baca 5 |
| r5_selesai_o | Keluaran | — | Baca penyelesaian ke inisiator 5 |
| r6_req_i | Masukan | — | Baca permintaan dari inisiator 6 |
| r6_burst_size_i | Masukan | 8 bit | Baca ukuran burst |
| r6_rstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 6 |
| r6_ack_o | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari inisiator 6 |
| r6_data_valid_o | Keluaran | — | Baca data yang valid dari saluran baca 6 |
| r6_selesai_o | Keluaran | — | Baca penyelesaian ke inisiator 6 |
| r7_req_i | Masukan | — | Baca permintaan dari inisiator 7 |
| r7_burst_size_i | Masukan | 8 bit | Baca ukuran burst |
| ………..lanjutan | |||
| Sinyal Nama | Arah | Lebar | Keterangan |
| r7_rstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat pembacaan harus dimulai untuk saluran baca 7 |
| r7_ack_o | Keluaran | — | Pengakuan arbiter untuk membaca permintaan dari inisiator 7 |
| r7_data_valid_o | Keluaran | — | Baca data yang valid dari saluran baca 7 |
| r7_selesai_o | Keluaran | — | Baca penyelesaian ke inisiator 7 |
| rdata_o | Keluaran | [AXI_DATA_WIDTH – 1:0] | Output data video dari saluran baca |
| w0_burst_size_i | Masukan | 8 bit | Tulis ukuran burst |
| w0_data_i | Masukan | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 0 |
| w0_data_valid_i | Masukan | — | Tulis data yang valid untuk menulis saluran 0 |
| w0_req_i | Masukan | — | Tulis permintaan dari pemrakarsa 0 |
| w0_wstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 0 |
| w0_ack_o | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari pemrakarsa 0 |
| w0_selesai_o | Keluaran | — | Tulis penyelesaian ke inisiator 0 |
| w1_burst_size_i | Masukan | 8 bit | Tulis ukuran burst |
| w1_data_i | Masukan | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 1 |
| w1_data_valid_i | Masukan | — | Tulis data yang valid untuk menulis saluran 1 |
| w1_req_i | Masukan | — | Tulis permintaan dari pemrakarsa 1 |
| w1_wstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 1 |
| w1_ack_o | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari pemrakarsa 1 |
| w1_selesai_o | Keluaran | — | Tulis penyelesaian ke inisiator 1 |
| w2_burst_size_i | Masukan | 8 bit | Tulis ukuran burst |
| w2_data_i | Masukan | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 2 |
| w2_data_valid_i | Masukan | — | Tulis data yang valid untuk menulis saluran 2 |
| w2_req_i | Masukan | — | Tulis permintaan dari pemrakarsa 2 |
| w2_wstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 2 |
| w2_ack_o | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari pemrakarsa 2 |
| w2_selesai_o | Keluaran | — | Tulis penyelesaian ke inisiator 2 |
| w3_burst_size_i | Masukan | 8 bit | Tulis ukuran burst |
| w3_data_i | Masukan | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 3 |
| w3_data_valid_i | Masukan | — | Tulis data yang valid untuk menulis saluran 3 |
| w3_req_i | Masukan | — | Tulis permintaan dari pemrakarsa 3 |
| w3_wstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 3 |
| w3_ack_o | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari pemrakarsa 3 |
| w3_selesai_o | Keluaran | — | Tulis penyelesaian ke inisiator 3 |
| w4_burst_size_i | Masukan | 8 bit | Tulis ukuran burst |
| w4_data_i | Masukan | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 4 |
| w4_data_valid_i | Masukan | — | Tulis data yang valid untuk menulis saluran 4 |
| w4_req_i | Masukan | — | Tulis permintaan dari pemrakarsa 4 |
| w4_wstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 4 |
| ………..lanjutan | |||
| Sinyal Nama | Arah | Lebar | Keterangan |
| w4_ack_o | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari pemrakarsa 4 |
| w4_selesai_o | Keluaran | — | Tulis penyelesaian ke inisiator 4 |
| w5_burst_size_i | Masukan | 8 bit | Tulis ukuran burst |
| w5_data_i | Masukan | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 5 |
| w5_data_valid_i | Masukan | — | Tulis data yang valid untuk menulis saluran 5 |
| w5_req_i | Masukan | — | Tulis permintaan dari pemrakarsa 5 |
| w5_wstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 5 |
| w5_ack_o | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari pemrakarsa 5 |
| w5_selesai_o | Keluaran | — | Tulis penyelesaian ke inisiator 5 |
| w6_burst_size_i | Masukan | 8 bit | Tulis ukuran burst |
| w6_data_i | Masukan | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 6 |
| w6_data_valid_i | Masukan | — | Tulis data yang valid untuk menulis saluran 6 |
| w6_req_i | Masukan | — | Tulis permintaan dari pemrakarsa 6 |
| w6_wstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 6 |
| w6_ack_o | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari pemrakarsa 6 |
| w6_selesai_o | Keluaran | — | Tulis penyelesaian ke inisiator 6 |
| w7_burst_size_i | Masukan | 8 bit | Tulis ukuran burst |
| w7_data_i | Masukan | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 7 |
| w7_data_valid_i | Masukan | — | Tulis data yang valid untuk menulis saluran 7 |
| w7_req_i | Masukan | — | Tulis permintaan dari pemrakarsa 7 |
| w7_wstart_addr_i | Masukan | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR tempat penulisan harus dilakukan dari saluran tulis 7 |
| w7_ack_o | Keluaran | — | Pengakuan arbiter untuk menulis permintaan dari pemrakarsa 7 |
| w7_selesai_o | Keluaran | — | Tulis penyelesaian ke inisiator 7 |
| Sinyal AXI I/F | |||
| Baca Saluran Alamat | |||
| kering_o | Keluaran | [AXI_ID_WIDTH – 1:0] | Baca ID alamat. Identifikasi tag untuk kelompok sinyal alamat baca. |
| araddr_o | Keluaran | [AXI_ADDR_WIDTH – 1:0] | Baca alamat. Memberikan alamat awal transaksi read burst.
Hanya alamat awal ledakan yang disediakan. |
| arlen_o | Keluaran | [7:0] | Panjang ledakan. Memberikan jumlah pasti transfer dalam satu burst. Informasi ini menentukan jumlah transfer data yang terkait dengan alamat tersebut. |
| arsize_o | Keluaran | [2:0] | Ukuran ledakan. Ukuran setiap transfer dalam burst. |
| arburst_o | Keluaran | [1:0] | Tipe ledakan. Ditambah dengan informasi ukuran, merinci bagaimana alamat untuk setiap transfer dalam burst dihitung.
Diperbaiki ke 2'b01 à Lonjakan alamat tambahan. |
| arlock_o | Keluaran | [1:0] | Jenis kunci. Memberikan informasi tambahan tentang karakteristik atom dari transfer.
Diperbaiki ke 2'b00 à Akses Normal. |
| ………..lanjutan | |||
| Sinyal Nama | Arah | Lebar | Keterangan |
| arcache_o | Keluaran | [3:0] | Jenis cache. Memberikan informasi tambahan tentang karakteristik transfer yang dapat di-cache.
Diperbaiki ke 4'b0000 à Non-cacheable dan non-bufferable. |
| arprot_o | Keluaran | [2:0] | Jenis perlindungan. Memberikan informasi unit perlindungan untuk transaksi. Diperbaiki ke 3'b000 à Akses data normal dan aman. |
| arvalid_o | Keluaran | — | Baca alamat valid. Ketika TINGGI, alamat yang dibaca dan informasi kontrol adalah valid dan tetap tinggi sampai sinyal pengakuan alamat sudah tinggi.
1 = Informasi alamat dan kontrol valid 0 = Informasi alamat dan kontrol tidak valid |
| sudah_o | Masukan | — | Baca alamat siap. Target siap menerima alamat dan sinyal kontrol terkait.
1 = sasaran siap 0 = target belum siap |
| Baca Saluran Data | |||
| menyingkirkan | Masukan | [AXI_ID_WIDTH – 1:0] | Baca ID tag. PENGENAL tag dari kelompok sinyal data yang dibaca. Nilai rid dihasilkan oleh target dan harus sesuai dengan nilai arid dari transaksi baca yang ditanggapinya. |
| data | Masukan | [AXI_DATA_WIDTH – 1:0] | Baca data |
| tanggapan | Masukan | [1:0] | Baca tanggapannya.
Status transfer baca. Tanggapan yang diperbolehkan adalah OKE, EXOKAY, SLVERR, dan DECERR. |
| terakhir | Masukan | — | Baca terakhir.
Transfer terakhir dalam ledakan baca. |
| valid | Masukan | — | Baca sah. Data baca yang diperlukan tersedia dan transfer baca dapat diselesaikan.
1 = membaca data yang tersedia 0 = data baca tidak tersedia |
| sudah siap | Keluaran | — | Baca siap. Inisiator dapat menerima data baca dan informasi respons.
1= inisiator siap 0 = inisiator belum siap |
| Tulis Address Channel | |||
| gila | Keluaran | [AXI_ID_WIDTH – 1:0] | Tulis ID alamat. Identifikasi tag untuk kelompok sinyal alamat tulis. |
| awaddr | Keluaran | [AXI_ADDR_WIDTH – 1:0] | Tulis alamat. Memberikan alamat transfer pertama dalam transaksi write burst. Sinyal kontrol terkait digunakan untuk menentukan alamat sisa transfer dalam burst. |
| penusuk | Keluaran | [7:0] | Panjang ledakan. Memberikan jumlah pasti transfer dalam satu burst. Informasi ini menentukan jumlah transfer data yang terkait dengan alamat tersebut. |
| ukuran awsize | Keluaran | [2:0] | Ukuran ledakan. Ukuran setiap transfer dalam burst. Lampu strobo jalur byte menunjukkan dengan tepat jalur byte mana yang akan diperbarui. |
| ledakan dahsyat | Keluaran | [1:0] | Tipe ledakan. Ditambah dengan informasi ukuran, merinci bagaimana alamat untuk setiap transfer dalam burst dihitung.
Diperbaiki ke 2'b01 à Lonjakan alamat tambahan. |
| ………..lanjutan | |||
| Sinyal Nama | Arah | Lebar | Keterangan |
| tukang pukul | Keluaran | [1:0] | Jenis kunci. Memberikan informasi tambahan tentang karakteristik atom dari transfer.
Diperbaiki ke 2'b00 à Akses Normal. |
| awcache | Keluaran | [3:0] | Jenis cache. Menunjukkan atribut bufferable, cacheable, write-through, write-back, dan alokasi transaksi.
Diperbaiki ke 4'b0000 à Non-cacheable dan non-bufferable. |
| awprot | Keluaran | [2:0] | Jenis perlindungan. Menunjukkan tingkat perlindungan transaksi yang normal, istimewa, atau aman dan apakah transaksi tersebut merupakan akses data atau akses instruksi. Diperbaiki ke 3'b000 à Akses data normal dan aman. |
| tidak sah | Keluaran | — | Tulis alamat yang valid. Menunjukkan bahwa alamat tulis yang valid dan informasi kontrol tersedia.
1 = informasi alamat dan kontrol tersedia 0 = informasi alamat dan kontrol tidak tersedia. Informasi alamat dan kontrol tetap stabil sampai sinyal pengakuan alamat, sudah, menjadi TINGGI. |
| sudah | Masukan | — | Tulis alamat siap. Menunjukkan bahwa target siap menerima alamat dan sinyal kontrol terkait.
1 = sasaran siap 0 = target belum siap |
| Tulis Saluran Data | |||
| wdata | Keluaran | [AXI_DATA_WIDTH – 1:0] | Tulis data |
| wstrb | Keluaran | [AXI_DATA_WIDTH – 8:0] | Tulis strobo. Sinyal ini menunjukkan jalur byte mana yang harus diperbarui di memori. Terdapat satu strobo tulis untuk setiap delapan bit bus data tulis. |
| terakhir | Keluaran | — | Tulis terakhir. Transfer terakhir dalam ledakan tulis. |
| valid | Keluaran | — | Tulis valid. Data tulis dan strobo yang valid tersedia. 1 = tulis data dan strobo tersedia
0 = tulis data dan strobo tidak tersedia |
| siap | Masukan | — | Tulis sudah siap. Target dapat menerima data tulis. 1 = sasaran siap
0 = target belum siap |
| Tulis Saluran Tanggapan | |||
| penawaran | Masukan | [AXI_ID_WIDTH – 1:0] | ID Respons. Identifikasi tag dari tanggapan tulis. Nilai tawaran harus sesuai dengan nilai awid dari transaksi tulis yang ditanggapi oleh target. |
| bresp | Masukan | [1:0] | Tulis tanggapan. Status transaksi tulis. Tanggapan yang diperbolehkan adalah OKE, EXOKAY, SLVERR, dan DECERR. |
| tidak sah | Masukan | — | Tulis respons yang valid. Respons tulis yang valid tersedia. 1 = respon tulis tersedia
0 = respons tulis tidak tersedia |
| roti | Keluaran | — | Respon siap. Inisiator dapat menerima informasi respons.
1 = inisiator siap 0 = inisiator belum siap |
Diagram Pengaturan Waktu (Ajukan Pertanyaan)
Bagian ini membahas diagram pengaturan waktu DDR_AXI4_Arbiter. Gambar berikut menunjukkan koneksi input permintaan baca dan tulis, alamat memori awal, input tulis dari inisiator eksternal, pengakuan baca atau tulis, dan input penyelesaian baca atau tulis yang diberikan oleh arbiter.
Gambar 3-1. Diagram Waktu untuk Sinyal yang digunakan dalam Menulis/Membaca melalui Antarmuka AXI4
Testbench (Ajukan Pertanyaan)
Testbench terpadu digunakan untuk memverifikasi dan menguji DDR_AXI4_Arbiter yang disebut sebagai testbench pengguna. Testbench disediakan untuk memeriksa fungsionalitas IP DDR_AXI4_Arbiter. Testbench ini hanya berfungsi untuk dua saluran baca dan dua saluran tulis dengan konfigurasi Antarmuka Bus.
Simulasi (Ajukan Pertanyaan)
Langkah-langkah berikut menjelaskan cara mensimulasikan inti menggunakan testbench:
- Buka tab Katalog SoC Libero®, perluas Solutions-Video, klik dua kali DDR_AXI4_Arbiter, lalu klik OK. Dokumentasi yang terkait dengan IP tercantum di bawah Dokumentasi. Penting: Jika Anda tidak melihat tab Katalog, navigasikan ke View > menu Windows dan klik Katalog untuk membuatnya terlihat.
Gambar 4-1. DDR_AXI4_Arbiter IP Core di Katalog SoC Libero
Jendela Buat Komponen muncul seperti yang ditunjukkan berikut ini. Klik Oke. Pastikan Namanya adalah DDR_AXI4_ARBITER_PF_C0.
Gambar 4-2. Buat Komponen
Konfigurasikan IP untuk 2 saluran baca, 2 saluran tulis dan pilih Antarmuka Bus seperti yang ditunjukkan pada gambar berikut dan klik OK untuk menghasilkan IP.
Gambar 4-3. Konfigurasi
Pada tab Stimulus Hierarchy, pilih testbench (DDR_AXI4_ARBITER_PF_tb.v), klik kanan lalu klik Simulate Pre-Synth Design > Open Interactively.
Penting: Jika Anda tidak melihat tab Stimulus Hierarchy, arahkan ke View > menu Windows dan klik Stimulus Hierarchy untuk membuatnya terlihat.
Gambar 4-4. Simulasi Desain Pra-Sintesis
ModelSim dibuka dengan testbench file, seperti yang ditunjukkan pada gambar berikut.
Gambar 4-5. Jendela Simulasi ModelSim
Penting: Jika simulasi terganggu karena batas runtime yang ditentukan dalam .do file, gunakan perintah run -all untuk menyelesaikan simulasi.
Riwayat Revisi (Ajukan Pertanyaan)
Riwayat revisi menjelaskan perubahan yang diterapkan dalam dokumen. Perubahan dicantumkan berdasarkan revisi, dimulai dari publikasi terkini.
Tabel 5-1. Riwayat Revisi
| Revisi | Tanggal | Keterangan |
| A | 04/2023 | Berikut daftar perubahan dokumen revisi A:
• Memigrasikan dokumen ke template Microchip. • Memperbarui nomor dokumen menjadi DS00004976A dari 50200950. • Ditambahkan 4. Meja tes. |
| 2.0 | — | Berikut daftar perubahan dokumen revisi 2.0:
• Ditambahkan Gambar 1-2. • Ditambahkan Tabel 2-2. • Memperbarui nama beberapa nama sinyal input dan output di Tabel 2-2. |
| 1.0 | — | Rilis Awal. |
Dukungan Microchip FPGA (Ajukan Pertanyaan)
Grup produk Microchip FPGA mendukung produknya dengan berbagai layanan dukungan, termasuk Layanan Pelanggan, Pusat Dukungan Teknis Pelanggan, dan websitus, dan kantor penjualan di seluruh dunia. Pelanggan disarankan untuk mengunjungi sumber daya online Microchip sebelum menghubungi dukungan karena kemungkinan besar pertanyaan mereka telah dijawab. Hubungi Pusat Dukungan Teknis melalui websitus di www.microchip.com/support. Sebutkan nomor Bagian Perangkat FPGA, pilih kategori casing yang sesuai, dan unggah desain files sambil membuat kasus dukungan teknis. Hubungi Layanan Pelanggan untuk dukungan produk non-teknis, seperti harga produk, peningkatan produk, informasi terkini, status pesanan, dan otorisasi.
- Dari Amerika Utara, hubungi 800.262.1060
- Dari seluruh dunia, hubungi 650.318.4460
- Faks, dari mana saja di dunia, 650.318.8044
Informasi Microchip (Ajukan Pertanyaan)
Microchip Websitus (Ajukan Pertanyaan)
Microchip menyediakan dukungan online melalui websitus di www.microchip.com/. Ini websitus ini digunakan untuk membuat filedan informasi yang mudah diakses oleh pelanggan. Beberapa konten yang tersedia meliputi:
- Dukungan Produk – Lembar data dan ralat, catatan aplikasi dan sample program, sumber daya desain, panduan pengguna dan dokumen dukungan perangkat keras, rilis perangkat lunak terbaru, dan perangkat lunak yang diarsipkan
- Dukungan Teknis Umum – Pertanyaan yang Sering Diajukan (FAQ), permintaan dukungan teknis, grup diskusi online, daftar anggota program mitra desain Microchip
- Bisnis Microchip – Panduan pemilih dan pemesanan produk, siaran pers Microchip terbaru, daftar seminar dan acara, daftar kantor penjualan Microchip, distributor, dan perwakilan pabrik
Layanan Pemberitahuan Perubahan Produk (Ajukan Pertanyaan)
Layanan pemberitahuan perubahan produk Microchip membantu pelanggan tetap mendapatkan informasi terkini tentang produk Microchip. Pelanggan akan menerima pemberitahuan email setiap kali ada perubahan, pembaruan, revisi, atau kesalahan terkait dengan rangkaian produk tertentu atau alat pengembangan yang diminati. Untuk mendaftar, kunjungi www.microchip.com/pcn dan ikuti petunjuk pendaftaran.
Dukungan Pelanggan (Ajukan Pertanyaan)
Pengguna produk Microchip dapat menerima bantuan melalui beberapa saluran:
- Distributor atau Perwakilan
- Kantor Penjualan Lokal
- Insinyur Solusi Tertanam (ESE)
- Dukungan Teknis
Pelanggan harus menghubungi distributor, perwakilan, atau ESE mereka untuk mendapatkan dukungan. Kantor penjualan lokal juga tersedia untuk membantu pelanggan. Daftar kantor penjualan dan lokasi disertakan dalam dokumen ini. Dukungan teknis tersedia melalui websitus di: www.microchip.com/dukungan.
Microchip Rancang Fitur Perlindungan Kode (Ajukan Pertanyaan)
Perhatikan rincian berikut mengenai fitur perlindungan kode pada produk Microchip:
- Produk mikrochip memenuhi spesifikasi yang tercantum dalam Lembar Data Mikrochip masing-masing.
- Microchip yakin bahwa rangkaian produknya aman jika digunakan sesuai tujuan, sesuai spesifikasi pengoperasian, dan dalam kondisi normal.
- Microchip menghargai dan secara agresif melindungi hak kekayaan intelektualnya. Upaya untuk melanggar fitur perlindungan kode produk Microchip sangat dilarang dan dapat melanggar Undang-Undang Hak Cipta DigitalMillennium.
- Baik Microchip maupun produsen semikonduktor lainnya tidak dapat menjamin keamanan kodenya. Perlindungan kode tidak berarti bahwa kami menjamin produk tersebut "tidak dapat dipecahkan". Perlindungan kode terus berkembang. Microchip berkomitmen untuk terus meningkatkan fitur perlindungan kode pada produk kami.
Pemberitahuan Hukum (Ajukan Pertanyaan)
Publikasi ini dan informasi di dalamnya hanya dapat digunakan dengan produk Microchip, termasuk untuk merancang, menguji, dan mengintegrasikan produk Microchip dengan aplikasi Anda. Penggunaan informasi ini dengan cara lain melanggar ketentuan ini. Informasi mengenai aplikasi perangkat disediakan hanya untuk kenyamanan Anda dan dapat digantikan oleh pembaruan. Anda bertanggung jawab untuk memastikan bahwa aplikasi Anda memenuhi spesifikasi Anda. Hubungi kantor penjualan Microchip lokal Anda untuk mendapatkan dukungan tambahan atau, dapatkan dukungan tambahan di www.microchip.com/en-us/support/design-help/ layanan dukungan klien. INFORMASI INI DISEDIAKAN OLEH MICROCHIP “APA ADANYA”. MICROCHIP TIDAK MEMBUAT PERNYATAAN ATAU JAMINAN DALAM BENTUK APA PUN BAIK TERSURAT MAUPUN TERSIRAT, TERTULIS MAUPUN LISAN, BERDASARKAN UNDANG-UNDANG ATAU LAINNYA, TERKAIT DENGAN INFORMASI TERMASUK NAMUN TIDAK TERBATAS PADA JAMINAN TERSIRAT ATAS NON-PELANGGARAN, KELAYAKAN UNTUK DIPERDAGANGKAN, DAN KESESUAIAN UNTUK TUJUAN TERTENTU, ATAU WA JAMINAN TERKAIT DENGAN KONDISI, KUALITAS, ATAU KINERJANYA. DALAM KEADAAN APA PUN, MICROCHIP TIDAK BERTANGGUNG JAWAB ATAS KERUGIAN, KERUSAKAN, BIAYA, ATAU BEBAN TIDAK LANGSUNG, KHUSUS, HUKUMAN, INSIDENTAL, ATAU KONSEKUENSIAL DALAM BENTUK APA PUN TERKAIT DENGAN INFORMASI ATAU PENGGUNAANNYA, NAMUN, PENYEBABNYA, MESKIPUN MICROCHIP TELAH DISARANKAN KEMUNGKINAN ATAU KERUGIANNYA DAPAT DIPERKIRAKAN? SEJAUH DIIZINKAN OLEH HUKUM, TOTAL TANGGUNG JAWAB MICROCHIP ATAS SEMUA KLAIM DENGAN CARA APA PUN TERKAIT DENGAN INFORMASI ATAU PENGGUNAANNYA TIDAK AKAN MELEBIHI JUMLAH BIAYA, JIKA ADA, YANG TELAH ANDA BAYARKAN LANGSUNG KE MICROCHIP UNTUK INFORMASI. Penggunaan perangkat Microchip dalam aplikasi pendukung kehidupan dan/atau keselamatan sepenuhnya menjadi risiko pembeli, dan pembeli setuju untuk membela, mengganti kerugian, dan membebaskan Microchip dari setiap dan semua kerusakan, klaim, tuntutan, atau biaya yang diakibatkan dari penggunaan tersebut. Tidak ada lisensi yang diberikan, secara implisit atau sebaliknya, berdasarkan hak kekayaan intelektual Microchip apa pun kecuali dinyatakan lain.
Merek Dagang (Ajukan Pertanyaan)
Nama dan logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, PALING, logo PALING, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Desainer Prochip, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, Logo SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, dan XMEGA adalah merek dagang terdaftar dari Microchip Technology Incorporated di AS dan negara lain. AgileSwitch, APT, ClockWorks, Perusahaan Solusi Kontrol Tertanam, EtherSynch, Flashtec, Kontrol Kecepatan Hyper, Beban HyperLight, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, dan ZL adalah merek dagang terdaftar dari Microchip Technology Incorporated di AS Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Pencocokan Rata-Rata Dinamis, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Pemrograman Serial Dalam Sirkuit, ICSP, INICnet, Paralel Cerdas, IntelliMOS, Konektivitas Antar-Chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Pembuatan Kode Mahatahu, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, Sinkronisasi, Daya Tahan Total, Waktu Tepercaya, TSHARC, USBCheck, VariSense, VectorBlox, verifikasi, ViewSpan, WiperLock, XpressConnect, dan ZENA adalah merek dagang dari Microchip Technology Incorporated di AS dan negara lain. SQTP adalah merek layanan dari Microchip Technology Incorporated di AS. Logo Adaptec, Frekuensi Sesuai Permintaan, Teknologi Penyimpanan Silikon, dan Symmcom adalah merek dagang terdaftar dari Microchip Technology Inc. di negara lain. GestIC adalah merek dagang terdaftar dari Microchip Technology Germany II GmbH & Co. KG, anak perusahaan Microchip Technology Inc., di negara lain. Semua merek dagang lain yang disebutkan di sini adalah milik perusahaan masing-masing. © 2023, Microchip Technology Incorporated dan anak perusahaannya. Semua Hak Dilindungi Undang-undang.
Bahasa Indonesia: 978-1-6683-2302-1 Sistem Manajemen Mutu (Ajukan Pertanyaan) Untuk informasi mengenai Sistem Manajemen Mutu Microchip, silakan kunjungi www.microchip.com/kualitas.
Penjualan dan Layanan di Seluruh Dunia
| AMERIKA | ASIA/PASIFIK | ASIA/PASIFIK | EROPA |
| Perusahaan Kantor
2355 Barat Chandler Blvd. Chandler, AZ 85224-6199 Telp: Telepon: 480-792-7200 Dukungan Teknis: www.microchip.com/dukungan Web Alamat: www.microchip.com Kota Atlanta Duluth, Georgia Telp: Telepon: 678-957-9614 Austin, Texas Telp: Telepon: 512-257-3370 Kota Boston Westborough, MA Telp: Telepon: 774-760-0087 Bahasa Indonesia: Chicago Itasca, IL Telp: Telepon: 630-285-0071 Kota Dallas Addison, TX Telp: Telepon: 972-818-7423 Kota Detroit Baru, Michigan Telp: Telepon: 248-848-4000 Houston, Texas Telp: Telepon: 281-894-5983 Kota Indianapolis Noblesville, DI Telp: Telepon: 317-773-8323 Telp: Telepon: 317-536-2380 Kota Los Angeles Misi Viejo, CA Telp: Telepon: 949-462-9523 Telp: Telepon: 951-273-7800 Raleigh, Carolina Utara Telp: Telepon: 919-844-7510 New York, Amerika Serikat Telp: Telepon: 631-435-6000 San Jose, California Telp: Telepon: 408-735-9110 Telp: Telepon: 408-436-4270 Kanada – Toronto Telp: Telepon: 905-695-1980 |
Australia-Sydney
Telp: 61-2-9868-6733 Cina – Beijing Telp: 86-10-8569-7000 Cina – Chengdu Telp: 86-28-8665-5511 Tiongkok – Chongqing Telp: 86-23-8980-9588 Cina – Dongguan Telp: 86-769-8702-9880 Cina – Guangzhou Telp: 86-20-8755-8029 Cina – Hangzhou Telp: 86-571-8792-8115 Cina – Hong Kong SAR Telp: 852-2943-5100 Cina – Nanjing Telp: 86-25-8473-2460 Cina – Qingdao Telp: 86-532-8502-7355 Cina – Shanghai Telp: 86-21-3326-8000 Cina – Shenyang Telp: 86-24-2334-2829 Cina – Shenzhen Telp: 86-755-8864-2200 Cina – Suzhou Telp: 86-186-6233-1526 Cina – Wuhan Telp: 86-27-5980-5300 Cina – Xian Telp: 86-29-8833-7252 Cina – Xiamen Telp: 86-592-2388138 Cina – Zhuhai Telp: 86-756-3210040 |
India – Bangalore
Telp: 91-80-3090-4444 India-New Delhi Telp: 91-11-4160-8631 India – Pune Telp: 91-20-4121-0141 Jepang – Osaka Telp: 81-6-6152-7160 Jepang – Tokyo Telp: 81-3-6880- 3770 Korea – Daegu Telp: 82-53-744-4301 Korea – Seoul Telp: 82-2-554-7200 Malaysia - Kuala Lumpur Telp: 60-3-7651-7906 Malaysia – Pulau Pinang Telp: 60-4-227-8870 Filipina – Manila Telp: 63-2-634-9065 Singapura Telp: 65-6334-8870 Taiwan – Hsin Chu Telp: 886-3-577-8366 Taiwan – Kaohsiung Telp: 886-7-213-7830 Indonesia – Kota Taipei Telp: 886-2-2508-8600 Thailand-Bangkok Telp: 66-2-694-1351 Vietnam-Ho Chi Minh Telp: 84-28-5448-2100 |
Austria – Wales
Telp: 43-7242-2244-39 Telp.: 43-7242-2244-393 Denmark – Kopenhagen Telp: 45-4485-5910 Telp.: 45-4485-2829 Finlandia – Espoo Telp: 358-9-4520-820 Prancis – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Jerman – Garching Telp: 49-8931-9700 Jerman – Haan Telp: 49-2129-3766400 Jerman – Heilbronn Telp: 49-7131-72400 Jerman – Karlsruhe Telp: 49-721-625370 Jerman – Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Jerman – Rosenheim Telp: 49-8031-354-560 Israel – Ra'anana Telp: 972-9-744-7705 Italia – Milan Telp: 39-0331-742611 Telp.: 39-0331-466781 Italia – Padova Telp: 39-049-7625286 Belanda – Drunen Telp: 31-416-690399 Telp.: 31-416-690340 Norwegia – Trondheim Telp: 47-72884388 Polandia – Warsawa Telp: 48-22-3325737 Rumania – Bukares Tel: 40-21-407-87-50 Spanyol – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Swedia – Gothenberg Tel: 46-31-704-60-40 Swedia – Stockholm Telp: 46-8-5090-4654 Inggris – Wokingham Telp: 44-118-921-5800 Telp.: 44-118-921-5820 |
© 2023 Microchip Technology Inc. dan anak perusahaannya
Dokumen / Sumber Daya
 |
MICROCHIP DDR AXI4 Arbiter [Bahasa Indonesia:] Panduan Pengguna DDR AXI4 Arbiter, DDR AXI4, Arbiter |
