Rozhodca MICROCHIP DDR AXI4

Úvod: Štandard protokolu AXI4-Stream používa terminológiu Master a Slave. Ekvivalentná terminológia mikročipu použitá v tomto dokumente je iniciátor a cieľ.
Zhrnutie: Nasledujúca tabuľka poskytuje súhrn charakteristík DDR AXI4 Arbiter.

Charakteristický	Hodnota
Základná verzia	DDR AXI4 Arbiter v2.2
Podporované rodiny zariadení	–
Podporované licencovanie toku nástrojov	–

Vlastnosti: DDR AXI4 Arbiter má nasledujúce kľúčové vlastnosti:

• IP jadro musí byť nainštalované do IP katalógu softvéru Libero SoC.
• Jadro je konfigurované, generované a vytvárané v rámci nástroja SmartDesign na zahrnutie do zoznamu projektov Libero.

Využitie a výkon zariadenia:

Podrobnosti o zariadení	Rodina	Zariadenie	Zdroje	Výkon (MHz)
LUTs DFF RAM LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Popis funkcie

Popis funkcie: Táto časť popisuje podrobnosti implementácie DDR_AXI4_Arbiter. Nasledujúci obrázok zobrazuje schému pin-out najvyššej úrovne DDR AXI4 Arbiter.

Parametre a signály rozhrania DDR_AXI4_Arbiter

Nastavenia konfigurácie:
Nastavenia konfigurácie pre DDR_AXI4_Arbiter nie sú v tomto dokumente špecifikované.

Vstupné a výstupné signály:
Vstupné a výstupné signály pre DDR_AXI4_Arbiter nie sú v tomto dokumente špecifikované.

Časové diagramy
Časové diagramy pre DDR_AXI4_Arbiter nie sú v tomto dokumente špecifikované.

Testbench

simulácia:
Podrobnosti simulácie pre DDR_AXI4_Arbiter nie sú v tomto dokumente špecifikované.
História revízií
História revízií pre DDR_AXI4_Arbiter nie je v tomto dokumente špecifikovaná.
Podpora mikročipu FPGA
V tomto dokumente nie sú uvedené informácie o podpore Microchip FPGA pre DDR_AXI4_Arbiter.

Návod na použitie produktu

1. Nainštalujte DDR AXI4 Arbiter v2.2 do IP katalógu softvéru Libero SoC.
2. Nakonfigurujte, vygenerujte a vytvorte inštanciu jadra v rámci nástroja SmartDesign na zahrnutie do zoznamu projektov Libero.

Úvod (položiť otázku)

Spomienky sú neoddeliteľnou súčasťou každej typickej video a grafickej aplikácie. Používajú sa na ukladanie celých snímok videa, keď lokálna pamäť FPGA nestačí na uloženie celej snímky. Ak dôjde k viacerým čítaniam a zápisom video snímok do DDR, bude sa vyžadovať arbitr, ktorý bude rozhodovať medzi viacerými požiadavkami. DDR AXI4 Arbiter IP poskytuje 8 zapisovacích kanálov na zapisovanie vyrovnávacích pamätí snímok do externej pamäte DDR a 8 čítacích kanálov na čítanie snímok z externej pamäte. Rozhodcovské konanie je založené na princípe „kto prv príde, ten prv melie“. Ak sa vyskytnú dve požiadavky súčasne, prioritu bude mať kanál s nižším číslom. Arbiter sa pripája k IP radiču DDR cez rozhranie AXI4. DDR AXI4 Arbiter poskytuje rozhranie AXI4 Initiator pre ovládače DDR na čipe. Arbiter podporuje až osem kanálov na zápis a osem kanálov na čítanie. Blok rozhoduje medzi ôsmimi čítacími kanálmi, aby sa zabezpečil prístup k čítaciemu kanálu AXI spôsobom „kto prv príde, ten prv melie“. Blok rozhoduje medzi ôsmimi zapisovacími kanálmi, aby sa zabezpečil prístup k zapisovaciemu kanálu AXI spôsobom „kto prv príde, ten prv melie“. Všetkých osem kanálov na čítanie a zápis má rovnakú prioritu. Rozhranie AXI4 Initiator Arbiter IP môže byť nakonfigurované pre rôzne šírky dát v rozsahu od 64 bitov do 512 bitov.
Dôležité: Štandard protokolu AXI4-Stream používa terminológiu „Master“ a „Slave“. Ekvivalentná terminológia mikročipu použitá v tomto dokumente je iniciátor a cieľ.
Zhrnutie (položiť otázku)
Nasledujúca tabuľka poskytuje súhrn charakteristík DDR AXI4 Arbiter.

Tabuľka 1. Charakteristika arbitra DDR AXI4

Tento dokument sa vzťahuje na DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Vyžaduje Libero® SoC v12.3 alebo novšie vydania. IP možno použiť v režime RTL bez akejkoľvek licencie. Ďalšie informácie nájdete v téme DDR_AXI4_Arbiter.

Funkcie (položiť otázku)

DDR AXI4 Arbiter má nasledujúce kľúčové vlastnosti:

• Osem kanálov zápisu
• Osem čítacích kanálov
• Rozhranie AXI4 k radiču DDR
• Konfigurovateľná šírka AXI4: 64, 128, 256 a 512 bitov
• Konfigurovateľná šírka adresy: 32 až 64 bitov

Implementácia IP Core v Libero® Design Suite (Položiť otázku)
IP jadro musí byť nainštalované do IP katalógu softvéru Libero SoC. Toto sa nainštaluje automaticky prostredníctvom funkcie aktualizácie IP katalógu v softvéri Libero SoC alebo sa jadro IP stiahne manuálne z katalógu. Po nainštalovaní jadra IP do katalógu IP softvéru Libero SoC sa jadro nakonfiguruje, vygeneruje a vytvorí inštanciu v nástroji SmartDesign na zahrnutie do zoznamu projektov Libero.
Využitie a výkon zariadenia (položiť otázku)
Nasledujúca tabuľka uvádza využitie zariadenia používaného pre DDR_AXI4_Arbiter.
Tabuľka 2. Využitie DDR_AXI4_Arbiter

Zariadenie Podrobnosti		Zdroje		Výkon (MHz)	RAM		Matematické bloky	Chip Globals
Rodina	Zariadenie	LUT	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Dôležité:

• Údaje v predchádzajúcej tabuľke sú zachytené pomocou typických nastavení syntézy a rozloženia. IP je nakonfigurovaná pre osem zapisovacích kanálov, osem čítacích kanálov, šírku adresy 32 bitov a konfiguráciu šírky údajov 512 bitov.
• Frekvencia hodín je obmedzená na 200 MHz počas analýzy časovania, aby sa dosiahli výkonové čísla.

Popis funkcie (položiť otázku)
Táto časť popisuje podrobnosti implementácie DDR_AXI4_Arbiter. Nasledujúci obrázok zobrazuje schému pin-out najvyššej úrovne DDR AXI4 Arbiter. Obrázok 1-1. Pin-Out blokový diagram najvyššej úrovne pre natívne rozhranie arbitra

Nasledujúci obrázok zobrazuje blokovú schému na úrovni systému DDR_AXI4_Arbiter v režime zbernicového rozhrania. Obrázok 1-2. Bloková schéma na systémovej úrovni DDR_AXI4_Arbiter

Transakcia čítania sa spustí nastavením vstupného signálu r(x)_req_i na vysokú hodnotu na konkrétnom čítacom kanáli. Rozhodca odpovedá potvrdením, keď je pripravený obslúžiť požiadavku na čítanie. Potom to sampzadá počiatočnú adresu AXI a načíta veľkosť zhluku, ktorá je na vstupe z externého iniciátora. Kanál spracováva vstupy a generuje požadované transakcie AXI na čítanie údajov z pamäte DDR. Výstup čítaných dát z arbitra je spoločný pre všetky čítané kanály. Počas načítavania dát sa načítané dáta platné pre príslušný kanál zvýšia. Koniec čítanej transakcie je označený signálom read-done, keď sú odoslané všetky požadované bajty. Podobne ako transakcia čítania, transakcia zápisu sa spúšťa nastavením vstupného signálu w(x)_req_i na vysokú hodnotu. Spolu so signálom požiadavky musí byť počas požiadavky poskytnutá adresa začiatku zápisu a dĺžka zhluku. Keď je rozhodca dostupný na obsluhu písomnej požiadavky, odpovie odoslaním potvrdzovacieho signálu na príslušnom kanáli. Potom musí používateľ poskytnúť údaje o zápise spolu so signálom s platnými údajmi na kanáli. Počet hodín, počas ktorých platí horná perióda údajov, sa musí zhodovať s dĺžkou zhluku. Arbiter dokončí operáciu zápisu a nastaví signál vykonania zápisu na vysokú hodnotu, čo znamená dokončenie transakcie zápisu.
Parametre a signály rozhrania DDR_AXI4_Arbiter (položiť otázku)
Táto časť pojednáva o parametroch v konfigurátore GUI DDR_AXI4_Arbiter a I/O signáloch.
2.1 Nastavenia konfigurácie (položiť otázku)
Nasledujúca tabuľka uvádza popis konfiguračných parametrov použitých pri hardvérovej implementácii DDR_AXI4_Arbiter. Toto sú všeobecné parametre a môžu sa meniť podľa požiadaviek aplikácie.

Tabuľka 2-1. Konfiguračný parameter

Signál Meno	Popis
AXI ID šírka	Definuje šírku AXI ID.
Šírka údajov AXI	Definuje šírku dát AXI.
Šírka adresy AXI	Definuje šírku adresy AXI
Počet čítaných kanálov	Možnosti výberu požadovaného počtu kanálov zápisu z rozbaľovacej ponuky v rozsahu od jedného kanálu po osem kanálov zápisu.
Počet kanálov zápisu	Možnosti výberu požadovaného počtu čítaných kanálov z rozbaľovacej ponuky v rozsahu od jedného kanálu po osem čítaných kanálov.
AXI4_SELECTION	Možnosti výberu medzi AXI4_MASTER a AXI4_MIRRORERED_SLAVE.
Rozhranie arbitra	Možnosť výberu rozhrania zbernice.

Vstupné a výstupné signály (položiť otázku)
Nasledujúca tabuľka uvádza vstupné a výstupné porty rozhrania DDR AXI4 Arbiter for Bus.
Tabuľka 2-2. Vstupné a výstupné porty pre rozhranie zbernice arbitra

Signál Meno	Smer	šírka	Popis
reset_i	Vstup	—	Aktívny Nízky asynchrónny resetovací signál podľa návrhu
sys_ckl_i	Vstup	—	Systémové hodiny
ddr_ctrl_ready_i	Vstup	—	Prijíma pripravený vstupný signál z ovládača DDR
ARVALID_I_0	Vstup	—	Požiadavka na čítanie z kanála 0
ARSIZE_I_0	Vstup	8 bitov	čítať veľkosť zhluku z čítacieho kanála 0
ARADDR_I_0	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 0
ARREADY_O_0	Výstup	—	Potvrdenie arbitra na žiadosť o čítanie z kanála 0
RVALID_O_0	Výstup	—	Čítané dáta platné z čítacieho kanála 0
RDATA_O_0	Výstup	[AXI_DATA_WIDTH-1 : 0]	Čítanie údajov z čítacieho kanála 0
RLAST_O_0	Výstup	—	Čítanie signálu konca rámca z čítacieho kanála 0
BUSER_O_r0	Výstup	—	Dokončenie čítania na čítanie kanála 0
ARVALID_I_1	Vstup	—	Požiadavka na čítanie z kanála 1
ARSIZE_I_1	Vstup	8 bitov	Čítať veľkosť dávky z čítacieho kanála 1
ARADDR_I_1	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 1
ARREADY_O_1	Výstup	—	Potvrdenie arbitra na žiadosť o čítanie z kanála 1
RVALID_O_1	Výstup	—	Čítané dáta platné z čítacieho kanála 1
RDATA_O_1	Výstup	[AXI_DATA_WIDTH-1 : 0]	Čítanie údajov z čítacieho kanála 1
RLAST_O_1	Výstup	—	Čítanie signálu konca rámca z čítacieho kanála 1
BUSER_O_r1	Výstup	—	Dokončenie čítania na čítanie kanála 1
ARVALID_I_2	Vstup	—	Požiadavka na čítanie z kanála 2

………..pokračovanie
Signál Meno	Smer	šírka	Popis
ARSIZE_I_2	Vstup	8 bitov	Čítať veľkosť dávky z čítacieho kanála 2
ARADDR_I_2	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 2
ARREADY_O_2	Výstup	—	Potvrdenie arbitra na žiadosť o čítanie z kanála 2
RVALID_O_2	Výstup	—	Čítané dáta platné z čítacieho kanála 2
RDATA_O_2	Výstup	[AXI_DATA_WIDTH-1 : 0]	Čítanie údajov z čítacieho kanála 2
RLAST_O_2	Výstup	—	Čítanie signálu konca rámca z čítacieho kanála 2
BUSER_O_r2	Výstup	—	Dokončenie čítania na čítanie kanála 2
ARVALID_I_3	Vstup	—	Požiadavka na čítanie z kanála 3
ARSIZE_I_3	Vstup	8 bitov	Čítať veľkosť dávky z čítacieho kanála 3
ARADDR_I_3	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 3
ARREADY_O_3	Výstup	—	Potvrdenie arbitra na žiadosť o čítanie z kanála 3
RVALID_O_3	Výstup	—	Čítané dáta platné z čítacieho kanála 3
RDATA_O_3	Výstup	[AXI_DATA_WIDTH-1 : 0]	Čítanie údajov z čítacieho kanála 3
RLAST_O_3	Výstup	—	Čítanie signálu konca rámca z čítacieho kanála 3
BUSER_O_r3	Výstup	—	Dokončenie čítania na čítanie kanála 3
ARVALID_I_4	Vstup	—	Požiadavka na čítanie z kanála 4
ARSIZE_I_4	Vstup	8 bitov	Čítať veľkosť dávky z čítacieho kanála 4
ARADDR_I_4	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 4
ARREADY_O_4	Výstup	—	Potvrdenie arbitra na žiadosť o čítanie z kanála 4
RVALID_O_4	Výstup	—	Čítané dáta platné z čítacieho kanála 4
RDATA_O_4	Výstup	[AXI_DATA_WIDTH-1 : 0]	Čítanie údajov z čítacieho kanála 4
RLAST_O_4	Výstup	—	Čítanie signálu konca rámca z čítacieho kanála 4
BUSER_O_r4	Výstup	—	Dokončenie čítania na čítanie kanála 4
ARVALID_I_5	Vstup	—	Požiadavka na čítanie z kanála 5
ARSIZE_I_5	Vstup	8 bitov	Čítať veľkosť dávky z čítacieho kanála 5
ARADDR_I_5	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 5
ARREADY_O_5	Výstup	—	Potvrdenie arbitra na žiadosť o čítanie z kanála 5
RVALID_O_5	Výstup	—	Čítané dáta platné z čítacieho kanála 5
RDATA_O_5	Výstup	[AXI_DATA_WIDTH-1 : 0]	Čítanie údajov z čítacieho kanála 5
RLAST_O_5	Výstup	—	Čítanie signálu konca rámca z čítacieho kanála 5
BUSER_O_r5	Výstup	—	Dokončenie čítania na čítanie kanála 5
ARVALID_I_6	Vstup	—	Požiadavka na čítanie z kanála 6
ARSIZE_I_6	Vstup	8 bitov	Čítať veľkosť dávky z čítacieho kanála 6
ARADDR_I_6	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 6
ARREADY_O_6	Výstup	—	Potvrdenie arbitra na žiadosť o čítanie z kanála 6
RVALID_O_6	Výstup	—	Čítané dáta platné z čítacieho kanála 6
RDATA_O_6	Výstup	[AXI_DATA_WIDTH-1 : 0]	Čítanie údajov z čítacieho kanála 6
RLAST_O_6	Výstup	—	Čítanie signálu konca rámca z čítacieho kanála 6

………..pokračovanie
Signál Meno	Smer	šírka	Popis
BUSER_O_r6	Výstup	—	Dokončenie čítania na čítanie kanála 6
ARVALID_I_7	Vstup	—	Požiadavka na čítanie z kanála 7
ARSIZE_I_7	Vstup	8 bitov	Čítať veľkosť dávky z čítacieho kanála 7
ARADDR_I_7	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 7
ARREADY_O_7	Výstup	—	Potvrdenie arbitra na žiadosť o čítanie z kanála 7
RVALID_O_7	Výstup	—	Čítané dáta platné z čítacieho kanála 7
RDATA_O_7	Výstup	[AXI_DATA_WIDTH-1 : 0]	Čítanie údajov z čítacieho kanála 7
RLAST_O_7	Výstup	—	Čítanie signálu konca rámca z čítacieho kanála 7
BUSER_O_r7	Výstup	—	Dokončenie čítania na čítanie kanála 7
AWSIZE_I_0	Vstup	8 bitov	Veľkosť zhluku zápisu pre kanál zápisu 0
WDATA_I_0	Vstup	[AXI_DATA_WIDTH-1:0]	Vstup video údajov na zápis kanála 0
WVALID_I_0	Vstup	—	Zápis údajov platných pre zápis na kanál 0
AWVALID_I_0	Vstup	—	Zápis žiadosti z kanála zápisu 0
AWADDR_I_0	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 0
AWREADY_O_0	Výstup	—	Potvrdenie arbitra na zápis požiadavky z kanála zápisu 0
BUSER_O_0	Výstup	—	Dokončenie zápisu na zápis kanála 0
AWSIZE_I_1	Vstup	8 bitov	Veľkosť zhluku zápisu pre kanál zápisu 1
WDATA_I_1	Vstup	[AXI_DATA_WIDTH-1:0]	Vstup video údajov na zápis kanála 1
WVALID_I_1	Vstup	—	Zápis údajov platných pre zápis na kanál 1
AWVALID_I_1	Vstup	—	Zápis žiadosti z kanála zápisu 1
AWADDR_I_1	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 1
AWREADY_O_1	Výstup	—	Potvrdenie arbitra na zápis požiadavky z kanála zápisu 1
BUSER_O_1	Výstup	—	Dokončenie zápisu na zápis kanála 1
AWSIZE_I_2	Vstup	8 bitov	Veľkosť zhluku zápisu pre kanál zápisu 2
WDATA_I_2	Vstup	[AXI_DATA_WIDTH-1:0]	Vstup video údajov na zápis kanála 2
WVALID_I_2	Vstup	—	Zápis údajov platných pre zápis na kanál 2
AWVALID_I_2	Vstup	—	Zápis žiadosti z kanála zápisu 2
AWADDR_I_2	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 2
AWREADY_O_2	Výstup	—	Potvrdenie arbitra na zápis požiadavky z kanála zápisu 2
BUSER_O_2	Výstup	—	Dokončenie zápisu na zápis kanála 2
AWSIZE_I_3	Vstup	8 bitov	Veľkosť zhluku zápisu pre kanál zápisu 3
WDATA_I_3	Vstup	[AXI_DATA_WIDTH-1:0]	Vstup video údajov na zápis kanála 3
WVALID_I_3	Vstup	—	Zápis údajov platných pre zápis na kanál 3
AWVALID_I_3	Vstup	—	Zápis žiadosti z kanála zápisu 3
AWADDR_I_3	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 3
AWREADY_O_3	Výstup	—	Potvrdenie arbitra na zápis požiadavky z kanála zápisu 3
BUSER_O_3	Výstup	—	Dokončenie zápisu na zápis kanála 3
AWSIZE_I_4	Vstup	8 bitov	Veľkosť zhluku zápisu pre kanál zápisu 4

………..pokračovanie
Signál Meno	Smer	šírka	Popis
WDATA_I_4	Vstup	[AXI_DATA_WIDTH-1:0]	Vstup video údajov na zápis kanála 4
WVALID_I_4	Vstup	—	Zápis údajov platných pre zápis na kanál 4
AWVALID_I_4	Vstup	—	Zápis žiadosti z kanála zápisu 4
AWADDR_I_4	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 4
AWREADY_O_4	Výstup	—	Potvrdenie arbitra na zápis požiadavky z kanála zápisu 4
BUSER_O_4	Výstup	—	Dokončenie zápisu na zápis kanála 4
AWSIZE_I_5	Vstup	8 bitov	Veľkosť zhluku zápisu pre kanál zápisu 5
WDATA_I_5	Vstup	[AXI_DATA_WIDTH-1:0]	Vstup video údajov na zápis kanála 5
WVALID_I_5	Vstup	—	Zápis údajov platných pre zápis na kanál 5
AWVALID_I_5	Vstup	—	Zápis žiadosti z kanála zápisu 5
AWADDR_I_5	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 5
AWREADY_O_5	Výstup	—	Potvrdenie arbitra na zápis požiadavky z kanála zápisu 5
BUSER_O_5	Výstup	—	Dokončenie zápisu na zápis kanála 5
AWSIZE_I_6	Vstup	8 bitov	Veľkosť zhluku zápisu pre kanál zápisu 6
WDATA_I_6	Vstup	[AXI_DATA_WIDTH-1:0]	Vstup video údajov na zápis kanála 6
WVALID_I_6	Vstup	—	Zápis údajov platných pre zápis na kanál 6
AWVALID_I_6	Vstup	—	Zápis žiadosti z kanála zápisu 6
AWADDR_I_6	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 6
AWREADY_O_6	Výstup	—	Potvrdenie arbitra na zápis požiadavky z kanála zápisu 6
BUSER_O_6	Výstup	—	Dokončenie zápisu na zápis kanála 6
AWSIZE_I_7	Vstup	8 bitov	Veľkosť série zápisu z kanála zápisu 7
WDATA_I_7	Vstup	[AXI_DATA_WIDTH-1:0]	Vstup video údajov na zápis kanála 7
WVALID_I_7	Vstup	—	Zápis údajov platných pre zápis na kanál 7
AWVALID_I_7	Vstup	—	Napíšte požiadavku z kanála zápisu 7
AWADDR_I_7	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa musí vykonať zápis zo zapisovacieho kanála 7
AWREADY_O_7	Výstup	—	Potvrdenie arbitra na zápis požiadavky z kanála zápisu 7
BUSER_O_7	Výstup	—	Dokončenie zápisu na zápis kanála 7

Nasledujúca tabuľka uvádza vstupné a výstupné porty DDR AXI4 Arbiter pre natívne rozhranie.
Tabuľka 2-3. Vstupné a výstupné porty pre natívne rozhranie arbitra

Signál Meno	Smer	šírka	Popis
reset_i	Vstup	—	Aktívny nízky asynchrónny resetovací signál podľa návrhu
sys_clk_i	Vstup	—	Systémové hodiny
ddr_ctrl_ready_i	Vstup	—	Prijíma vstupný signál pripravenosti z ovládača DDR
r0_req_i	Vstup	—	Žiadosť o prečítanie od iniciátora 0
r0_burst_size_i	Vstup	8 bitov	Prečítajte si veľkosť dávky
r0_rstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 0
r0_ack_o	Výstup	—	Potvrdenie arbitra na prečítanie požiadavky od iniciátora 0

………..pokračovanie
Signál Meno	Smer	šírka	Popis
r0_data_valid_o	Výstup	—	Čítané dáta platné z čítacieho kanála 0
r0_done_o	Výstup	—	Dokončenie čítania iniciátorovi 0
r1_req_i	Vstup	—	Žiadosť o prečítanie od iniciátora 1
r1_burst_size_i	Vstup	8 bitov	Prečítajte si veľkosť dávky
r1_rstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 1
r1_ack_o	Výstup	—	Potvrdenie arbitra na prečítanie požiadavky od iniciátora 1
r1_data_valid_o	Výstup	—	Čítané dáta platné z čítacieho kanála 1
r1_done_o	Výstup	—	Dokončenie čítania iniciátorovi 1
r2_req_i	Vstup	—	Žiadosť o prečítanie od iniciátora 2
r2_burst_size_i	Vstup	8 bitov	Prečítajte si veľkosť dávky
r2_rstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 2
r2_ack_o	Výstup	—	Potvrdenie arbitra na prečítanie požiadavky od iniciátora 2
r2_data_valid_o	Výstup	—	Čítané dáta platné z čítacieho kanála 2
r2_done_o	Výstup	—	Dokončenie čítania iniciátorovi 2
r3_req_i	Vstup	—	Žiadosť o prečítanie od iniciátora 3
r3_burst_size_i	Vstup	8 bitov	Prečítajte si veľkosť dávky
r3_rstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 3
r3_ack_o	Výstup	—	Potvrdenie arbitra na prečítanie požiadavky od iniciátora 3
r3_data_valid_o	Výstup	—	Čítané dáta platné z čítacieho kanála 3
r3_done_o	Výstup	—	Dokončenie čítania iniciátorovi 3
r4_req_i	Vstup	—	Žiadosť o prečítanie od iniciátora 4
r4_burst_size_i	Vstup	8 bitov	Prečítajte si veľkosť dávky
r4_rstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 4
r4_ack_o	Výstup	—	Potvrdenie arbitra na prečítanie požiadavky od iniciátora 4
r4_data_valid_o	Výstup	—	Čítané dáta platné z čítacieho kanála 4
r4_done_o	Výstup	—	Dokončenie čítania iniciátorovi 4
r5_req_i	Vstup	—	Žiadosť o prečítanie od iniciátora 5
r5_burst_size_i	Vstup	8 bitov	Prečítajte si veľkosť dávky
r5_rstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 5
r5_ack_o	Výstup	—	Potvrdenie arbitra na prečítanie požiadavky od iniciátora 5
r5_data_valid_o	Výstup	—	Čítané dáta platné z čítacieho kanála 5
r5_done_o	Výstup	—	Dokončenie čítania iniciátorovi 5
r6_req_i	Vstup	—	Žiadosť o prečítanie od iniciátora 6
r6_burst_size_i	Vstup	8 bitov	Prečítajte si veľkosť dávky
r6_rstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 6
r6_ack_o	Výstup	—	Potvrdenie arbitra na prečítanie požiadavky od iniciátora 6
r6_data_valid_o	Výstup	—	Čítané dáta platné z čítacieho kanála 6
r6_done_o	Výstup	—	Dokončenie čítania iniciátorovi 6
r7_req_i	Vstup	—	Žiadosť o prečítanie od iniciátora 7
r7_burst_size_i	Vstup	8 bitov	Prečítajte si veľkosť dávky

………..pokračovanie
Signál Meno	Smer	šírka	Popis
r7_rstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, odkiaľ sa musí začať čítanie pre kanál 7
r7_ack_o	Výstup	—	Potvrdenie arbitra na prečítanie požiadavky od iniciátora 7
r7_data_valid_o	Výstup	—	Čítané dáta platné z čítacieho kanála 7
r7_done_o	Výstup	—	Dokončenie čítania iniciátorovi 7
rdata_o	Výstup	[AXI_DATA_WIDTH – 1:0]	Výstup video dát z čítaného kanála
w0_burst_size_i	Vstup	8 bitov	Napíšte veľkosť dávky
w0_data_i	Vstup	[AXI_DATA_WIDTH – 1:0]	Vstup video údajov na zápis kanálu 0
w0_data_valid_i	Vstup	—	Zápis údajov platných pre zápis na kanál 0
w0_req_i	Vstup	—	Napíšte požiadavku od iniciátora 0
w0_wstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 0
w0_ack_o	Výstup	—	Potvrdenie arbitra na zapísanie požiadavky od iniciátora 0
w0_done_o	Výstup	—	Zapíšte dokončenie do iniciátora 0
w1_burst_size_i	Vstup	8 bitov	Napíšte veľkosť dávky
w1_data_i	Vstup	[AXI_DATA_WIDTH – 1:0]	Vstup video údajov na zápis kanálu 1
w1_data_valid_i	Vstup	—	Zápis údajov platných pre zápis na kanál 1
w1_req_i	Vstup	—	Napíšte požiadavku od iniciátora 1
w1_wstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 1
w1_ack_o	Výstup	—	Potvrdenie arbitra na zapísanie požiadavky od iniciátora 1
w1_done_o	Výstup	—	Zapíšte dokončenie do iniciátora 1
w2_burst_size_i	Vstup	8 bitov	Napíšte veľkosť dávky
w2_data_i	Vstup	[AXI_DATA_WIDTH – 1:0]	Vstup video údajov na zápis kanálu 2
w2_data_valid_i	Vstup	—	Zápis údajov platných pre zápis na kanál 2
w2_req_i	Vstup	—	Napíšte požiadavku od iniciátora 2
w2_wstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 2
w2_ack_o	Výstup	—	Potvrdenie arbitra na zapísanie požiadavky od iniciátora 2
w2_done_o	Výstup	—	Zapíšte dokončenie do iniciátora 2
w3_burst_size_i	Vstup	8 bitov	Napíšte veľkosť dávky
w3_data_i	Vstup	[AXI_DATA_WIDTH – 1:0]	Vstup video údajov na zápis kanálu 3
w3_data_valid_i	Vstup	—	Zápis údajov platných pre zápis na kanál 3
w3_req_i	Vstup	—	Napíšte požiadavku od iniciátora 3
w3_wstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 3
w3_ack_o	Výstup	—	Potvrdenie arbitra na zapísanie požiadavky od iniciátora 3
w3_done_o	Výstup	—	Zapíšte dokončenie do iniciátora 3
w4_burst_size_i	Vstup	8 bitov	Napíšte veľkosť dávky
w4_data_i	Vstup	[AXI_DATA_WIDTH – 1:0]	Vstup video údajov na zápis kanálu 4
w4_data_valid_i	Vstup	—	Zápis údajov platných pre zápis na kanál 4
w4_req_i	Vstup	—	Napíšte požiadavku od iniciátora 4
w4_wstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa musí vykonať zápis zo zapisovacieho kanála 4

………..pokračovanie
Signál Meno	Smer	šírka	Popis
w4_ack_o	Výstup	—	Potvrdenie arbitra na zapísanie požiadavky od iniciátora 4
w4_done_o	Výstup	—	Zapíšte dokončenie do iniciátora 4
w5_burst_size_i	Vstup	8 bitov	Napíšte veľkosť dávky
w5_data_i	Vstup	[AXI_DATA_WIDTH – 1:0]	Vstup video údajov na zápis kanálu 5
w5_data_valid_i	Vstup	—	Zápis údajov platných pre zápis na kanál 5
w5_req_i	Vstup	—	Napíšte požiadavku od iniciátora 5
w5_wstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 5
w5_ack_o	Výstup	—	Potvrdenie arbitra na zapísanie požiadavky od iniciátora 5
w5_done_o	Výstup	—	Zapíšte dokončenie do iniciátora 5
w6_burst_size_i	Vstup	8 bitov	Napíšte veľkosť dávky
w6_data_i	Vstup	[AXI_DATA_WIDTH – 1:0]	Vstup video údajov na zápis kanálu 6
w6_data_valid_i	Vstup	—	Zápis údajov platných pre zápis na kanál 6
w6_req_i	Vstup	—	Napíšte požiadavku od iniciátora 6
w6_wstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 6
w6_ack_o	Výstup	—	Potvrdenie arbitra na zapísanie požiadavky od iniciátora 6
w6_done_o	Výstup	—	Zapíšte dokončenie do iniciátora 6
w7_burst_size_i	Vstup	8 bitov	Napíšte veľkosť dávky
w7_data_i	Vstup	[AXI_DATA_WIDTH – 1:0]	Vstup video údajov na zápis kanálu 7
w7_data_valid_i	Vstup	—	Zápis údajov platných pre zápis na kanál 7
w7_req_i	Vstup	—	Napíšte požiadavku od iniciátora 7
w7_wstart_addr_i	Vstup	[AXI_ADDR_WIDTH – 1:0]	Adresa DDR, na ktorú sa má vykonať zápis z kanála zápisu 7
w7_ack_o	Výstup	—	Potvrdenie arbitra na zapísanie požiadavky od iniciátora 7
w7_done_o	Výstup	—	Zapíšte dokončenie do iniciátora 7
Signály AXI I/F
Prečítajte si kanál adresy
arid_o	Výstup	[AXI_ID_WIDTH – 1:0]	Čítať ID adresy. Identifikácia tag pre čítanú skupinu adries signálov.
araddr_o	Výstup	[AXI_ADDR_WIDTH – 1:0]	Prečítajte si adresu. Poskytuje počiatočnú adresu transakcie zhluku čítania. Poskytuje sa iba počiatočná adresa zhluku.
arlen_o	Výstup	[7:0]	Dĺžka prasknutia. Poskytuje presný počet prenosov v dávke. Táto informácia určuje počet dátových prenosov spojených s adresou.
arsize_o	Výstup	[2:0]	Veľkosť prasknutia. Veľkosť každého prenosu v náraze.
arburst_o	Výstup	[1:0]	Typ burst. Spolu s informáciami o veľkosti podrobne uvádza, ako sa vypočítava adresa pre každý prenos v rámci dávky. Opravené na 2'b01 à Zhluk prírastkových adries.
arlock_o	Výstup	[1:0]	Typ zámku. Poskytuje ďalšie informácie o atómových charakteristikách prenosu. Opravené na 2'b00 à Normal Access.

………..pokračovanie
Signál Meno	Smer	šírka	Popis
arcache_o	Výstup	[3:0]	Typ vyrovnávacej pamäte. Poskytuje ďalšie informácie o vlastnostiach prenosu, ktoré možno uložiť do vyrovnávacej pamäte. Opravené na 4'b0000 à Bez vyrovnávacej pamäte a bez vyrovnávacej pamäte.
arprot_o	Výstup	[2:0]	Typ ochrany. Poskytuje informácie o jednotke ochrany pre transakciu. Opravené na 3'b000 à Normálny, bezpečný prístup k dátam.
arvalid_o	Výstup	—	Prečítaná adresa je platná. Keď je VYSOKÁ, načítaná adresa a riadiace informácie sú platné a zostávajú vysoké, kým signál potvrdenia adresy, pripravený, nebude vysoký. 1 = Platná adresa a kontrolné informácie 0 = Adresa a kontrolné informácie nie sú platné
ready_o	Vstup	—	Čítanie adresy pripravené. Cieľ je pripravený prijať adresu a súvisiace riadiace signály. 1 = cieľ pripravený 0 = cieľ nie je pripravený
Čítanie dátového kanála
zbaviť	Vstup	[AXI_ID_WIDTH – 1:0]	Prečítajte si ID tag. ID tag čítanej dátovej skupiny signálov. Hodnotu odstránenia generuje cieľ a musí sa zhodovať s hodnotou odstránenia čítanej transakcie, na ktorú reaguje.
rdata	Vstup	[AXI_DATA_WIDTH – 1:0]	Čítanie údajov
rresp	Vstup	[1:0]	Prečítajte si odpoveď. Stav prenosu čítania. Povolené odpovede sú OKAY, EXOKAY, SLVERR a DECERR.
rlast	Vstup	—	Čítajte naposledy. Posledný prenos v sérii čítania.
rvalid	Vstup	—	Čítať platné. Požadované údaje na čítanie sú k dispozícii a prenos čítania sa môže dokončiť. 1 = dostupné údaje 0 = načítané údaje nie sú k dispozícii
pripravený	Výstup	—	Čítajte pripravené. Iniciátor môže prijať načítané dáta a informácie o odpovedi. 1= iniciátor pripravený 0 = iniciátor nie je pripravený
Napíšte kanál adresy
awid	Výstup	[AXI_ID_WIDTH – 1:0]	Napíšte ID adresy. Identifikácia tag pre skupinu signálov pre zápis.
awaddr	Výstup	[AXI_ADDR_WIDTH – 1:0]	Napíšte adresu. Poskytuje adresu prvého prenosu v zhlukovej transakcii zápisu. Príslušné riadiace signály sa používajú na určenie adries zostávajúcich prenosov v zhluku.
awlen	Výstup	[7:0]	Dĺžka prasknutia. Poskytuje presný počet prenosov v dávke. Táto informácia určuje počet dátových prenosov spojených s adresou.
awsize	Výstup	[2:0]	Veľkosť prasknutia. Veľkosť každého prenosu v náraze. Záblesky bajtových pruhov presne označujú, ktoré bajtové pruhy sa majú aktualizovať.
awburst	Výstup	[1:0]	Typ burst. Spolu s informáciami o veľkosti podrobne uvádza, ako sa vypočítava adresa pre každý prenos v rámci dávky. Opravené na 2'b01 à Zhluk prírastkových adries.

………..pokračovanie
Signál Meno	Smer	šírka	Popis
awlock	Výstup	[1:0]	Typ zámku. Poskytuje ďalšie informácie o atómových charakteristikách prenosu. Opravené na 2'b00 à Normal Access.
awcache	Výstup	[3:0]	Typ vyrovnávacej pamäte. Označuje atribúty transakcie, ktoré možno uložiť do vyrovnávacej pamäte, uložiť do vyrovnávacej pamäte, prepísať, spätne odpísať a prideliť. Opravené na 4'b0000 à Bez vyrovnávacej pamäte a bez vyrovnávacej pamäte.
hrozný	Výstup	[2:0]	Typ ochrany. Označuje normálnu, privilegovanú alebo zabezpečenú úroveň ochrany transakcie a či ide o prístup k údajom alebo prístup s pokynmi. Opravené na 3'b000 à Normálny, bezpečný prístup k dátam.
awvalid	Výstup	—	Napíšte platnú adresu. Označuje, že sú k dispozícii platné adresy zápisu a riadiace informácie. 1 = dostupná adresa a kontrolné informácie 0 = adresa a kontrolné informácie nie sú k dispozícii. Adresa a riadiace informácie zostanú stabilné, kým signál na potvrdenie adresy, pripravený, nezostane VYSOKÝ.
pripravený	Vstup	—	Napíšte adresu pripravené. Označuje, že cieľ je pripravený prijať adresu a súvisiace riadiace signály. 1 = cieľ pripravený 0 = cieľ nie je pripravený
Zápis dátového kanála
wdata	Výstup	[AXI_DATA_WIDTH – 1:0]	Zapisujte údaje
wstrb	Výstup	[AXI_DATA_WIDTH – 8:0]	Napíšte blesky. Tento signál označuje, ktoré bajtové pruhy sa majú aktualizovať v pamäti. Na každých osem bitov zapisovacej dátovej zbernice je jeden záznamový impulz.
wlast	Výstup	—	Napíšte posledný. Posledný prenos v sérii zápisu.
wvalid	Výstup	—	Zápis platný. K dispozícii sú platné údaje o zápise a blesky. 1 = zapisovanie údajov a dostupné blesky 0 = zapisovanie údajov a blesky nie sú k dispozícii
pripravený	Vstup	—	Píšte pripravené. Cieľ môže akceptovať zapisované dáta. 1 = cieľ pripravený 0 = cieľ nie je pripravený
Napíšte kanál odpovedí
ponuku	Vstup	[AXI_ID_WIDTH – 1:0]	ID odpovede. Identifikácia tag odpovede na písanie. Hodnota ponuky sa musí zhodovať s hodnotou wid transakcie zápisu, na ktorú cieľ reaguje.
bresp	Vstup	[1:0]	Napíšte odpoveď. Stav transakcie zápisu. Povolené reakcie sú OKAY, EXOKAY, SLVERR a DECERR.
bvalid	Vstup	—	Napíšte odpoveď platnú. K dispozícii je platná odpoveď na zápis. 1 = odpoveď na zápis je k dispozícii 0 = odpoveď na zápis nie je k dispozícii
chlebový	Výstup	—	Odpoveď pripravená. Iniciátor môže prijať informácie o odpovedi. 1 = iniciátor pripravený 0 = iniciátor nie je pripravený

Časové diagramy (položiť otázku)
Táto časť pojednáva o časových diagramoch DDR_AXI4_Arbiter. Nasledujúce obrázky znázorňujú pripojenie vstupov požiadavky na čítanie a zápis, počiatočnú adresu pamäte, vstupy zápisu z externého iniciátora, potvrdenie čítania alebo zápisu a vstupy ukončenia čítania alebo zápisu dané arbitrom.
Obrázok 3-1. Diagram časovania pre signály používané pri zápise/čítaní cez rozhranie AXI4

Testbench (položiť otázku)
Na overenie a testovanie DDR_AXI4_Arbiter sa používa jednotná testovacia plocha, ktorá sa nazýva používateľská testovacia plocha. Testbench slúži na kontrolu funkčnosti DDR_AXI4_Arbiter IP. Tento testbench funguje len pre dva čítacie kanály a dva zapisovacie kanály s konfiguráciou zbernicového rozhrania.
 Simulácia (položiť otázku)
Nasledujúce kroky popisujú, ako simulovať jadro pomocou testbench:

1. Otvorte záložku Libero® SoC Catalog, rozbaľte Solutions-Video, dvakrát kliknite na DDR_AXI4_Arbiter a potom kliknite na OK. Dokumentácia súvisiaca s IP je uvedená v časti Dokumentácia. Dôležité: Ak nevidíte kartu Katalóg, prejdite na View > ponuku Windows a kliknutím na položku Katalóg ju zviditeľnite.

Obrázok 4-1. IP Core DDR_AXI4_Arbiter v katalógu Libero SoC

Zobrazí sa okno Create component, ako je znázornené na nasledujúcom obrázku. Kliknite na tlačidlo OK. Uistite sa, že názov je DDR_AXI4_ARBITER_PF_C0.
Obrázok 4-2. Vytvoriť komponent

Nakonfigurujte IP pre 2 čítacie kanály, 2 zapisovacie kanály a vyberte Bus Interface, ako je znázornené na nasledujúcom obrázku, a kliknutím na OK vygenerujte IP.
Obrázok 4-3. Konfigurácia

Na karte Hierarchia stimulov vyberte testovaciu plochu (DDR_AXI4_ARBITER_PF_tb.v), kliknite pravým tlačidlom myši a potom kliknite na položku Simulovať návrh pred syntézou > Otvoriť interaktívne.
Dôležité: Ak nevidíte kartu Hierarchia stimulov, prejdite na View > ponuku Windows a kliknutím na položku Hierarchia stimulov ju zviditeľnite.
Obrázok 4-4. Simulácia návrhu predsyntézyModelSim sa otvorí pomocou testovacej plochy file, ako je znázornené na nasledujúcom obrázku.
Obrázok 4-5. Okno simulácie ModelSim

Dôležité: Ak sa simulácia preruší z dôvodu limitu doby spustenia uvedeného v súbore .do file, použite príkaz run -all na dokončenie simulácie.
História revízií (položiť otázku)
História revízií popisuje zmeny, ktoré boli implementované v dokumente. Zmeny sú uvedené podľa revízií, počnúc najaktuálnejšou publikáciou.
Tabuľka 5-1. História revízií

Revízia	Dátum	Popis
A	04/2023	Nasleduje zoznam zmien v revízii A dokumentu: • Migroval dokument do šablóny Microchip. • Aktualizované číslo dokumentu na DS00004976A z 50200950. • Pridané 4. Testbench.
2.0	—	Nasleduje zoznam zmien v revízii 2.0 dokumentu: • Pridané Obrázok 1-2. • Pridané Tabuľka 2-2. • Aktualizované názvy niektorých názvov vstupných a výstupných signálov v Tabuľka 2-2.
1.0	—	Počiatočné vydanie.

Podpora Microchip FPGA (Položiť otázku)
Skupina produktov Microchip FPGA podporuje svoje produkty rôznymi podpornými službami, vrátane služieb zákazníkom, Centra technickej podpory zákazníkov, a weba celosvetové obchodné zastúpenia. Zákazníkom odporúčame, aby pred kontaktovaním podpory navštívili online zdroje Microchip, pretože je veľmi pravdepodobné, že ich otázky už boli zodpovedané. Kontaktujte centrum technickej podpory prostredníctvom webstránke www.microchip.com/support. Uveďte číslo dielu zariadenia FPGA, vyberte príslušnú kategóriu puzdra a nahrajte dizajn files pri vytváraní prípadu technickej podpory. Obráťte sa na zákaznícky servis pre netechnickú podporu produktov, ako sú ceny produktov, aktualizácie produktov, aktualizované informácie, stav objednávky a autorizácia.

• Zo Severnej Ameriky zavolajte na číslo 800.262.1060
• Zo zvyšku sveta volajte na číslo 650.318.4460
• Fax, odkiaľkoľvek na svete, 650.318.8044 XNUMX XNUMX

Informácie o mikročipe (položiť otázku)

Mikročip Webstránka (Položiť otázku)
Microchip poskytuje online podporu prostredníctvom nášho webmiesto na www.microchip.com/. Toto webstránka sa používa na výrobu filea informácie ľahko dostupné zákazníkom. Časť dostupného obsahu zahŕňa:

• Podpora produktu – Technické listy a errata, aplikačné poznámky a sample programy, zdroje dizajnu, užívateľské príručky a dokumenty hardvérovej podpory, najnovšie verzie softvéru a archivovaný softvér
• Všeobecná technická podpora – Často kladené otázky (FAQ), požiadavky na technickú podporu, online diskusné skupiny, zoznam členov partnerského programu Microchip
• Obchod s mikročipom – Sprievodcovia výberom produktov a objednávkami, najnovšie tlačové správy Microchip, zoznam seminárov a podujatí, zoznamy predajných kancelárií Microchip, distribútorov a zástupcov tovární

Služba upozornení na zmenu produktu (položiť otázku)
Služba oznamovania zmien produktov spoločnosti Microchip pomáha zákazníkom udržiavať aktuálne informácie o produktoch spoločnosti Microchip. Predplatitelia budú dostávať e-mailové upozornenia vždy, keď sa vyskytnú zmeny, aktualizácie, revízie alebo chyby týkajúce sa konkrétnej skupiny produktov alebo vývojového nástroja, ktorý ich zaujíma. Ak sa chcete zaregistrovať, prejdite na www.microchip.com/pcn a postupujte podľa pokynov na registráciu.
Zákaznícka podpora (položiť otázku)
Používatelia produktov Microchip môžu získať pomoc prostredníctvom niekoľkých kanálov:

• Distribútor alebo zástupca
• Miestne obchodné zastúpenie
• Embedded Solutions Engineer (ESE)
• Technická podpora

Zákazníci by mali kontaktovať svojho distribútora, zástupcu alebo ESE so žiadosťou o podporu. Zákazníkom sú k dispozícii aj miestne obchodné zastúpenia. Zoznam predajných kancelárií a miest je súčasťou tohto dokumentu. Technická podpora je dostupná prostredníctvom webmiesto na adrese: www.microchip.com/support.
Microchip navrhuje funkciu ochrany kódu (položiť otázku)
Všimnite si nasledujúce podrobnosti o funkcii ochrany kódu na produktoch Microchip:

• Produkty Microchip spĺňajú špecifikácie uvedené v ich konkrétnom údajovom liste Microchip.
• Spoločnosť Microchip verí, že jej rodina produktov je bezpečná, ak sa používa určeným spôsobom, v rámci prevádzkových špecifikácií a za normálnych podmienok.
• Microchip si cení a agresívne chráni svoje práva duševného vlastníctva. Pokusy o porušenie funkcií ochrany kódu produktu Microchip sú prísne zakázané a môžu porušovať zákon o autorských právach Digital Millenium.
• Ani Microchip, ani žiadny iný výrobca polovodičov nemôže zaručiť bezpečnosť svojho kódu. Ochrana kódom neznamená, že garantujeme, že výrobok je „nerozbitný“. Ochrana kódov sa neustále vyvíja. Microchip sa zaviazal neustále zlepšovať funkcie ochrany kódu našich produktov.

Právne oznámenie (položiť otázku)
Táto publikácia a informácie v nej uvedené môžu byť použité iba s produktmi Microchip, vrátane navrhovania, testovania a integrácie produktov Microchip s vašou aplikáciou. Použitie týchto informácií akýmkoľvek iným spôsobom porušuje tieto podmienky. Informácie týkajúce sa aplikácií zariadenia sú poskytované len pre vaše pohodlie a môžu byť nahradené aktualizáciami. Je vašou zodpovednosťou zabezpečiť, aby vaša aplikácia spĺňala vaše špecifikácie. Obráťte sa na miestne obchodné zastúpenie Microchip pre ďalšiu podporu alebo získajte ďalšiu podporu na www.microchip.com/en-us/support/design-help/ služby klientskej podpory. TIETO INFORMÁCIE POSKYTUJE SPOLOČNOSŤ MICROCHIP „AKO SÚ“. SPOLOČNOSŤ MICROCHIP NEPOSKYTUJE ŽIADNE PREHLÁSENIA ANI ZÁRUKY AKÉHOKOĽVEK DRUHU, ČI UŽ VÝSLOVNÉ ALEBO IMPLICITNÉ, PÍSOMNÉ ALEBO ÚSTNE, ZÁKONNÉ ALEBO INAK, TÝKAJÚCE SA INFORMÁCIÍ, VRÁTANEJ, ALE NIE JE TO OBMEDZENIE AKÝCHKOĽVEK IMPLICITNÝCH ZÁRUK, NEPORUŠOVANIA, NEPORUŠOVANIA PARTNEROV TNARIL ALEBO ZÁRUKY TÝKAJÚCE SA JEHO STAVU, KVALITY ALEBO VÝKONU. V ŽIADNOM PRÍPADE NEBUDE MICROCHIP ZODPOVEDNÝ ZA AKÉKOĽVEK NEPRIAME, ŠPECIÁLNE, TRESTNÉ, NÁHODNÉ ALEBO NÁSLEDNÉ STRATY, ŠKODY, NÁKLADY ALEBO NÁKLADY AKÉHOKOĽVEK DRUHU SÚVISIACE S INFORMÁCIAMI ALEBO JEJ POUŽITÍM, AJ KEĎ BY SA UVÁDZALO, ŽE BY BYLO SPÔSOBené, MOŽNOSŤ ALEBO ŠKODY SÚ PREDVÍDAJÚCE? CELKOVÁ ZODPOVEDNOSŤ SPOLOČNOSTI MICROCHIP ZA VŠETKY NÁROKY SÚVISIACE S INFORMÁCIAMI ALEBO JEJ POUŽÍVANÍM NEPREKÁŽE V PLNOM ROZSAHU POVOLENOM ZÁKONOM POČET POPLATKOV, KTORÉ STE ZA INFORMÁCIE ZAPLATILI PRIAMO SPOLOČNOSTI MICROCHIP. Používanie zariadení Microchip v aplikáciách na podporu života a/alebo bezpečnostných aplikáciách je výlučne na riziko kupujúceho a kupujúci súhlasí s tým, že bude chrániť, odškodniť a chrániť spoločnosť Microchip pred akýmikoľvek škodami, nárokmi, žalobami alebo výdavkami vyplývajúcimi z takéhoto používania. Žiadne licencie sa neprenášajú, implicitne ani inak, na základe akýchkoľvek práv duševného vlastníctva Microchip, pokiaľ nie je uvedené inak.
Ochranné známky (položiť otázku)
Názov a logo mikročipu, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maxXTouch MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, Logo SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron a XMEGA sú registrované ochranné známky spoločnosti Microchip Technology Incorporated v USA a ďalších krajinách. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSync, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime a ZL sú registrované ochranné známky spoločnosti Microchip Technology Incorporated v USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, KoD, maxCrypto, max.View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect a ZENA sú ochranné známky spoločnosti Microchip Technology Incorporated v USA a ďalších krajinách. SQTP je servisná značka spoločnosti Microchip Technology Incorporated v USA. Logo Adaptec, Frequency on Demand, Silicon Storage Technology a Symmcom sú registrované ochranné známky spoločnosti Microchip Technology Inc. v iných krajinách. GestIC je registrovaná ochranná známka spoločnosti Microchip Technology Germany II GmbH & Co. KG, dcérskej spoločnosti Microchip Technology Inc., v iných krajinách. Všetky ostatné ochranné známky uvedené v tomto dokumente sú majetkom príslušných spoločností. © 2023, Microchip Technology Incorporated a jej dcérske spoločnosti. Všetky práva vyhradené.
ISBN: 978-1-6683-2302-1 Systém manažérstva kvality (Položte otázku) Informácie o systémoch manažérstva kvality Microchip nájdete na www.microchip.com/quality.

Celosvetový predaj a servis

AMERICAS	ÁZIA/PACIFIK	ÁZIA/PACIFIK	EURÓPA
korporátne Kancelária 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Technická podpora: www.microchip.com/support Web Adresa: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Fax: 905-695-2078	Austrália – Sydney Tel: 61-2-9868-6733 Čína – Peking Tel: 86-10-8569-7000 Čína – Chengdu Tel: 86-28-8665-5511 Čína – Chongqing Tel: 86-23-8980-9588 Čína – Dongguan Tel: 86-769-8702-9880 Čína – Guangzhou Tel: 86-20-8755-8029 Čína – Hangzhou Tel: 86-571-8792-8115 Čína – OAO Hong Kong Tel: 852-2943-5100 Čína – Nanjing Tel: 86-25-8473-2460 Čína – Qingdao Tel: 86-532-8502-7355 Čína – Šanghaj Tel: 86-21-3326-8000 Čína – Shenyang Tel: 86-24-2334-2829 Čína – Shenzhen Tel: 86-755-8864-2200 Čína – Suzhou Tel: 86-186-6233-1526 Čína – Wuhan Tel: 86-27-5980-5300 Čína – Xian Tel: 86-29-8833-7252 Čína – Xiamen Tel: 86-592-2388138 Čína – Ču-chaj Tel: 86-756-3210040	India – Bangalore Tel: 91-80-3090-4444 India – Naí Dillí Tel: 91-11-4160-8631 India - Pune Tel: 91-20-4121-0141 Japonsko – Osaka Tel: 81-6-6152-7160 Japonsko – Tokio Tel: 81-3-6880- 3770 Kórea – Daegu Tel: 82-53-744-4301 Kórea – Soul Tel: 82-2-554-7200 Malajzia – Kuala Lumpur Tel: 60-3-7651-7906 Malajzia – Penang Tel: 60-4-227-8870 Filipíny – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thajsko – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Či Min Tel: 84-28-5448-2100	Rakúsko – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Dánsko – Kodaň Tel: 45-4485-5910 Fax: 45-4485-2829 Fínsko – Espoo Tel: 358-9-4520-820 Francúzsko – Paríž Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Nemecko – Garching Tel: 49-8931-9700 Nemecko – Haan Tel: 49-2129-3766400 Nemecko – Heilbronn Tel: 49-7131-72400 Nemecko – Karlsruhe Tel: 49-721-625370 Nemecko – Mníchov Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Nemecko – Rosenheim Tel: 49-8031-354-560 Izrael – Ra'anana Tel: 972-9-744-7705 Taliansko – Miláno Tel: 39-0331-742611 Fax: 39-0331-466781 Taliansko – Padova Tel: 39-049-7625286 Holandsko – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Nórsko – Trondheim Tel: 47-72884388 Poľsko – Varšava Tel: 48-22-3325737 Rumunsko – Bukurešť Tel: 40-21-407-87-50 Španielsko – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švédsko – Göteborg Tel: 46-31-704-60-40 Švédsko – Štokholm Tel: 46-8-5090-4654 Spojené kráľovstvo – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820

© 2023 Microchip Technology Inc. a jej dcérske spoločnosti

Dokumenty / zdroje

Rozhodca MICROCHIP DDR AXI4 [pdf] Používateľská príručka DDR AXI4 Arbiter, DDR AXI4, Arbiter

Referencie

• Používateľská príručka