رقاقة DDR AXI4 حكم

مقدمة: يستخدم معيار بروتوكول AXI4-Stream المصطلحين الرئيسي والتابع. إن مصطلحات Microchip المكافئة المستخدمة في هذا المستند هي Initiator وTarget، على التوالي.
ملخص: يوفر الجدول التالي ملخصًا لخصائص DDR AXI4 Arbiter.

مميزة	قيمة
الإصدار الأساسي	DDR AXI4 الحكم v2.2
عائلات الأجهزة المدعومة	–
ترخيص تدفق الأدوات المدعوم	–

سمات: يحتوي DDR AXI4 Arbiter على الميزات الرئيسية التالية:

• يجب تثبيت IP core على كتالوج IP الخاص ببرنامج Libero SoC.
• يتم تكوين النواة وإنشاؤها وإنشاء مثيل لها داخل أداة SmartDesign لتضمينها في قائمة مشاريع Libero.

استخدام الجهاز والأداء:

تفاصيل الجهاز	عائلة	جهاز	موارد	الأداء (ميغا هرتز)
LUTs DFF RAMs LSRAM SRAM كتل الرياضيات Chip Globals	بولار فاير	MPF300T-1	5411 4202	266

الوصف الوظيفي

الوصف الوظيفي: يصف هذا القسم تفاصيل تنفيذ ملف DDR_AXI4_Arbiter. يوضح الشكل التالي الرسم التخطيطي للمستوى العلوي لـ DDR AXI4 Arbiter.

معلمات DDR_AXI4_Arbiter وإشارات الواجهة

إعدادات التكوين:
لم يتم تحديد إعدادات التكوين لـ DDR_AXI4_Arbiter في هذا المستند.

إشارات المدخلات والمخرجات:
لم يتم تحديد إشارات الإدخال والإخراج لـ DDR_AXI4_Arbiter في هذا المستند.

توقيت المخططات
لم يتم تحديد المخططات الزمنية لـ DDR_AXI4_Arbiter في هذا المستند.

اختبار مقاعد البدلاء

محاكاة:
لم يتم تحديد تفاصيل المحاكاة لـ DDR_AXI4_Arbiter في هذا المستند.
سجل المراجعة
لم يتم تحديد محفوظات المراجعة لـ DDR_AXI4_Arbiter في هذا المستند.
دعم Microchip FPGA
لم يتم تحديد معلومات دعم Microchip FPGA لـ DDR_AXI4_Arbiter في هذا المستند.

تعليمات استخدام المنتج

1. قم بتثبيت DDR AXI4 Arbiter v2.2 على كتالوج IP الخاص ببرنامج Libero SoC.
2. قم بتكوين وإنشاء وإنشاء النسخة الأساسية داخل أداة SmartDesign لتضمينها في قائمة مشاريع Libero.

مقدمة (اطرح سؤالاً)

تعد الذكريات جزءًا لا يتجزأ من أي تطبيق نموذجي للفيديو والرسومات. يتم استخدامها للتخزين المؤقت لإطارات الفيديو بأكملها عندما تكون الذاكرة المحلية لـ FPGA غير كافية لاستيعاب الإطار بأكمله. عندما يكون هناك عدة عمليات قراءة وكتابة لإطارات الفيديو في DDR، سيُطلب من المحكم التحكيم بين الطلبات المتعددة. يوفر DDR AXI4 Arbiter IP 8 قنوات كتابة لكتابة المخازن المؤقتة للإطارات في ذاكرة DDR الخارجية و8 قنوات قراءة لقراءة الإطارات من الذاكرة الخارجية. ويستند التحكيم على أساس أسبقية الحضور. في حالة حدوث طلبين في وقت واحد، فستحظى القناة ذات رقم القناة الأقل بالأولوية. يتصل الحكم بـ IP الخاص بوحدة تحكم DDR من خلال واجهة AXI4. يوفر DDR AXI4 Arbiter واجهة AXI4 Initiator لوحدات تحكم DDR الموجودة على الرقاقة. يدعم الحكم ما يصل إلى ثماني قنوات كتابة وثماني قنوات قراءة. تقوم الكتلة بالتحكيم بين ثماني قنوات قراءة لتوفير الوصول إلى قناة قراءة AXI بطريقة أسبقية الحضور. تقوم الكتلة بالتحكيم بين ثماني قنوات كتابة لتوفير الوصول إلى قناة كتابة AXI بطريقة أسبقية الحضور. جميع قنوات القراءة والكتابة الثمانية لها أولوية متساوية. يمكن تكوين واجهة AXI4 Initiator الخاصة بـ Arbiter IP لعرض بيانات مختلف يتراوح من 64 بت إلى 512 بت.
مهم: يستخدم معيار بروتوكول AXI4-Stream المصطلحين "Master" و"Slave". إن مصطلحات Microchip المكافئة المستخدمة في هذا المستند هي Initiator وTarget، على التوالي.
ملخص (اطرح سؤالاً)
يوفر الجدول التالي ملخصًا لخصائص DDR AXI4 Arbiter.

الجدول 1. خصائص حكم DDR AXI4

ينطبق هذا المستند على DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• بولار فاير
• RTG4 ™
• إيجلو® 2
• سمارت فيوجن® 2

يتطلب الإصدار 12.3 من Libero® SoC أو الإصدارات الأحدث. يمكن استخدام IP في وضع RTL دون أي ترخيص. لمزيد من المعلومات، راجع DDR_AXI4_Arbiter.

الميزات (اطرح سؤالا)

يحتوي DDR AXI4 Arbiter على الميزات الرئيسية التالية:

• ثمانية قنوات الكتابة
• ثماني قنوات للقراءة
• واجهة AXI4 لوحدة تحكم DDR
• عرض AXI4 القابل للتكوين: 64 و128 و256 و512 بت
• عرض العنوان القابل للتكوين: 32 إلى 64 بت

تنفيذ IP Core في Libero® Design Suite (اطرح سؤالاً)
يجب تثبيت IP core على كتالوج IP الخاص ببرنامج Libero SoC. يتم تثبيت هذا تلقائيًا من خلال وظيفة تحديث كتالوج IP في برنامج Libero SoC، أو يتم تنزيل IP الأساسي يدويًا من الكتالوج. بمجرد تثبيت نواة IP في كتالوج IP لبرنامج Libero SoC، يتم تكوين النواة وإنشائها وإنشاء مثيل لها داخل أداة SmartDesign لتضمينها في قائمة مشاريع Libero.
استخدام الجهاز والأداء (اطرح سؤالاً)
يسرد الجدول التالي استخدام الجهاز المستخدم لـ DDR_AXI4_Arbiter.
الجدول 2. استخدام DDR_AXI4_Arbiter

جهاز تفاصيل		موارد		الأداء (ميغا هرتز)	ذاكرة الوصول العشوائي (RAM)		كتل الرياضيات	رقاقة العالمية
عائلة	جهاز	جداول البحث	دي اف اف		LSRAM	ميكروسرام
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
بولار فاير	MPF300T-1	5411	4202	266	13	1	0	0
سمارت فيوجن® 2	م2س150-1	5546	4309	192	15	1	0	0

مهم:

• يتم التقاط البيانات الموجودة في الجدول السابق باستخدام إعدادات التوليف والتخطيط النموذجية. تم تكوين IP لثماني قنوات كتابة، وثماني قنوات قراءة، وعرض العنوان 32 بت، وعرض البيانات 512 بت.
• الساعة مقيدة بـ 200 ميجا هرتز أثناء تشغيل تحليل التوقيت لتحقيق أرقام الأداء.

الوصف الوظيفي (اطرح سؤالاً)
يصف هذا القسم تفاصيل تنفيذ ملف DDR_AXI4_Arbiter. يوضح الشكل التالي الرسم التخطيطي للمستوى العلوي لـ DDR AXI4 Arbiter. الشكل 1-1. مخطط كتلة Pin-Out ذو المستوى الأعلى لواجهة الحكم الأصلية

يوضح الشكل التالي الرسم التخطيطي للكتلة على مستوى النظام لـ DDR_AXI4_Arbiter في وضع واجهة الناقل. الشكل 1-2. مخطط كتلة على مستوى النظام لـ DDR_AXI4_Arbiter

يتم تشغيل معاملة القراءة عن طريق ضبط إشارة الإدخال r (x) _req_i عالية على قناة قراءة معينة. يستجيب الحكم بالإقرار عندما يكون جاهزًا لخدمة طلب القراءة. ثم انهاampيسجل عنوان AXI للبدء ويقرأ حجم الاندفاع الذي يتم إدخاله من البادئ الخارجي. تقوم القناة بمعالجة المدخلات وإنشاء معاملات AXI المطلوبة لقراءة البيانات من ذاكرة DDR. يعد إخراج بيانات القراءة من الحكم أمرًا شائعًا لجميع قنوات القراءة. أثناء قراءة البيانات، ترتفع بيانات القراءة الصالحة للقناة المقابلة. تتم الإشارة إلى نهاية معاملة القراءة بإشارة تمت القراءة عند إرسال جميع البايتات المطلوبة. على غرار معاملة القراءة، يتم تشغيل معاملة الكتابة عن طريق تعيين إشارة الإدخال w(x)_req_i عالية. بالإضافة إلى إشارة الطلب، يجب توفير عنوان بداية الكتابة وطول الرشقة أثناء الطلب. عندما يكون الحكم متاحًا لخدمة الطلب المكتوب، فإنه يستجيب عن طريق إرسال إشارة إقرار على القناة المقابلة. ثم يتعين على المستخدم تقديم بيانات الكتابة مع إشارة البيانات الصالحة على القناة. عدد الميقاتيات التي يجب أن تتطابق فيها البيانات ذات الفترة العالية الصالحة مع طول الرشقة. يكمل الحكم عملية الكتابة ويعين إشارة الكتابة المنجزة عالية للدلالة على اكتمال معاملة الكتابة.
معلمات DDR_AXI4_Arbiter وإشارات الواجهة (اطرح سؤالاً)
يناقش هذا القسم المعلمات الموجودة في أداة تكوين واجهة المستخدم الرسومية DDR_AXI4_Arbiter وإشارات الإدخال/الإخراج.
2.1 إعدادات التكوين (طرح سؤال)
يسرد الجدول التالي وصف معلمات التكوين المستخدمة في تنفيذ أجهزة DDR_AXI4_Arbiter. هذه معلمات عامة ويمكن تغييرها وفقًا لمتطلبات التطبيق.

الجدول 2-1. معلمة التكوين

إشارة اسم	وصف
عرض معرف AXI	يحدد عرض معرف AXI.
عرض بيانات AXI	يحدد عرض بيانات AXI.
عرض عنوان AXI	يحدد عرض عنوان AXI
عدد قنوات القراءة	خيارات لتحديد العدد المطلوب من قنوات الكتابة من القائمة المنسدلة التي تتراوح من قناة واحدة إلى ثماني قنوات كتابة.
عدد قنوات الكتابة	خيارات لتحديد العدد المطلوب من قنوات القراءة من القائمة المنسدلة التي تتراوح من قناة واحدة إلى ثماني قنوات قراءة.
AXI4_SELECTION	خيارات للاختيار بين AXI4_MASTER وAXI4_MIRRORED_SLAVE.
واجهة حكم	خيار لتحديد واجهة الحافلة.

إشارات المدخلات والمخرجات (اطرح سؤالاً)
يسرد الجدول التالي مدخلات ومنافذ الإخراج الخاصة بواجهة DDR AXI4 Arbiter for Bus.
الجدول 2-2. منافذ الإدخال والإخراج لواجهة ناقل Arbiter

إشارة اسم	اتجاه	عرض	وصف
إعادة تعيين_i	مدخل	—	إشارة إعادة تعيين غير متزامنة نشطة منخفضة للتصميم
sys_ckl_i	مدخل	—	ساعة النظام
ddr_ctrl_ready_i	مدخل	—	يستقبل إشارة الإدخال الجاهزة من وحدة تحكم DDR
ARVALID_I_0	مدخل	—	قراءة الطلب من قناة القراءة 0
ARSIZE_I_0	مدخل	8 بت	قراءة حجم الاندفاع من قناة القراءة 0
ARADDR_I_0	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 0
ARREADY_O_0	الناتج	—	إقرار محكم بطلب القراءة من قناة القراءة 0
RVALID_O_0	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 0
RDATA_O_0	الناتج	[AXI_DATA_WIDTH-1: 0]	قراءة البيانات من قناة القراءة 0
RLAST_O_0	الناتج	—	قراءة إشارة نهاية الإطار من قناة القراءة 0
BUSER_O_r0	الناتج	—	أكمل القراءة لقراءة القناة 0
ARVALID_I_1	مدخل	—	قراءة الطلب من قناة القراءة 1
ARSIZE_I_1	مدخل	8 بت	قراءة حجم الاندفاع من قناة القراءة 1
ARADDR_I_1	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 1
ARREADY_O_1	الناتج	—	إقرار محكم بطلب القراءة من قناة القراءة 1
RVALID_O_1	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 1
RDATA_O_1	الناتج	[AXI_DATA_WIDTH-1: 0]	قراءة البيانات من قناة القراءة 1
RLAST_O_1	الناتج	—	قراءة إشارة نهاية الإطار من قناة القراءة 1
BUSER_O_r1	الناتج	—	أكمل القراءة لقراءة القناة 1
ARVALID_I_2	مدخل	—	قراءة الطلب من قناة القراءة 2

………..واصلت
إشارة اسم	اتجاه	عرض	وصف
ARSIZE_I_2	مدخل	8 بت	قراءة حجم الاندفاع من قناة القراءة 2
ARADDR_I_2	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 2
ARREADY_O_2	الناتج	—	إقرار محكم بطلب القراءة من قناة القراءة 2
RVALID_O_2	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 2
RDATA_O_2	الناتج	[AXI_DATA_WIDTH-1: 0]	قراءة البيانات من قناة القراءة 2
RLAST_O_2	الناتج	—	قراءة إشارة نهاية الإطار من قناة القراءة 2
BUSER_O_r2	الناتج	—	أكمل القراءة لقراءة القناة 2
ARVALID_I_3	مدخل	—	قراءة الطلب من قناة القراءة 3
ARSIZE_I_3	مدخل	8 بت	قراءة حجم الاندفاع من قناة القراءة 3
ARADDR_I_3	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 3
ARREADY_O_3	الناتج	—	إقرار محكم بطلب القراءة من قناة القراءة 3
RVALID_O_3	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 3
RDATA_O_3	الناتج	[AXI_DATA_WIDTH-1: 0]	قراءة البيانات من قناة القراءة 3
RLAST_O_3	الناتج	—	قراءة إشارة نهاية الإطار من قناة القراءة 3
BUSER_O_r3	الناتج	—	أكمل القراءة لقراءة القناة 3
ARVALID_I_4	مدخل	—	قراءة الطلب من قناة القراءة 4
ARSIZE_I_4	مدخل	8 بت	قراءة حجم الاندفاع من قناة القراءة 4
ARADDR_I_4	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 4
ARREADY_O_4	الناتج	—	إقرار محكم بطلب القراءة من قناة القراءة 4
RVALID_O_4	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 4
RDATA_O_4	الناتج	[AXI_DATA_WIDTH-1: 0]	قراءة البيانات من قناة القراءة 4
RLAST_O_4	الناتج	—	قراءة إشارة نهاية الإطار من قناة القراءة 4
BUSER_O_r4	الناتج	—	أكمل القراءة لقراءة القناة 4
ARVALID_I_5	مدخل	—	قراءة الطلب من قناة القراءة 5
ARSIZE_I_5	مدخل	8 بت	قراءة حجم الاندفاع من قناة القراءة 5
ARADDR_I_5	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 5
ARREADY_O_5	الناتج	—	إقرار محكم بطلب القراءة من قناة القراءة 5
RVALID_O_5	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 5
RDATA_O_5	الناتج	[AXI_DATA_WIDTH-1: 0]	قراءة البيانات من قناة القراءة 5
RLAST_O_5	الناتج	—	قراءة إشارة نهاية الإطار من قناة القراءة 5
BUSER_O_r5	الناتج	—	أكمل القراءة لقراءة القناة 5
ARVALID_I_6	مدخل	—	قراءة الطلب من قناة القراءة 6
ARSIZE_I_6	مدخل	8 بت	قراءة حجم الاندفاع من قناة القراءة 6
ARADDR_I_6	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 6
ARREADY_O_6	الناتج	—	إقرار محكم بطلب القراءة من قناة القراءة 6
RVALID_O_6	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 6
RDATA_O_6	الناتج	[AXI_DATA_WIDTH-1: 0]	قراءة البيانات من قناة القراءة 6
RLAST_O_6	الناتج	—	قراءة إشارة نهاية الإطار من قناة القراءة 6

………..واصلت
إشارة اسم	اتجاه	عرض	وصف
BUSER_O_r6	الناتج	—	أكمل القراءة لقراءة القناة 6
ARVALID_I_7	مدخل	—	قراءة الطلب من قناة القراءة 7
ARSIZE_I_7	مدخل	8 بت	قراءة حجم الاندفاع من قناة القراءة 7
ARADDR_I_7	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 7
ARREADY_O_7	الناتج	—	إقرار محكم بطلب القراءة من قناة القراءة 7
RVALID_O_7	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 7
RDATA_O_7	الناتج	[AXI_DATA_WIDTH-1: 0]	قراءة البيانات من قناة القراءة 7
RLAST_O_7	الناتج	—	قراءة إشارة نهاية الإطار من قناة القراءة 7
BUSER_O_r7	الناتج	—	أكمل القراءة لقراءة القناة 7
AWSIZE_I_0	مدخل	8 بت	اكتب حجم الاندفاع لقناة الكتابة 0
WDATA_I_0	مدخل	[AXI_DATA_WIDTH-1:0]	إدخال بيانات الفيديو لكتابة القناة 0
WVALID_I_0	مدخل	—	اكتب بيانات صالحة لكتابة القناة 0
AWVALID_I_0	مدخل	—	كتابة طلب من قناة الكتابة 0
awaddr_i_0	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 0
AWREADY_O_0	الناتج	—	إقرار الحكم بكتابة الطلب من قناة الكتابة 0
BUSER_O_0	الناتج	—	كتابة الإكمال لكتابة القناة 0
AWSIZE_I_1	مدخل	8 بت	اكتب حجم الاندفاع لقناة الكتابة 1
WDATA_I_1	مدخل	[AXI_DATA_WIDTH-1:0]	إدخال بيانات الفيديو لكتابة القناة 1
WVALID_I_1	مدخل	—	اكتب بيانات صالحة لكتابة القناة 1
AWVALID_I_1	مدخل	—	كتابة طلب من قناة الكتابة 1
awaddr_i_1	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 1
AWREADY_O_1	الناتج	—	إقرار الحكم بكتابة الطلب من قناة الكتابة 1
BUSER_O_1	الناتج	—	كتابة الإكمال لكتابة القناة 1
AWSIZE_I_2	مدخل	8 بت	اكتب حجم الاندفاع لقناة الكتابة 2
WDATA_I_2	مدخل	[AXI_DATA_WIDTH-1:0]	إدخال بيانات الفيديو لكتابة القناة 2
WVALID_I_2	مدخل	—	اكتب بيانات صالحة لكتابة القناة 2
AWVALID_I_2	مدخل	—	كتابة طلب من قناة الكتابة 2
awaddr_i_2	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 2
AWREADY_O_2	الناتج	—	إقرار الحكم بكتابة الطلب من قناة الكتابة 2
BUSER_O_2	الناتج	—	كتابة الإكمال لكتابة القناة 2
AWSIZE_I_3	مدخل	8 بت	اكتب حجم الاندفاع لقناة الكتابة 3
WDATA_I_3	مدخل	[AXI_DATA_WIDTH-1:0]	إدخال بيانات الفيديو لكتابة القناة 3
WVALID_I_3	مدخل	—	اكتب بيانات صالحة لكتابة القناة 3
AWVALID_I_3	مدخل	—	كتابة طلب من قناة الكتابة 3
awaddr_i_3	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 3
AWREADY_O_3	الناتج	—	إقرار الحكم بكتابة الطلب من قناة الكتابة 3
BUSER_O_3	الناتج	—	كتابة الإكمال لكتابة القناة 3
AWSIZE_I_4	مدخل	8 بت	اكتب حجم الاندفاع لقناة الكتابة 4

………..واصلت
إشارة اسم	اتجاه	عرض	وصف
WDATA_I_4	مدخل	[AXI_DATA_WIDTH-1:0]	إدخال بيانات الفيديو لكتابة القناة 4
WVALID_I_4	مدخل	—	اكتب بيانات صالحة لكتابة القناة 4
AWVALID_I_4	مدخل	—	كتابة طلب من قناة الكتابة 4
awaddr_i_4	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 4
AWREADY_O_4	الناتج	—	إقرار الحكم بكتابة الطلب من قناة الكتابة 4
BUSER_O_4	الناتج	—	كتابة الإكمال لكتابة القناة 4
AWSIZE_I_5	مدخل	8 بت	اكتب حجم الاندفاع لقناة الكتابة 5
WDATA_I_5	مدخل	[AXI_DATA_WIDTH-1:0]	إدخال بيانات الفيديو لكتابة القناة 5
WVALID_I_5	مدخل	—	اكتب بيانات صالحة لكتابة القناة 5
AWVALID_I_5	مدخل	—	كتابة طلب من قناة الكتابة 5
awaddr_i_5	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 5
AWREADY_O_5	الناتج	—	إقرار الحكم بكتابة الطلب من قناة الكتابة 5
BUSER_O_5	الناتج	—	كتابة الإكمال لكتابة القناة 5
AWSIZE_I_6	مدخل	8 بت	اكتب حجم الاندفاع لقناة الكتابة 6
WDATA_I_6	مدخل	[AXI_DATA_WIDTH-1:0]	إدخال بيانات الفيديو لكتابة القناة 6
WVALID_I_6	مدخل	—	اكتب بيانات صالحة لكتابة القناة 6
AWVALID_I_6	مدخل	—	كتابة طلب من قناة الكتابة 6
awaddr_i_6	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 6
AWREADY_O_6	الناتج	—	إقرار الحكم بكتابة الطلب من قناة الكتابة 6
BUSER_O_6	الناتج	—	كتابة الإكمال لكتابة القناة 6
AWSIZE_I_7	مدخل	8 بت	كتابة حجم الاندفاع من قناة الكتابة 7
WDATA_I_7	مدخل	[AXI_DATA_WIDTH-1:0]	إدخال بيانات الفيديو لكتابة القناة 7
WVALID_I_7	مدخل	—	اكتب بيانات صالحة لكتابة القناة 7
AWVALID_I_7	مدخل	—	اكتب طلبًا من قناة الكتابة 7
awaddr_i_7	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 7
AWREADY_O_7	الناتج	—	إقرار الحكم بكتابة الطلب من قناة الكتابة 7
BUSER_O_7	الناتج	—	كتابة الإكمال لكتابة القناة 7

يسرد الجدول التالي منافذ الإدخال والإخراج الخاصة بـ DDR AXI4 Arbiter للواجهة الأصلية.
الجدول 2-3. منافذ الإدخال والإخراج لواجهة الحكم الأصلية

إشارة اسم	اتجاه	عرض	وصف
إعادة تعيين_i	مدخل	—	نشط إشارة إعادة تعيين غير متزامن منخفضة للتصميم
sys_clk_i	مدخل	—	ساعة النظام
ddr_ctrl_ready_i	مدخل	—	يستقبل إشارة الإدخال الجاهزة من وحدة تحكم DDR
r0_req_i	مدخل	—	قراءة الطلب من البادئ 0
r0_burst_size_i	مدخل	8 بت	قراءة حجم الاندفاع
r0_rstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 0
r0_ack_o	الناتج	—	إقرار محكم بقراءة الطلب من البادئ 0

………..واصلت
إشارة اسم	اتجاه	عرض	وصف
r0_data_valid_o	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 0
r0_done_o	الناتج	—	قراءة الإكمال إلى البادئ 0
r1_req_i	مدخل	—	قراءة الطلب من البادئ 1
r1_burst_size_i	مدخل	8 بت	قراءة حجم الاندفاع
r1_rstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 1
r1_ack_o	الناتج	—	إقرار محكم بقراءة الطلب من البادئ 1
r1_data_valid_o	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 1
r1_done_o	الناتج	—	قراءة الإكمال إلى البادئ 1
r2_req_i	مدخل	—	قراءة الطلب من البادئ 2
r2_burst_size_i	مدخل	8 بت	قراءة حجم الاندفاع
r2_rstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 2
r2_ack_o	الناتج	—	إقرار محكم بقراءة الطلب من البادئ 2
r2_data_valid_o	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 2
r2_done_o	الناتج	—	قراءة الإكمال إلى البادئ 2
r3_req_i	مدخل	—	قراءة الطلب من البادئ 3
r3_burst_size_i	مدخل	8 بت	قراءة حجم الاندفاع
r3_rstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 3
r3_ack_o	الناتج	—	إقرار محكم بقراءة الطلب من البادئ 3
r3_data_valid_o	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 3
r3_done_o	الناتج	—	قراءة الإكمال إلى البادئ 3
r4_req_i	مدخل	—	قراءة الطلب من البادئ 4
r4_burst_size_i	مدخل	8 بت	قراءة حجم الاندفاع
r4_rstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 4
r4_ack_o	الناتج	—	إقرار محكم بقراءة الطلب من البادئ 4
r4_data_valid_o	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 4
r4_done_o	الناتج	—	قراءة الإكمال إلى البادئ 4
r5_req_i	مدخل	—	قراءة الطلب من البادئ 5
r5_burst_size_i	مدخل	8 بت	قراءة حجم الاندفاع
r5_rstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 5
r5_ack_o	الناتج	—	إقرار محكم بقراءة الطلب من البادئ 5
r5_data_valid_o	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 5
r5_done_o	الناتج	—	قراءة الإكمال إلى البادئ 5
r6_req_i	مدخل	—	قراءة الطلب من البادئ 6
r6_burst_size_i	مدخل	8 بت	قراءة حجم الاندفاع
r6_rstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 6
r6_ack_o	الناتج	—	إقرار محكم بقراءة الطلب من البادئ 6
r6_data_valid_o	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 6
r6_done_o	الناتج	—	قراءة الإكمال إلى البادئ 6
r7_req_i	مدخل	—	قراءة الطلب من البادئ 7
r7_burst_size_i	مدخل	8 بت	قراءة حجم الاندفاع

………..واصلت
إشارة اسم	اتجاه	عرض	وصف
r7_rstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR من حيث يجب أن تبدأ القراءة لقراءة القناة 7
r7_ack_o	الناتج	—	إقرار محكم بقراءة الطلب من البادئ 7
r7_data_valid_o	الناتج	—	قراءة البيانات الصالحة من قناة القراءة 7
r7_done_o	الناتج	—	قراءة الإكمال إلى البادئ 7
rdata_o	الناتج	[AXI_DATA_WIDTH – 1:0]	إخراج بيانات الفيديو من قناة القراءة
w0_burst_size_i	مدخل	8 بت	اكتب حجم الانفجار
w0_data_i	مدخل	[AXI_DATA_WIDTH – 1:0]	إدخال بيانات الفيديو لكتابة القناة 0
w0_data_valid_i	مدخل	—	اكتب بيانات صالحة لكتابة القناة 0
w0_req_i	مدخل	—	كتابة طلب من البادئ 0
w0_wstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 0
w0_ack_o	الناتج	—	إقرار محكم بكتابة طلب من البادئ 0
w0_done_o	الناتج	—	كتابة الإكمال إلى البادئ 0
w1_burst_size_i	مدخل	8 بت	اكتب حجم الانفجار
w1_data_i	مدخل	[AXI_DATA_WIDTH – 1:0]	إدخال بيانات الفيديو لكتابة القناة 1
w1_data_valid_i	مدخل	—	اكتب بيانات صالحة لكتابة القناة 1
w1_req_i	مدخل	—	كتابة طلب من البادئ 1
w1_wstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 1
w1_ack_o	الناتج	—	إقرار محكم بكتابة طلب من البادئ 1
w1_done_o	الناتج	—	كتابة الإكمال إلى البادئ 1
w2_burst_size_i	مدخل	8 بت	اكتب حجم الانفجار
w2_data_i	مدخل	[AXI_DATA_WIDTH – 1:0]	إدخال بيانات الفيديو لكتابة القناة 2
w2_data_valid_i	مدخل	—	اكتب بيانات صالحة لكتابة القناة 2
w2_req_i	مدخل	—	كتابة طلب من البادئ 2
w2_wstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 2
w2_ack_o	الناتج	—	إقرار محكم بكتابة طلب من البادئ 2
w2_done_o	الناتج	—	كتابة الإكمال إلى البادئ 2
w3_burst_size_i	مدخل	8 بت	اكتب حجم الانفجار
w3_data_i	مدخل	[AXI_DATA_WIDTH – 1:0]	إدخال بيانات الفيديو لكتابة القناة 3
w3_data_valid_i	مدخل	—	اكتب بيانات صالحة لكتابة القناة 3
w3_req_i	مدخل	—	كتابة طلب من البادئ 3
w3_wstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 3
w3_ack_o	الناتج	—	إقرار محكم بكتابة طلب من البادئ 3
w3_done_o	الناتج	—	كتابة الإكمال إلى البادئ 3
w4_burst_size_i	مدخل	8 بت	اكتب حجم الانفجار
w4_data_i	مدخل	[AXI_DATA_WIDTH – 1:0]	إدخال بيانات الفيديو لكتابة القناة 4
w4_data_valid_i	مدخل	—	اكتب بيانات صالحة لكتابة القناة 4
w4_req_i	مدخل	—	كتابة طلب من البادئ 4
w4_wstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 4

………..واصلت
إشارة اسم	اتجاه	عرض	وصف
w4_ack_o	الناتج	—	إقرار محكم بكتابة طلب من البادئ 4
w4_done_o	الناتج	—	كتابة الإكمال إلى البادئ 4
w5_burst_size_i	مدخل	8 بت	اكتب حجم الانفجار
w5_data_i	مدخل	[AXI_DATA_WIDTH – 1:0]	إدخال بيانات الفيديو لكتابة القناة 5
w5_data_valid_i	مدخل	—	اكتب بيانات صالحة لكتابة القناة 5
w5_req_i	مدخل	—	كتابة طلب من البادئ 5
w5_wstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 5
w5_ack_o	الناتج	—	إقرار محكم بكتابة طلب من البادئ 5
w5_done_o	الناتج	—	كتابة الإكمال إلى البادئ 5
w6_burst_size_i	مدخل	8 بت	اكتب حجم الانفجار
w6_data_i	مدخل	[AXI_DATA_WIDTH – 1:0]	إدخال بيانات الفيديو لكتابة القناة 6
w6_data_valid_i	مدخل	—	اكتب بيانات صالحة لكتابة القناة 6
w6_req_i	مدخل	—	كتابة طلب من البادئ 6
w6_wstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 6
w6_ack_o	الناتج	—	إقرار محكم بكتابة طلب من البادئ 6
w6_done_o	الناتج	—	كتابة الإكمال إلى البادئ 6
w7_burst_size_i	مدخل	8 بت	اكتب حجم الانفجار
w7_data_i	مدخل	[AXI_DATA_WIDTH – 1:0]	إدخال بيانات الفيديو لكتابة القناة 7
w7_data_valid_i	مدخل	—	اكتب بيانات صالحة لكتابة القناة 7
w7_req_i	مدخل	—	كتابة طلب من البادئ 7
w7_wstart_addr_i	مدخل	[AXI_ADDR_WIDTH – 1:0]	عنوان DDR الذي يجب أن تتم الكتابة إليه من قناة الكتابة 7
w7_ack_o	الناتج	—	إقرار محكم بكتابة طلب من البادئ 7
w7_done_o	الناتج	—	كتابة الإكمال إلى البادئ 7
إشارات AXI I/F
قراءة قناة العنوان
arid_o	الناتج	[AXI_ID_WIDTH – 1:0]	قراءة معرف العنوان. تعريف tag لمجموعة إشارات عنوان القراءة.
araddr_o	الناتج	[AXI_ADDR_WIDTH – 1:0]	قراءة العنوان. يوفر العنوان الأولي لمعاملة انفجار القراءة. يتم توفير عنوان بداية الاندفاع فقط.
arlen_o	الناتج	[7:0]	طول الانفجار. يوفر العدد الدقيق لعمليات النقل دفعة واحدة. تحدد هذه المعلومات عدد عمليات نقل البيانات المرتبطة بالعنوان.
arsize_o	الناتج	[2:0]	حجم الاندفاع. حجم كل نقل في الانفجار.
arburst_o	الناتج	[1:0]	نوع الانفجار. إلى جانب معلومات الحجم ، توضح بالتفصيل كيفية حساب العنوان لكل عملية نقل داخل الرشقة. تم التثبيت على 2'b01 à انفجار العنوان المتزايد.
arlock_o	الناتج	[1:0]	نوع القفل. يوفر معلومات إضافية حول الخصائص الذرية للنقل. ثابت على 2'b00 للوصول العادي.

………..واصلت
إشارة اسم	اتجاه	عرض	وصف
arcache_o	الناتج	[3:0]	نوع ذاكرة التخزين المؤقت. يوفر معلومات إضافية حول الخصائص القابلة للتخزين المؤقت للنقل. تم إصلاحه على 4'b0000 وهو غير قابل للتخزين المؤقت وغير قابل للتخزين المؤقت.
arprot_o	الناتج	[2:0]	نوع الحماية. يوفر معلومات وحدة الحماية للمعاملة. ثابت على 3'b000 للوصول العادي والآمن للبيانات.
arvalid_o	الناتج	—	قراءة العنوان صالح. عندما تكون عالية، يكون عنوان القراءة ومعلومات التحكم صالحة ويظل مرتفعًا حتى تصبح إشارة إقرار العنوان عالية بالفعل. 1 = معلومات العنوان والتحكم صالحة 0 = معلومات العنوان والتحكم غير صالحة
بالفعل_o	مدخل	—	قراءة العنوان جاهزة. الهدف جاهز لقبول العنوان وإشارات التحكم المرتبطة به. 1=الهدف جاهز 0 = الهدف غير جاهز
قراءة قناة البيانات
يتخلص	مدخل	[AXI_ID_WIDTH – 1:0]	معرف القراءة tag. بطاقة تعريف tag من مجموعة بيانات القراءة من الإشارات. يتم إنشاء قيمة التخلص بواسطة الهدف ويجب أن تتطابق مع القيمة القاحلة لمعاملة القراءة التي يستجيب لها.
rdata	مدخل	[AXI_DATA_WIDTH – 1:0]	إقرأ البيانات
rresp	مدخل	[1:0]	قراءة الرد. حالة نقل القراءة. الاستجابات المسموح بها هي OKAY، وEXOKAY، وSLVERR، وDECERR.
rlast	مدخل	—	اقرأ أخيرًا. النقل الأخير في انفجار القراءة.
rvalid	مدخل	—	قراءة صالحة. بيانات القراءة المطلوبة متاحة ويمكن إكمال نقل القراءة. 1 = قراءة البيانات المتاحة 0 = قراءة البيانات غير متوفرة
جاهز	الناتج	—	قراءة جاهزة. يمكن للبادئ قبول بيانات القراءة ومعلومات الاستجابة. 1= البادئ جاهز 0 = البادئ غير جاهز
اكتب قناة العنوان
عابد	الناتج	[AXI_ID_WIDTH – 1:0]	اكتب معرف العنوان. تعريف tag لمجموعة عنوان الكتابة من الإشارات.
عوضر	الناتج	[AXI_ADDR_WIDTH – 1:0]	اكتب العنوان. يوفر عنوان النقل الأول في معاملة انفجار الكتابة. وتُستخدم إشارات التحكم المصاحبة لتحديد عناوين عمليات النقل المتبقية في الرشقة.
awlen	الناتج	[7:0]	طول الانفجار. يوفر العدد الدقيق لعمليات النقل دفعة واحدة. تحدد هذه المعلومات عدد عمليات نقل البيانات المرتبطة بالعنوان.
رهيب	الناتج	[2:0]	حجم الاندفاع. حجم كل نقل في الرشقة. تشير ومضات حارات البايت إلى ممرات البايت التي سيتم تحديثها بالضبط.
مذعور	الناتج	[1:0]	نوع الانفجار. إلى جانب معلومات الحجم ، توضح بالتفصيل كيفية حساب العنوان لكل عملية نقل داخل الرشقة. تم التثبيت على 2'b01 à انفجار العنوان المتزايد.

………..واصلت
إشارة اسم	اتجاه	عرض	وصف
awlock	الناتج	[1:0]	نوع القفل. يوفر معلومات إضافية حول الخصائص الذرية للنقل. ثابت على 2'b00 للوصول العادي.
رعب	الناتج	[3:0]	نوع ذاكرة التخزين المؤقت. يشير إلى سمات المعاملة القابلة للتخزين المؤقت والقابلة للتخزين المؤقت والكتابة وإعادة الكتابة وتخصيصها. تم إصلاحه على 4'b0000 وهو غير قابل للتخزين المؤقت وغير قابل للتخزين المؤقت.
خطأ	الناتج	[2:0]	نوع الحماية. يشير إلى مستوى الحماية العادي أو المميز أو الآمن للمعاملة وما إذا كانت المعاملة عبارة عن وصول إلى البيانات أو وصول إلى التعليمات. ثابت على 3'b000 للوصول العادي والآمن للبيانات.
غير صالح	الناتج	—	كتابة عنوان صالح. يشير إلى توفر عنوان الكتابة ومعلومات التحكم الصالحة. 1 = معلومات العنوان والتحكم المتاحة 0 = معلومات العنوان والتحكم غير متوفرة. تظل معلومات العنوان والتحكم مستقرة حتى تصبح إشارة إقرار العنوان عالية.
جاهز	مدخل	—	أكتب العنوان جاهز يشير إلى أن الهدف جاهز لقبول العنوان وإشارات التحكم المرتبطة به. 1=الهدف جاهز 0 = الهدف غير جاهز
كتابة قناة البيانات
com.wdata	الناتج	[AXI_DATA_WIDTH – 1:0]	اكتب البيانات
com.wstrb	الناتج	[AXI_DATA_WIDTH – 8:0]	اكتب الومضات. تشير هذه الإشارة إلى مسارات البايت التي سيتم تحديثها في الذاكرة. يوجد وميض كتابة واحد لكل ثمانية بتات من ناقل بيانات الكتابة.
com.wlast	الناتج	—	اكتب أخيرًا. النقل الأخير في انفجار الكتابة.
wvalid	الناتج	—	اكتب صالحا. تتوفر بيانات الكتابة والومضات الصالحة. 1 = كتابة البيانات والومضات المتاحة 0 = كتابة البيانات والومضات غير متوفرة
جاهز	مدخل	—	اكتب جاهز. يمكن للهدف قبول بيانات الكتابة. 1=الهدف جاهز 0 = الهدف غير جاهز
كتابة قناة الاستجابة
مُنَاقَصَة	مدخل	[AXI_ID_WIDTH – 1:0]	معرف الاستجابة. تحديد tag من الرد على الكتابة. يجب أن تتطابق قيمة العرض مع القيمة العريضة لمعاملة الكتابة التي يستجيب لها الهدف.
com.bresp	مدخل	[1:0]	اكتب الرد. حالة معاملة الكتابة. الاستجابات المسموح بها هي OKAY، وEXOKAY، وSLVERR، وDECERR.
bvalid	مدخل	—	كتابة الرد صالح. تتوفر استجابة كتابة صالحة. 1 = كتابة الرد متاح 0 = كتابة الرد غير متاح
بريدي	الناتج	—	الرد جاهز. يمكن للبادئ قبول معلومات الاستجابة. 1 = البادئ جاهز 0 = البادئ غير جاهز

مخططات التوقيت (اطرح سؤالاً)
يناقش هذا القسم الرسوم البيانية لتوقيت DDR_AXI4_Arbiter. توضح الأشكال التالية اتصال مدخلات طلب القراءة والكتابة، وعنوان ذاكرة البدء، وكتابة المدخلات من البادئ الخارجي، وإقرار القراءة أو الكتابة، ومدخلات إكمال القراءة أو الكتابة المقدمة من الحكم.
الشكل 3-1. مخطط توقيت الإشارات المستخدمة في الكتابة / القراءة من خلال واجهة AXI4

Testbench (اسأل سؤال)
يتم استخدام منصة اختبار موحدة للتحقق من واختبار DDR_AXI4_Arbiter الذي يطلق عليه اسم منصة اختبار المستخدم. يتم توفير Testbench للتحقق من وظائف DDR_AXI4_Arbiter IP. يعمل هذا الاختبار فقط مع قناتين للقراءة وقناتين للكتابة مع تكوين واجهة الناقل.
 محاكاة (اطرح سؤالاً)
تصف الخطوات التالية كيفية محاكاة النواة باستخدام منضدة الاختبار:

1. افتح علامة التبويب Libero® SoC Catalog، وقم بتوسيع Solutions-Video، وانقر نقرًا مزدوجًا فوق DDR_AXI4_Arbiter، ثم انقر فوق OK. يتم إدراج الوثائق المرتبطة بـ IP ضمن الوثائق. هام: إذا لم تتمكن من رؤية علامة التبويب "الكتالوج"، فانتقل إلى View > قائمة Windows وانقر على الكتالوج لجعله مرئيًا.

الشكل 4-1. DDR_AXI4_Arbiter IP Core في كتالوج Libero SoC

تظهر نافذة إنشاء مكون كما هو موضح في ما يلي. انقر فوق موافق. تأكد من أن الاسم هو DDR_AXI4_ARBITER_PF_C0.
الشكل 4-2. إنشاء مكون

قم بتكوين IP لقناتين للقراءة وقناتين للكتابة وحدد Bus Interface كما هو موضح في الشكل التالي وانقر فوق OK (موافق) لإنشاء IP.
الشكل 4-3. إعدادات

في علامة التبويب "التسلسل الهرمي للتحفيز"، حدد منصة الاختبار (DDR_AXI4_ARBITER_PF_tb.v)، وانقر بزر الماوس الأيمن ثم انقر فوق Simulate Pre-Synth Design > Open Interactively.
مهم: إذا كنت لا ترى علامة التبويب Stimulus Hierarchy ، فانتقل إلى View > قائمة Windows وانقر فوق Stimulus Hierarchy لجعلها مرئية.
الشكل 4-4. محاكاة تصميم ما قبل التركيبيفتح ModelSim مع منضدة الاختبار file، كما هو موضح في الشكل التالي.
الشكل 4-5. نافذة محاكاة ModelSim

مهم: إذا تم مقاطعة المحاكاة بسبب حد وقت التشغيل المحدد في .do file، استخدم الأمر run -all لإكمال المحاكاة.
تاريخ المراجعة (اطرح سؤالاً)
يصف سجل المراجعة التغييرات التي تم تنفيذها في المستند. يتم سرد التغييرات حسب المراجعة، بدءًا من الإصدار الأحدث.
الجدول 5-1. سجل المراجعة

المراجعة	تاريخ	وصف
A	04/2023	فيما يلي قائمة بالتغييرات في المراجعة أ للمستند: • ترحيل المستند إلى قالب Microchip. • تم تحديث رقم المستند إلى DS00004976A من 50200950. • أضيفت 4. اختبار مقاعد البدلاء.
2.0	—	فيما يلي قائمة التغييرات في المراجعة 2.0 من المستند: • أضيفت الشكل 1-2. • أضيفت الجدول 2-2. • تحديث أسماء بعض أسماء إشارات الإدخال والإخراج في الجدول 2-2.
1.0	—	الإصدار الأولي.

دعم Microchip FPGA (طرح سؤال)
تدعم مجموعة منتجات Microchip FPGA منتجاتها بخدمات دعم متنوعة ، بما في ذلك خدمة العملاء ، ومركز الدعم الفني للعملاء ، أ webالموقع ومكاتب المبيعات في جميع أنحاء العالم. يُقترح على العملاء زيارة موارد Microchip عبر الإنترنت قبل الاتصال بالدعم لأنه من المحتمل جدًا أن استفساراتهم قد تمت الإجابة عليها بالفعل. اتصل بمركز الدعم الفني من خلال webالموقع على www.microchip.com/support. اذكر رقم جزء جهاز FPGA، وحدد فئة الحالة المناسبة، ثم قم بتحميل التصميم fileأثناء إنشاء حالة الدعم الفني. اتصل بخدمة العملاء للحصول على دعم المنتج غير الفني، مثل تسعير المنتج وترقيات المنتج والمعلومات المحدثة وحالة الطلب والترخيص.

• من أمريكا الشمالية، اتصل على 800.262.1060
• من بقية العالم، اتصل على 650.318.4460
• فاكس من أي مكان في العالم 650.318.8044

معلومات الرقاقة الدقيقة (اطرح سؤالاً)

الرقاقة الدقيقة Webموقع (اسأل سؤال)
توفر Microchip الدعم عبر الإنترنت من خلال webالموقع في www.microchip.com/. هذه webيتم استخدام الموقع لصنع fileتتوفر المعلومات والبيانات بسهولة للعملاء. وتتضمن بعض المحتويات المتاحة ما يلي:

• دعم المنتج – أوراق البيانات والأخطاء المطبعية وملاحظات التطبيق وغيرهاampبرامج le ومصادر التصميم وأدلة المستخدم ووثائق دعم الأجهزة وأحدث إصدارات البرامج والبرامج المؤرشفة
• الدعم الفني العام - الأسئلة المتداولة (FAQs) ، طلبات الدعم الفني ، مجموعات المناقشة عبر الإنترنت ، قائمة أعضاء برنامج شركاء تصميم Microchip
• أعمال الرقائق الدقيقة - محدد المنتج وأدلة الطلب ، أحدث النشرات الصحفية للرقاقة الدقيقة ، قائمة بالندوات والأحداث ، قوائم بمكاتب مبيعات الرقائق الدقيقة والموزعين وممثلي المصانع

خدمة إعلام تغيير المنتج (اطرح سؤالاً)
تساعد خدمة الإخطار بتغيير منتج Microchip على إبقاء العملاء مطلعين على منتجات Microchip. سيتلقى المشتركون إشعارات عبر البريد الإلكتروني عندما تكون هناك تغييرات أو تحديثات أو مراجعات أو أخطاء تتعلق بمجموعة منتجات محددة أو أداة تطوير محل اهتمام. للتسجيل اذهب الى www.microchip.com/pcn واتبع تعليمات التسجيل.
دعم العملاء (اطرح سؤالاً)
يمكن لمستخدمي منتجات Microchip الحصول على المساعدة عبر عدة قنوات:

• الموزع أو الممثل
• مكتب المبيعات المحلي
• مهندس الحلول المضمنة (ESE)
• الدعم الفني

يجب على العملاء الاتصال بالموزع أو الممثل أو ESE للحصول على الدعم. هي مكاتب المبيعات المحلية المتاحة لمساعدة العملاء أيضا. يتم تضمين قائمة بمكاتب المبيعات والمواقع في هذا المستند. يتوفر الدعم الفني من خلال webالموقع في: www.microchip.com/support.
شركة Microchip تبتكر ميزة حماية التعليمات البرمجية (اطرح سؤالاً)
لاحظ التفاصيل التالية لميزة حماية الكود على منتجات Microchip:

• تتوافق منتجات Microchip مع المواصفات الواردة في ورقة بيانات Microchip الخاصة بها.
• تعتقد شركة مايكروشيب أن مجموعة منتجاتها آمنة عند استخدامها بالطريقة المقصودة، وضمن مواصفات التشغيل، وفي ظل الظروف العادية.
• تقدر شركة Microchip حقوق الملكية الفكرية الخاصة بها وتحميها بقوة. إن محاولات انتهاك ميزات حماية التعليمات البرمجية الخاصة بمنتج Microchip محظورة تمامًا وقد تنتهك قانون حقوق النشر DigitalMillennium.
• لا تستطيع شركة Microchip ولا أي شركة أخرى لتصنيع أشباه الموصلات ضمان أمان الكود الخاص بها. لا تعني حماية الكود أننا نضمن أن المنتج "غير قابل للكسر". تتطور حماية الكود باستمرار. تلتزم شركة Microchip بتحسين ميزات حماية الكود الخاصة بمنتجاتنا باستمرار.

إشعار قانوني (اطرح سؤالاً)
لا يجوز استخدام هذا المنشور والمعلومات الواردة هنا إلا مع منتجات Microchip ، بما في ذلك تصميم واختبار ودمج منتجات Microchip مع تطبيقك. استخدام هذه المعلومات بأي طريقة أخرى ينتهك هذه الشروط. يتم توفير المعلومات المتعلقة بتطبيقات الجهاز فقط لراحتك ويمكن أن تحل محلها التحديثات. تقع على عاتقك مسؤولية التأكد من أن التطبيق الخاص بك يلبي المواصفات الخاصة بك. اتصل بمكتب مبيعات Microchip المحلي للحصول على دعم إضافي أو احصل على دعم إضافي على www.microchip.com/en-us/support/design-help/ خدمات دعم العملاء. يتم توفير هذه المعلومات بواسطة MICROCHIP "كما هي". لا تقدم MICROCHIP أي تعهدات أو ضمانات من أي نوع سواء كانت صريحة أو ضمنية، مكتوبة أو شفهية، قانونية أو غير ذلك، فيما يتعلق بالمعلومات بما في ذلك، على سبيل المثال لا الحصر، أي ضمانات ضمنية لعدم الانتهاك وقابلية التسويق والملاءمة لجزء ما الغرض الأولي، أو الضمانات تتعلق بحالتها أو جودتها أو أدائها. لن تتحمل MICROCHIP بأي حال من الأحوال المسؤولية عن أي خسارة أو ضرر أو تكلفة أو نفقات غير مباشرة أو خاصة أو عقابية أو عرضية أو لاحقة من أي نوع كانت فيما يتعلق بالمعلومات أو استخدامها، حتى لو تم إخطار MICROCHIP بذلك الاحتمالية أم الأضرار متوقعة؟ إلى أقصى حد يسمح به القانون، فإن مسؤولية MICROCHIP الإجمالية عن جميع المطالبات بأي شكل من الأشكال المتعلقة بالمعلومات أو استخدامها لن تتجاوز عدد الرسوم، إن وجدت، التي دفعتها مباشرة إلى MICROCHIP مقابل المعلومات. إن استخدام أجهزة Microchip في دعم الحياة و/أو تطبيقات السلامة يقع بالكامل على عاتق المشتري، ويوافق المشتري على الدفاع عن Microchip وتعويضه وحمايته من أي وجميع الأضرار أو المطالبات أو الدعاوى أو النفقات الناتجة عن هذا الاستخدام. لا يتم نقل أي تراخيص، ضمنيًا أو غير ذلك، بموجب أي حقوق ملكية فكرية لـ Microchip ما لم ينص على خلاف ذلك.
العلامات التجارية (اطرح سؤالاً)
اسم وشعار Microchip، شعار Microchip، Adaptec، AVR، شعار AVR، AVR Freaks، BesTime، BitCloud، CryptoMemory، CryptoRF، dsPIC، flexPWR، HELDO، IGLOO، JukeBlox، KeeLoq، Kleer، LANCheck، LinkMD، maxStylus، maXTouch، MediaLB، megaAVR، Microsemi، شعار Microsemi، MOST، MOST logo، MPLAB، OptoLyzer، PIC، picoPower، PICSTART، شعار PIC32، PolarFire، Prochip Designer، QTouch، SAM-BA، SenGenuity، SpyNIC، SST، SST Logo، SuperFlash، Symmetricom وSyncServer وTachyon وTimeSource وtinyAVR وUNI/O وVectron وXMEGA هي علامات تجارية مسجلة لشركة Microchip Technology Incorporated في الولايات المتحدة الأمريكية وبلدان أخرى. AgileSwitch، APT، ClockWorks، شركة حلول التحكم المدمجة، EtherSynch، Flashtec، Hyper Speed ​​Control، HyperLight Load، Libero، motorBench، mTouch، Powermite 3، Precision Edge، ProASIC، ProASIC Plus، شعار ProASIC Plus، Quiet-Wire، SmartFusion، SyncWorld، وTemux، وTimeCesium، وTimeHub، وTimePictra، وTimeProvider، وTrueTime، وZL هي علامات تجارية مسجلة لشركة Microchip Technology Incorporated in USA Adjacent Key Suppression، وAKS، وAnalog-for-the-Digital Age، وAny Capacitor، وAnyIn، وAnyOut، وAugmented Switching. ، BlueSky، BodyCom، Clockstudio، CodeGuard، CryptoAuthentication، CryptoAutomotive، CryptoCompanion، CryptoController، dsPICDEM، dsPICDEM.net، مطابقة المتوسط ​​الديناميكي، DAM، ECAN، Espresso T1S، EtherGREEN، GridTime، IdealBridge، البرمجة التسلسلية داخل الدائرة، ICSP، INICnet، التوازي الذكي، IntelliMOS، الاتصال بين الرقائق، JitterBlocker، المقبض على الشاشة، KoD، maxCrypto، maxView، memBrain ، Mindi ، MiWi ، MPASM ، MPF ، شعار MPLAB المعتمد ، MPLIB ، MPLINK ، MultiTRAK ، NetDetach ، توليد رمز كلي المعرفة ، PICDEM ، PICDEM.net ، PICkit ، PICtail ، PowerSmart ، PureSilicon ، QMatrix ، REAL ICE ، Ripple Blocker ، ، RTG4، SAMICE، Serial Quad I / O، simpleMAP، SimpliPHY، SmartBuffer، SmartHLS، SMART-IS، storClad، SQI، SuperSwitcher، SuperSwitcher II، Switchtec، SynchroPHY، Total Endurance، Trusted Time، TSHARC، USBCheck، VariSense، VectorBlox، VeriPHY ، Viewتعد Span وWiperLock وXpressConnect وZENA علامات تجارية مملوكة لشركة Microchip Technology Incorporated في الولايات المتحدة الأمريكية وبلدان أخرى. SQTP هي علامة خدمة لشركة Microchip Technology Incorporated في الولايات المتحدة الأمريكية. إن شعار Adaptec وFrequency on Demand وSilicon Storage Technology وSymmcom هي علامات تجارية مسجلة لشركة Microchip Technology Inc. في بلدان أخرى. GestIC هي علامة تجارية مسجلة لشركة Microchip Technology Germany II GmbH & Co. KG، وهي شركة تابعة لشركة Microchip Technology Inc.، في بلدان أخرى. جميع العلامات التجارية الأخرى المذكورة هنا هي ملك لشركاتها. © 2023، شركة Microchip Technology Incorporated والشركات التابعة لها. كل الحقوق محفوظة.
رقم الكتاب الدولي: 978-1-6683-2302-1 نظام إدارة الجودة (اطرح سؤالاً) للحصول على معلومات بخصوص أنظمة إدارة الجودة الخاصة بشركة Microchip، يرجى زيارة الموقع www.microchip.com/quality.

المبيعات والخدمات في جميع أنحاء العالم

الأمريكتين	آسيا/المحيط الهادئ	آسيا/المحيط الهادئ	أوروبا
شركة كبرى مكتب 2355 West Chandler Blvd. تشاندلر ، AZ 85224-6199 هاتف: 480-792-7200 الفاكس: 480-792-7277 الدعم الفني: www.microchip.com/support Web عنوان: www.microchip.com أتلانتا دولوث، جورجيا هاتف: 678-957-9614 الفاكس: 678-957-1455 أوستن، تكساس هاتف: 512-257-3370 بوسطن ويستبورو، MA الهاتف: 774-760-0087 الفاكس: 774-760-0088 شيكاغو إيتاسكا، إلينوي هاتف: 630-285-0071 الفاكس: 630-285-0075 دالاس أديسون، تكس هاتف: 972-818-7423 الفاكس: 972-818-2924 ديترويت نوفي، ميشيغان هاتف: 248-848-4000 هيوستن، تكساس هاتف: 281-894-5983 انديانابوليس نوبلسفيل، إن الهاتف: 317-773-8323 الفاكس: 317-773-5453 هاتف: 317-536-2380 لوس أنجلوس ميشن فيجو، كاليفورنيا، الهاتف: 949-462-9523 الفاكس: 949-462-9608 هاتف: 951-273-7800 رالي، كارولاينا الشمالية هاتف: 919-844-7510 نيويورك، نيويورك هاتف: 631-435-6000 سان خوسيه، كاليفورنيا هاتف: 408-735-9110 هاتف: 408-436-4270 كندا – تورنتو هاتف: 905-695-1980 الفاكس: 905-695-2078	أستراليا – سيدني هاتف: 61-2-9868-6733 الصين – بكين هاتف: 86-10-8569-7000 الصين - تشنغدو هاتف: 86-28-8665-5511 الصين – تشونغتشينغ هاتف: 86-23-8980-9588 الصين - دونغقوان هاتف: 86-769-8702-9880 الصين – قوانغتشو هاتف: 86-20-8755-8029 الصين - هانغتشو هاتف: 86-571-8792-8115 الصين - منطقة هونغ كونغ الإدارية الخاصة هاتف: 852-2943-5100 الصين - نانجينغ هاتف: 86-25-8473-2460 الصين - تشينغداو هاتف: 86-532-8502-7355 الصين – شنغهاي هاتف: 86-21-3326-8000 الصين - شنيانغ هاتف: 86-24-2334-2829 الصين - شنتشن هاتف: 86-755-8864-2200 الصين - سوتشو هاتف: 86-186-6233-1526 الصين - ووهان هاتف: 86-27-5980-5300 الصين - زيان هاتف: 86-29-8833-7252 الصين - شيامن هاتف: 86-592-2388138 الصين - تشوهاى هاتف: 86-756-3210040	الهند – بنغالور هاتف: 91-80-3090-4444 الهند - نيودلهي هاتف: 91-11-4160-8631 الهند - بيون هاتف: 91-20-4121-0141 اليابان – أوساكا هاتف: 81-6-6152-7160 اليابان – طوكيو هاتف: 81-3-6880- 3770 كوريا - دايجو هاتف: 82-53-744-4301 كوريا - سيول هاتف: 82-2-554-7200 ماليزيا - كوالالمبور هاتف: 60-3-7651-7906 ماليزيا - بينانج هاتف: 60-4-227-8870 الفلبين – مانيلا هاتف: 63-2-634-9065 سنغافورة هاتف: 65-6334-8870 تايوان - هسين تشو هاتف: 886-3-577-8366 تايوان - كاوشيونغ هاتف: 886-7-213-7830 تايوان – تايبيه هاتف: 886-2-2508-8600 تايلاند – بانكوك هاتف: 66-2-694-1351 فيتنام - هوشي منه هاتف: 84-28-5448-2100	النمسا - ويلز هاتف: 43-7242-2244-39 الفاكس: 43-7242-2244-393 الدنمارك – كوبنهاجن هاتف: 45-4485-5910 الفاكس: 45-4485-2829 فنلندا - إسبو هاتف: 358-9-4520-820 فرنسا – باريس Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 ألمانيا – جارشينج هاتف: 49-8931-9700 ألمانيا - هان هاتف: 49-2129-3766400 ألمانيا – هايلبرون هاتف: 49-7131-72400 ألمانيا - كارلسروه هاتف: 49-721-625370 ألمانيا – ميونخ Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 ألمانيا – روزنهايم هاتف: 49-8031-354-560 إسرائيل – رعنانا هاتف: 972-9-744-7705 ايطاليا - ميلان هاتف: 39-0331-742611 الفاكس: 39-0331-466781 إيطاليا - بادوفا هاتف: 39-049-7625286 هولندا - Drunen هاتف: 31-416-690399 الفاكس: 31-416-690340 النرويج - تروندهايم هاتف: 47-72884388 بولندا – وارسو هاتف: 48-22-3325737 رومانيا – بوخارست Tel: 40-21-407-87-50 اسبانيا - مدريد Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 السويد - جوتنبرج Tel: 46-31-704-60-40 السويد – ستوكهولم هاتف: 46-8-5090-4654 المملكة المتحدة - ووكينغهام هاتف: 44-118-921-5800 الفاكس: 44-118-921-5820

© 2023 Microchip Technology Inc. والشركات التابعة لها

المستندات / الموارد

رقاقة DDR AXI4 حكم [بي دي اف] دليل المستخدم حكم DDR AXI4، حكم DDR AXI4

مراجع

• دليل المستخدم