راهنمای کاربر MICROCHIP DDR AXI4 Arbiter

مطالب پنهان کردن

1 MICROCHIP DDR AXI4 Arbiter

2 توضیحات عملکردی

3 پارامترهای DDR_AXI4_Arbiter و سیگنال‌های رابط

4 نیمکت آزمون

5 دستورالعمل استفاده از محصول

6 مقدمه (سؤال بپرسید)

7 ویژگی ها (سؤال بپرسید)

8 اطلاعات ریزتراشه (سؤال بپرسید)

9 فروش و خدمات در سراسر جهان

10 اسناد / منابع

10.1 مراجع

11 پست های مرتبط

MICROCHIP DDR AXI4 Arbiter

مقدمه: استاندارد پروتکل AXI4-Stream از اصطلاح Master و Slave استفاده می کند. اصطلاحات معادل ریزتراشه مورد استفاده در این سند به ترتیب Initiator و Target هستند.
خلاصه: جدول زیر خلاصه ای از ویژگی های DDR AXI4 Arbiter را ارائه می دهد.

مشخصه	ارزش
نسخه اصلی	DDR AXI4 Arbiter نسخه 2.2
خانواده دستگاه های پشتیبانی شده	–
پشتیبانی از مجوز جریان ابزار	–

ویژگی ها: DDR AXI4 Arbiter دارای ویژگی های کلیدی زیر است:

هسته IP باید در کاتالوگ IP نرم افزار Libero SoC نصب شود.
هسته در ابزار SmartDesign برای گنجاندن در لیست پروژه Libero پیکربندی، تولید و نمونه سازی شده است.

استفاده و عملکرد دستگاه:

جزئیات دستگاه	خانواده	دستگاه	منابع	عملکرد (MHz)
LUTs DFF RAMs LSRAM SRAM ریاضی بلوک های تراشه جهانی	PolarFire	MPF300T-1	5411 4202	266

توضیحات عملکردی

توضیحات عملکردی: این بخش جزئیات پیاده سازی DDR_AXI4_Arbiter را شرح می دهد. شکل زیر نمودار پین‌آوت سطح بالای DDR AXI4 Arbiter را نشان می‌دهد.

پارامترهای DDR_AXI4_Arbiter و سیگنال‌های رابط

تنظیمات پیکربندی:
تنظیمات پیکربندی برای DDR_AXI4_Arbiter در این سند مشخص نشده است.

سیگنال های ورودی و خروجی:
سیگنال های ورودی و خروجی برای DDR_AXI4_Arbiter در این سند مشخص نشده است.

نمودارهای زمان بندی
نمودارهای زمان بندی برای DDR_AXI4_Arbiter در این سند مشخص نشده است.

نیمکت آزمون

شبیه سازی:
جزئیات شبیه سازی برای DDR_AXI4_Arbiter در این سند مشخص نشده است.
تاریخچه تجدید نظر
تاریخچه ویرایش برای DDR_AXI4_Arbiter در این سند مشخص نشده است.
پشتیبانی از ریزتراشه FPGA
اطلاعات پشتیبانی ریزتراشه FPGA برای DDR_AXI4_Arbiter در این سند مشخص نشده است.

دستورالعمل استفاده از محصول

DDR AXI4 Arbiter v2.2 را در کاتالوگ IP نرم افزار Libero SoC نصب کنید.
پیکربندی، تولید و نمونه سازی هسته در ابزار SmartDesign برای گنجاندن در لیست پروژه Libero.

مقدمه (سؤال بپرسید)

حافظه ها بخشی جدایی ناپذیر از هر برنامه ویدیویی و گرافیکی معمولی هستند. هنگامی که حافظه محلی FPGA برای نگه داشتن کل فریم کافی نیست، از آنها برای بافر کردن کل فریم های ویدئویی استفاده می شود. هنگامی که چندین خواندن و نوشتن از فریم های ویدیو در DDR وجود دارد، یک داور باید بین درخواست های متعدد داوری کند. DDR AXI4 Arbiter IP 8 کانال نوشتن برای نوشتن بافرهای فریم در حافظه خارجی DDR و 8 کانال خواندن برای خواندن فریم ها از حافظه خارجی ارائه می دهد. داوری بر اساس اولویت اول، اولین خدمت است. اگر دو درخواست به طور همزمان انجام شود، کانالی که شماره کانال کمتری دارد در اولویت قرار می گیرد. آربیتر از طریق رابط AXI4 به IP کنترلر DDR متصل می شود. DDR AXI4 Arbiter یک رابط AXI4 Initiator برای کنترلرهای روی تراشه DDR فراهم می کند. داور تا هشت کانال نوشتن و هشت کانال خواندن را پشتیبانی می کند. این بلوک بین هشت کانال خوانده شده داوری می کند تا دسترسی به کانال خواندن AXI را به روشی که اول می آید، ارائه می دهد. این بلوک بین هشت کانال نوشتن داوری می کند تا دسترسی به کانال نوشتن AXI را به روشی که اول می آید، ارائه می دهد. هر هشت کانال خواندن و نوشتن دارای اولویت یکسانی هستند. رابط AXI4 Initiator IP Arbiter را می توان برای پهنای داده های مختلف از 64 بیت تا 512 بیت پیکربندی کرد.
مهم: استاندارد پروتکل AXI4-Stream از اصطلاحات "Master" و "Slave" استفاده می کند. اصطلاحات معادل ریزتراشه مورد استفاده در این سند به ترتیب Initiator و Target هستند.
خلاصه (سوال بپرسید)
جدول زیر خلاصه ای از ویژگی های DDR AXI4 Arbiter را ارائه می دهد.

جدول 1. ویژگی های داور DDR AXI4

این سند برای DDR AXI4 Arbiter v2.2 اعمال می شود.

PolarFire® SoC

PolarFire
RTG4™

IGLOO® 2
SmartFusion® 2

به نسخه‌های Libero® SoC نسخه 12.3 یا نسخه‌های جدیدتر نیاز دارد. IP را می توان در حالت RTL بدون مجوز استفاده کرد. برای اطلاعات بیشتر، DDR_AXI4_Arbiter را ببینید.

ویژگی ها (سؤال بپرسید)

DDR AXI4 Arbiter دارای ویژگی های کلیدی زیر است:

هشت کانال نوشتن
هشت کانال خواندنی

رابط AXI4 به کنترلر DDR
عرض AXI4 قابل تنظیم: 64، 128، 256 و 512 بیت

عرض آدرس قابل تنظیم: 32 تا 64 بیت

پیاده سازی IP Core در مجموعه طراحی Libero® (یک سوال بپرسید)
هسته IP باید در کاتالوگ IP نرم افزار Libero SoC نصب شود. این به طور خودکار از طریق عملکرد به روز رسانی کاتالوگ IP در نرم افزار Libero SoC نصب می شود یا هسته IP به صورت دستی از کاتالوگ دانلود می شود. هنگامی که هسته IP در کاتالوگ IP نرم افزار Libero SoC نصب شد، هسته پیکربندی، تولید و در ابزار SmartDesign برای گنجاندن در لیست پروژه Libero نمونه سازی می شود.
استفاده و عملکرد دستگاه (سؤال بپرسید)
جدول زیر کاربرد دستگاه مورد استفاده برای DDR_AXI4_Arbiter را فهرست می کند.
جدول 2. DDR_AXI4_Arbiter Utilization

دستگاه جزئیات		منابع		عملکرد (MHz)	رم ها		بلوک های ریاضی	تراشه جهانی ها
خانواده	دستگاه	LUTs	DFF	عملکرد (MHz)	LSRAM	μSRAM	بلوک های ریاضی	تراشه جهانی ها
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

مهم:

داده های جدول قبل با استفاده از ترکیب معمولی و تنظیمات چیدمان گرفته شده است. IP برای هشت کانال نوشتن، هشت کانال خواندن، عرض آدرس 32 بیت و عرض داده پیکربندی 512 بیت پیکربندی شده است.

هنگام اجرای تجزیه و تحلیل زمان بندی برای دستیابی به اعداد عملکرد، ساعت به 200 مگاهرتز محدود می شود.

توضیحات عملکردی (سؤال بپرسید)
این بخش جزئیات پیاده سازی DDR_AXI4_Arbiter را شرح می دهد. شکل زیر نمودار پین‌آوت سطح بالای DDR AXI4 Arbiter را نشان می‌دهد. شکل 1-1. نمودار بلوک پین-اوت سطح بالا برای رابط داور بومی

شکل زیر بلوک دیاگرام سطح سیستم DDR_AXI4_Arbiter را در حالت رابط Bus نشان می دهد. شکل 1-2. نمودار بلوک سطح سیستم از DDR_AXI4_Arbiter

تراکنش خواندن با تنظیم سیگنال ورودی r(x)_req_i در یک کانال خواندنی خاص آغاز می شود. داور زمانی که آماده ارائه درخواست خواندن باشد، با تایید پاسخ می دهد. سپس آن را sampآدرس AXI شروع را می‌گیرد و اندازه انفجاری را که از آغازگر خارجی وارد می‌شود، می‌خواند. کانال ورودی ها را پردازش می کند و تراکنش های AXI مورد نیاز را برای خواندن داده ها از حافظه DDR تولید می کند. خروجی داده های خوانده شده از داور برای همه کانال های خوانده شده مشترک است. در طول خواندن داده ها، داده های خوانده شده معتبر کانال مربوطه بالا می رود. هنگامی که تمام بایت های درخواستی ارسال می شوند، پایان تراکنش خوانده شده با یک سیگنال Read-Done نشان داده می شود. مشابه تراکنش خواندن، تراکنش نوشتن با تنظیم سیگنال ورودی w(x)_req_i در بالا راه اندازی می شود. همراه با سیگنال درخواست، آدرس شروع نوشتن و طول انفجار باید در طول درخواست ارائه شود. هنگامی که داور برای ارائه درخواست کتبی در دسترس است، با ارسال یک سیگنال تصدیق در کانال مربوطه پاسخ می دهد. سپس کاربر باید داده های نوشتن را به همراه سیگنال معتبر داده در کانال ارائه دهد. تعداد ساعت‌های پریود معتبر داده باید با طول انفجار مطابقت داشته باشد. داور عملیات نوشتن را کامل می کند و سیگنال نوشتن انجام شده را بالا تنظیم می کند که نشان دهنده تکمیل تراکنش نوشتن است.
پارامترهای DDR_AXI4_Arbiter و سیگنال‌های رابط (یک سوال بپرسید)
این بخش پارامترهای موجود در پیکربندی کننده رابط کاربری گرافیکی DDR_AXI4_Arbiter و سیگنال های I/O را مورد بحث قرار می دهد.
2.1 تنظیمات پیکربندی (سؤال بپرسید)
جدول زیر شرح پارامترهای پیکربندی مورد استفاده در پیاده سازی سخت افزاری DDR_AXI4_Arbiter را فهرست می کند. اینها پارامترهای عمومی هستند و می توانند بر اساس نیاز برنامه تغییر کنند.

جدول 2-1. پارامتر پیکربندی

سیگنال نام	توضیحات
عرض شناسه AXI	عرض AXI ID را تعریف می کند.
پهنای داده AXI	عرض داده AXI را تعریف می کند.
عرض آدرس AXI	عرض آدرس AXI را تعریف می کند
تعداد کانال های خوانده شده	گزینه هایی برای انتخاب تعداد کانال های نوشتن مورد نیاز از منوی کشویی از یک کانال تا هشت کانال نوشتن.
تعداد کانال های نوشتن	گزینه‌هایی برای انتخاب تعداد کانال‌های خواندنی مورد نیاز از منوی کشویی از یک کانال تا هشت کانال خواندنی.
AXI4_SELECTION	گزینه هایی برای انتخاب بین AXI4_MASTER و AXI4_MIRRORED_SLAVE.
رابط داور	گزینه ای برای انتخاب رابط اتوبوس.

سیگنال های ورودی و خروجی (سؤال بپرسید)
جدول زیر پورت های ورودی و خروجی رابط DDR AXI4 Arbiter for Bus را فهرست می کند.
جدول 2-2. پورت های ورودی و خروجی برای رابط باس Arbiter

سیگنال نام	جهت	عرض	توضیحات
reset_i	ورودی	—	سیگنال تنظیم مجدد ناهمزمان کم فعال به طراحی
sys_ckl_i	ورودی	—	ساعت سیستم
ddr_ctrl_ready_i	ورودی	—	سیگنال ورودی آماده را از کنترلر DDR دریافت می کند
ARVALID_I_0	ورودی	—	درخواست خواندن از کانال خواندن 0
ARSIZE_I_0	ورودی	8 بیت	خواندن اندازه انفجاری از کانال خواندن 0
ARADDR_I_0	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
ARREADY_O_0	خروجی	—	تایید داور برای خواندن درخواست از کانال خوانده شده 0
RVALID_O_0	خروجی	—	خواندن داده های معتبر از کانال خواندن 0
RDATA_O_0	خروجی	[AXI_DATA_WIDTH-1 : 0]	خواندن داده ها از کانال خواندن 0
RLAST_O_0	خروجی	—	خواندن سیگنال انتهای فریم از کانال خواندن 0
BUSER_O_r0	خروجی	—	خواندن تکمیل برای خواندن کانال 0
ARVALID_I_1	ورودی	—	درخواست خواندن از کانال خواندن 1
ARSIZE_I_1	ورودی	8 بیت	خواندن سایز پشت سر هم از کانال خواندن 1
ARADDR_I_1	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
ARREADY_O_1	خروجی	—	تایید داور برای خواندن درخواست از کانال خوانده شده 1
RVALID_O_1	خروجی	—	خواندن داده های معتبر از کانال خواندن 1
RDATA_O_1	خروجی	[AXI_DATA_WIDTH-1 : 0]	خواندن داده ها از کانال خواندن 1
RLAST_O_1	خروجی	—	خواندن سیگنال انتهای فریم از کانال خواندن 1
BUSER_O_r1	خروجی	—	خواندن تکمیل برای خواندن کانال 1
ARVALID_I_2	ورودی	—	درخواست خواندن از کانال خواندن 2

………..ادامه دارد
سیگنال نام	جهت	عرض	توضیحات
ARSIZE_I_2	ورودی	8 بیت	خواندن سایز پشت سر هم از کانال خواندن 2
ARADDR_I_2	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
ARREADY_O_2	خروجی	—	تایید داور برای خواندن درخواست از کانال خوانده شده 2
RVALID_O_2	خروجی	—	خواندن داده های معتبر از کانال خواندن 2
RDATA_O_2	خروجی	[AXI_DATA_WIDTH-1 : 0]	خواندن داده ها از کانال خواندن 2
RLAST_O_2	خروجی	—	خواندن سیگنال انتهای فریم از کانال خواندن 2
BUSER_O_r2	خروجی	—	خواندن تکمیل برای خواندن کانال 2
ARVALID_I_3	ورودی	—	درخواست خواندن از کانال خواندن 3
ARSIZE_I_3	ورودی	8 بیت	خواندن سایز پشت سر هم از کانال خواندن 3
ARADDR_I_3	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
ARREADY_O_3	خروجی	—	تایید داور برای خواندن درخواست از کانال خوانده شده 3
RVALID_O_3	خروجی	—	خواندن داده های معتبر از کانال خواندن 3
RDATA_O_3	خروجی	[AXI_DATA_WIDTH-1 : 0]	خواندن داده ها از کانال خواندن 3
RLAST_O_3	خروجی	—	خواندن سیگنال انتهای فریم از کانال خواندن 3
BUSER_O_r3	خروجی	—	خواندن تکمیل برای خواندن کانال 3
ARVALID_I_4	ورودی	—	درخواست خواندن از کانال خواندن 4
ARSIZE_I_4	ورودی	8 بیت	خواندن سایز پشت سر هم از کانال خواندن 4
ARADDR_I_4	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
ARREADY_O_4	خروجی	—	تایید داور برای خواندن درخواست از کانال خوانده شده 4
RVALID_O_4	خروجی	—	خواندن داده های معتبر از کانال خواندن 4
RDATA_O_4	خروجی	[AXI_DATA_WIDTH-1 : 0]	خواندن داده ها از کانال خواندن 4
RLAST_O_4	خروجی	—	خواندن سیگنال انتهای فریم از کانال خواندن 4
BUSER_O_r4	خروجی	—	خواندن تکمیل برای خواندن کانال 4
ARVALID_I_5	ورودی	—	درخواست خواندن از کانال خواندن 5
ARSIZE_I_5	ورودی	8 بیت	خواندن سایز پشت سر هم از کانال خواندن 5
ARADDR_I_5	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
ARREADY_O_5	خروجی	—	تایید داور برای خواندن درخواست از کانال خوانده شده 5
RVALID_O_5	خروجی	—	خواندن داده های معتبر از کانال خواندن 5
RDATA_O_5	خروجی	[AXI_DATA_WIDTH-1 : 0]	خواندن داده ها از کانال خواندن 5
RLAST_O_5	خروجی	—	خواندن سیگنال انتهای فریم از کانال خواندن 5
BUSER_O_r5	خروجی	—	خواندن تکمیل برای خواندن کانال 5
ARVALID_I_6	ورودی	—	درخواست خواندن از کانال خواندن 6
ARSIZE_I_6	ورودی	8 بیت	خواندن سایز پشت سر هم از کانال خواندن 6
ARADDR_I_6	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
ARREADY_O_6	خروجی	—	تایید داور برای خواندن درخواست از کانال خوانده شده 6
RVALID_O_6	خروجی	—	خواندن داده های معتبر از کانال خواندن 6
RDATA_O_6	خروجی	[AXI_DATA_WIDTH-1 : 0]	خواندن داده ها از کانال خواندن 6
RLAST_O_6	خروجی	—	خواندن سیگنال انتهای فریم از کانال خواندن 6

………..ادامه دارد
سیگنال نام	جهت	عرض	توضیحات
BUSER_O_r6	خروجی	—	خواندن تکمیل برای خواندن کانال 6
ARVALID_I_7	ورودی	—	درخواست خواندن از کانال خواندن 7
ARSIZE_I_7	ورودی	8 بیت	خواندن سایز پشت سر هم از کانال خواندن 7
ARADDR_I_7	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
ARREADY_O_7	خروجی	—	تایید داور برای خواندن درخواست از کانال خوانده شده 7
RVALID_O_7	خروجی	—	خواندن داده های معتبر از کانال خواندن 7
RDATA_O_7	خروجی	[AXI_DATA_WIDTH-1 : 0]	خواندن داده ها از کانال خواندن 7
RLAST_O_7	خروجی	—	خواندن سیگنال انتهای فریم از کانال خواندن 7
BUSER_O_r7	خروجی	—	خواندن تکمیل برای خواندن کانال 7
AWSIZE_I_0	ورودی	8 بیت	برای نوشتن کانال 0 اندازه انفجار را بنویسید
WDATA_I_0	ورودی	[AXI_DATA_WIDTH-1:0]	ورودی داده های ویدئویی برای نوشتن کانال 0
WVALID_I_0	ورودی	—	داده های معتبر برای نوشتن کانال 0 بنویسید
AWVALID_I_0	ورودی	—	درخواست نوشتن از کانال 0 نوشتن
AWADDR_I_0	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 0 روی آن نوشته شود
AWREADY_O_0	خروجی	—	تایید داور برای نوشتن درخواست از کانال 0 نوشتن
BUSER_O_0	خروجی	—	برای نوشتن کانال 0 تکمیل را بنویسید
AWSIZE_I_1	ورودی	8 بیت	برای نوشتن کانال 1 اندازه انفجار را بنویسید
WDATA_I_1	ورودی	[AXI_DATA_WIDTH-1:0]	ورودی داده های ویدئویی برای نوشتن کانال 1
WVALID_I_1	ورودی	—	داده های معتبر برای نوشتن کانال 1 بنویسید
AWVALID_I_1	ورودی	—	درخواست نوشتن از کانال 1 نوشتن
AWADDR_I_1	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 1 روی آن نوشته شود
AWREADY_O_1	خروجی	—	تایید داور برای نوشتن درخواست از کانال 1 نوشتن
BUSER_O_1	خروجی	—	برای نوشتن کانال 1 تکمیل را بنویسید
AWSIZE_I_2	ورودی	8 بیت	برای نوشتن کانال 2 اندازه انفجار را بنویسید
WDATA_I_2	ورودی	[AXI_DATA_WIDTH-1:0]	ورودی داده های ویدئویی برای نوشتن کانال 2
WVALID_I_2	ورودی	—	داده های معتبر برای نوشتن کانال 2 بنویسید
AWVALID_I_2	ورودی	—	درخواست نوشتن از کانال 2 نوشتن
AWADDR_I_2	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 2 روی آن نوشته شود
AWREADY_O_2	خروجی	—	تایید داور برای نوشتن درخواست از کانال 2 نوشتن
BUSER_O_2	خروجی	—	برای نوشتن کانال 2 تکمیل را بنویسید
AWSIZE_I_3	ورودی	8 بیت	برای نوشتن کانال 3 اندازه انفجار را بنویسید
WDATA_I_3	ورودی	[AXI_DATA_WIDTH-1:0]	ورودی داده های ویدئویی برای نوشتن کانال 3
WVALID_I_3	ورودی	—	داده های معتبر برای نوشتن کانال 3 بنویسید
AWVALID_I_3	ورودی	—	درخواست نوشتن از کانال 3 نوشتن
AWADDR_I_3	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 3 روی آن نوشته شود
AWREADY_O_3	خروجی	—	تایید داور برای نوشتن درخواست از کانال 3 نوشتن
BUSER_O_3	خروجی	—	برای نوشتن کانال 3 تکمیل را بنویسید
AWSIZE_I_4	ورودی	8 بیت	برای نوشتن کانال 4 اندازه انفجار را بنویسید

………..ادامه دارد
سیگنال نام	جهت	عرض	توضیحات
WDATA_I_4	ورودی	[AXI_DATA_WIDTH-1:0]	ورودی داده های ویدئویی برای نوشتن کانال 4
WVALID_I_4	ورودی	—	داده های معتبر برای نوشتن کانال 4 بنویسید
AWVALID_I_4	ورودی	—	درخواست نوشتن از کانال 4 نوشتن
AWADDR_I_4	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 4 روی آن نوشته شود
AWREADY_O_4	خروجی	—	تایید داور برای نوشتن درخواست از کانال 4 نوشتن
BUSER_O_4	خروجی	—	برای نوشتن کانال 4 تکمیل را بنویسید
AWSIZE_I_5	ورودی	8 بیت	برای نوشتن کانال 5 اندازه انفجار را بنویسید
WDATA_I_5	ورودی	[AXI_DATA_WIDTH-1:0]	ورودی داده های ویدئویی برای نوشتن کانال 5
WVALID_I_5	ورودی	—	داده های معتبر برای نوشتن کانال 5 بنویسید
AWVALID_I_5	ورودی	—	درخواست نوشتن از کانال 5 نوشتن
AWADDR_I_5	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 5 روی آن نوشته شود
AWREADY_O_5	خروجی	—	تایید داور برای نوشتن درخواست از کانال 5 نوشتن
BUSER_O_5	خروجی	—	برای نوشتن کانال 5 تکمیل را بنویسید
AWSIZE_I_6	ورودی	8 بیت	برای نوشتن کانال 6 اندازه انفجار را بنویسید
WDATA_I_6	ورودی	[AXI_DATA_WIDTH-1:0]	ورودی داده های ویدئویی برای نوشتن کانال 6
WVALID_I_6	ورودی	—	داده های معتبر برای نوشتن کانال 6 بنویسید
AWVALID_I_6	ورودی	—	درخواست نوشتن از کانال 6 نوشتن
AWADDR_I_6	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 6 روی آن نوشته شود
AWREADY_O_6	خروجی	—	تایید داور برای نوشتن درخواست از کانال 6 نوشتن
BUSER_O_6	خروجی	—	برای نوشتن کانال 6 تکمیل را بنویسید
AWSIZE_I_7	ورودی	8 بیت	اندازه انفجار را از کانال نوشتن 7 بنویسید
WDATA_I_7	ورودی	[AXI_DATA_WIDTH-1:0]	ورودی داده های ویدئویی برای نوشتن کانال 7
WVALID_I_7	ورودی	—	داده های معتبر برای نوشتن کانال 7 بنویسید
AWVALID_I_7	ورودی	—	درخواستی از رایت کانال 7 بنویسید
AWADDR_I_7	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن ۷ روی آن نوشته شود
AWREADY_O_7	خروجی	—	تایید داور برای نوشتن درخواست از کانال 7 نوشتن
BUSER_O_7	خروجی	—	برای نوشتن کانال 7 تکمیل را بنویسید

جدول زیر پورت های ورودی و خروجی DDR AXI4 Arbiter را برای رابط اصلی فهرست می کند.
جدول 2-3. پورت های ورودی و خروجی برای رابط داور بومی

سیگنال نام	جهت	عرض	توضیحات
reset_i	ورودی	—	سیگنال بازنشانی ناهمزمان کم فعال به طراحی
sys_clk_i	ورودی	—	ساعت سیستم
ddr_ctrl_ready_i	ورودی	—	سیگنال ورودی آماده را از کنترلر DDR دریافت می کند
r0_req_i	ورودی	—	خواندن درخواست از آغازگر 0
r0_burst_size_i	ورودی	8 بیت	اندازه انفجار را بخوانید
r0_rstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
r0_ack_o	خروجی	—	تصدیق داور برای خواندن درخواست از آغازگر 0

………..ادامه دارد
سیگنال نام	جهت	عرض	توضیحات
r0_data_valid_o	خروجی	—	خواندن داده های معتبر از کانال خواندن 0
r0_done_o	خروجی	—	تکمیل را برای آغازگر 0 بخوانید
r1_req_i	ورودی	—	خواندن درخواست از آغازگر 1
r1_burst_size_i	ورودی	8 بیت	اندازه انفجار را بخوانید
r1_rstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
r1_ack_o	خروجی	—	تصدیق داور برای خواندن درخواست از آغازگر 1
r1_data_valid_o	خروجی	—	خواندن داده های معتبر از کانال خواندن 1
r1_done_o	خروجی	—	تکمیل را برای آغازگر 1 بخوانید
r2_req_i	ورودی	—	خواندن درخواست از آغازگر 2
r2_burst_size_i	ورودی	8 بیت	اندازه انفجار را بخوانید
r2_rstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
r2_ack_o	خروجی	—	تصدیق داور برای خواندن درخواست از آغازگر 2
r2_data_valid_o	خروجی	—	خواندن داده های معتبر از کانال خواندن 2
r2_done_o	خروجی	—	تکمیل را برای آغازگر 2 بخوانید
r3_req_i	ورودی	—	خواندن درخواست از آغازگر 3
r3_burst_size_i	ورودی	8 بیت	اندازه انفجار را بخوانید
r3_rstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
r3_ack_o	خروجی	—	تصدیق داور برای خواندن درخواست از آغازگر 3
r3_data_valid_o	خروجی	—	خواندن داده های معتبر از کانال خواندن 3
r3_done_o	خروجی	—	تکمیل را برای آغازگر 3 بخوانید
r4_req_i	ورودی	—	خواندن درخواست از آغازگر 4
r4_burst_size_i	ورودی	8 بیت	اندازه انفجار را بخوانید
r4_rstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
r4_ack_o	خروجی	—	تصدیق داور برای خواندن درخواست از آغازگر 4
r4_data_valid_o	خروجی	—	خواندن داده های معتبر از کانال خواندن 4
r4_done_o	خروجی	—	تکمیل را برای آغازگر 4 بخوانید
r5_req_i	ورودی	—	خواندن درخواست از آغازگر 5
r5_burst_size_i	ورودی	8 بیت	اندازه انفجار را بخوانید
r5_rstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
r5_ack_o	خروجی	—	تصدیق داور برای خواندن درخواست از آغازگر 5
r5_data_valid_o	خروجی	—	خواندن داده های معتبر از کانال خواندن 5
r5_done_o	خروجی	—	تکمیل را برای آغازگر 5 بخوانید
r6_req_i	ورودی	—	خواندن درخواست از آغازگر 6
r6_burst_size_i	ورودی	8 بیت	اندازه انفجار را بخوانید
r6_rstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
r6_ack_o	خروجی	—	تصدیق داور برای خواندن درخواست از آغازگر 6
r6_data_valid_o	خروجی	—	خواندن داده های معتبر از کانال خواندن 6
r6_done_o	خروجی	—	تکمیل را برای آغازگر 6 بخوانید
r7_req_i	ورودی	—	خواندن درخواست از آغازگر 7
r7_burst_size_i	ورودی	8 بیت	اندازه انفجار را بخوانید

………..ادامه دارد
سیگنال نام	جهت	عرض	توضیحات
r7_rstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR از جایی که خواندن باید برای کانال خواندن ۱ شروع شود
r7_ack_o	خروجی	—	تصدیق داور برای خواندن درخواست از آغازگر 7
r7_data_valid_o	خروجی	—	خواندن داده های معتبر از کانال خواندن 7
r7_done_o	خروجی	—	تکمیل را برای آغازگر 7 بخوانید
rdata_o	خروجی	[AXI_DATA_WIDTH – 1:0]	خروجی داده های ویدئویی از کانال خوانده شده
w0_burst_size_i	ورودی	8 بیت	اندازه انفجار را بنویسید
w0_data_i	ورودی	[AXI_DATA_WIDTH – 1:0]	ورودی داده ویدیویی برای نوشتن کانال 0
w0_data_valid_i	ورودی	—	داده های معتبر برای نوشتن کانال 0 بنویسید
w0_req_i	ورودی	—	درخواست از آغازگر 0 بنویسید
w0_wstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 0 روی آن نوشته شود
w0_ack_o	خروجی	—	تایید داور برای نوشتن درخواست از آغازگر 0
w0_done_o	خروجی	—	تکمیل را در آغازگر 0 بنویسید
w1_burst_size_i	ورودی	8 بیت	اندازه انفجار را بنویسید
w1_data_i	ورودی	[AXI_DATA_WIDTH – 1:0]	ورودی داده ویدیویی برای نوشتن کانال 1
w1_data_valid_i	ورودی	—	داده های معتبر برای نوشتن کانال 1 بنویسید
w1_req_i	ورودی	—	درخواست از آغازگر 1 بنویسید
w1_wstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 1 روی آن نوشته شود
w1_ack_o	خروجی	—	تایید داور برای نوشتن درخواست از آغازگر 1
w1_done_o	خروجی	—	تکمیل را در آغازگر 1 بنویسید
w2_burst_size_i	ورودی	8 بیت	اندازه انفجار را بنویسید
w2_data_i	ورودی	[AXI_DATA_WIDTH – 1:0]	ورودی داده ویدیویی برای نوشتن کانال 2
w2_data_valid_i	ورودی	—	داده های معتبر برای نوشتن کانال 2 بنویسید
w2_req_i	ورودی	—	درخواست از آغازگر 2 بنویسید
w2_wstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 2 روی آن نوشته شود
w2_ack_o	خروجی	—	تایید داور برای نوشتن درخواست از آغازگر 2
w2_done_o	خروجی	—	تکمیل را در آغازگر 2 بنویسید
w3_burst_size_i	ورودی	8 بیت	اندازه انفجار را بنویسید
w3_data_i	ورودی	[AXI_DATA_WIDTH – 1:0]	ورودی داده ویدیویی برای نوشتن کانال 3
w3_data_valid_i	ورودی	—	داده های معتبر برای نوشتن کانال 3 بنویسید
w3_req_i	ورودی	—	درخواست از آغازگر 3 بنویسید
w3_wstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 3 روی آن نوشته شود
w3_ack_o	خروجی	—	تایید داور برای نوشتن درخواست از آغازگر 3
w3_done_o	خروجی	—	تکمیل را در آغازگر 3 بنویسید
w4_burst_size_i	ورودی	8 بیت	اندازه انفجار را بنویسید
w4_data_i	ورودی	[AXI_DATA_WIDTH – 1:0]	ورودی داده ویدیویی برای نوشتن کانال 4
w4_data_valid_i	ورودی	—	داده های معتبر برای نوشتن کانال 4 بنویسید
w4_req_i	ورودی	—	درخواست از آغازگر 4 بنویسید
w4_wstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن ۷ روی آن نوشته شود

………..ادامه دارد
سیگنال نام	جهت	عرض	توضیحات
w4_ack_o	خروجی	—	تایید داور برای نوشتن درخواست از آغازگر 4
w4_done_o	خروجی	—	تکمیل را در آغازگر 4 بنویسید
w5_burst_size_i	ورودی	8 بیت	اندازه انفجار را بنویسید
w5_data_i	ورودی	[AXI_DATA_WIDTH – 1:0]	ورودی داده ویدیویی برای نوشتن کانال 5
w5_data_valid_i	ورودی	—	داده های معتبر برای نوشتن کانال 5 بنویسید
w5_req_i	ورودی	—	درخواست از آغازگر 5 بنویسید
w5_wstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 5 روی آن نوشته شود
w5_ack_o	خروجی	—	تایید داور برای نوشتن درخواست از آغازگر 5
w5_done_o	خروجی	—	تکمیل را در آغازگر 5 بنویسید
w6_burst_size_i	ورودی	8 بیت	اندازه انفجار را بنویسید
w6_data_i	ورودی	[AXI_DATA_WIDTH – 1:0]	ورودی داده ویدیویی برای نوشتن کانال 6
w6_data_valid_i	ورودی	—	داده های معتبر برای نوشتن کانال 6 بنویسید
w6_req_i	ورودی	—	درخواست از آغازگر 6 بنویسید
w6_wstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 6 روی آن نوشته شود
w6_ack_o	خروجی	—	تایید داور برای نوشتن درخواست از آغازگر 6
w6_done_o	خروجی	—	تکمیل را در آغازگر 6 بنویسید
w7_burst_size_i	ورودی	8 بیت	اندازه انفجار را بنویسید
w7_data_i	ورودی	[AXI_DATA_WIDTH – 1:0]	ورودی داده ویدیویی برای نوشتن کانال 7
w7_data_valid_i	ورودی	—	داده های معتبر برای نوشتن کانال 7 بنویسید
w7_req_i	ورودی	—	درخواست از آغازگر 7 بنویسید
w7_wstart_addr_i	ورودی	[AXI_ADDR_WIDTH – 1:0]	آدرس DDR که باید از کانال نوشتن 7 روی آن نوشته شود
w7_ack_o	خروجی	—	تایید داور برای نوشتن درخواست از آغازگر 7
w7_done_o	خروجی	—	تکمیل را در آغازگر 7 بنویسید
سیگنال های AXI I/F
کانال آدرس را بخوانید
arid_o	خروجی	[AXI_ID_WIDTH – 1:0]	شناسه آدرس را بخوانید. شناسایی tag برای گروه آدرس خوانده شده سیگنال ها.
araddr_o	خروجی	[AXI_ADDR_WIDTH – 1:0]	آدرس را بخوانید. آدرس اولیه یک تراکنش پشت سر هم خوانده شده را ارائه می دهد. فقط آدرس شروع انفجار ارائه شده است.
arlen_o	خروجی	[7:0]	طول انفجار تعداد دقیق نقل و انتقالات را به صورت پشت سر هم ارائه می دهد. این اطلاعات تعداد انتقال داده های مرتبط با آدرس را تعیین می کند.
arsize_o	خروجی	[2:0]	اندازه انفجار. اندازه هر انتقال در انفجار.
arburst_o	خروجی	[1:0]	نوع انفجاری همراه با اطلاعات اندازه، جزئیات نحوه محاسبه آدرس برای هر انتقال در داخل انفجار است. به 2'b01 à انفجار آدرس افزایشی ثابت شد.
arlock_o	خروجی	[1:0]	نوع قفل اطلاعات اضافی در مورد ویژگی های اتمی انتقال ارائه می دهد. به 2'b00 à دسترسی عادی ثابت شد.

………..ادامه دارد
سیگنال نام	جهت	عرض	توضیحات
arcache_o	خروجی	[3:0]	نوع کش اطلاعات اضافی در مورد ویژگی های ذخیره سازی انتقال ارائه می دهد. ثابت به 4'b0000 à غیر قابل کش و غیر بافر.
arprot_o	خروجی	[2:0]	نوع حفاظت اطلاعات واحد حفاظت را برای تراکنش فراهم می کند. به 3'b000 à دسترسی به داده های عادی و ایمن ثابت شد.
arvalid_o	خروجی	—	خواندن آدرس معتبر است. هنگامی که HIGH، آدرس خوانده شده و اطلاعات کنترل معتبر است و تا زمانی که سیگنال تایید آدرس، arready بالا باشد، بالا باقی می ماند. 1 = اطلاعات آدرس و کنترل معتبر است 0 = اطلاعات آدرس و کنترل معتبر نیست
arready_o	ورودی	—	آدرس آماده را بخوانید. هدف آماده پذیرش یک آدرس و سیگنال های کنترلی مرتبط است. 1 = هدف آماده است 0 = هدف آماده نیست
کانال دیتا را بخوانید
خلاص کردن	ورودی	[AXI_ID_WIDTH – 1:0]	شناسه را بخوانید tag. شناسه tag از گروه داده های خوانده شده سیگنال ها. مقدار رها شده توسط هدف تولید می شود و باید با مقدار خشک تراکنش خوانده شده که به آن پاسخ می دهد مطابقت داشته باشد.
داده ها	ورودی	[AXI_DATA_WIDTH – 1:0]	داده ها را بخوانید
rresp	ورودی	[1:0]	پاسخ را بخوانید. وضعیت انتقال خوانده شده پاسخ های مجاز عبارتند از OKAY، EXOKAY، SLVERR، و DECERR.
آخرین	ورودی	—	آخر بخوانید آخرین انتقال در پشت سر هم خواندن.
معتبر	ورودی	—	معتبر بخوانید. داده‌های خواندنی مورد نیاز در دسترس است و انتقال خواندن می‌تواند کامل شود. 1 = خواندن داده های موجود 0 = داده های خواندنی موجود نیست
آماده	خروجی	—	آماده بخوانید. آغازگر می تواند داده های خوانده شده و اطلاعات پاسخ را بپذیرد. 1= آغازگر آماده است 0 = آغازگر آماده نیست
آدرس کانال را بنویسید
مشتاق	خروجی	[AXI_ID_WIDTH – 1:0]	شناسه آدرس را بنویسید شناسایی tag برای گروه نشانی نوشتن سیگنال ها.
awaddr	خروجی	[AXI_ADDR_WIDTH – 1:0]	آدرس بنویس آدرس اولین انتقال را در یک تراکنش پشت سر هم نوشتن ارائه می دهد. سیگنال‌های کنترلی مرتبط برای تعیین آدرس‌های انتقال‌های باقی‌مانده در انفجار استفاده می‌شوند.
آولن	خروجی	[7:0]	طول انفجار تعداد دقیق نقل و انتقالات را به صورت پشت سر هم ارائه می دهد. این اطلاعات تعداد انتقال داده های مرتبط با آدرس را تعیین می کند.
awsize	خروجی	[2:0]	اندازه انفجار. اندازه هر انتقال در انفجار. بایت خط بایت دقیقاً نشان می دهد که کدام بایت بایت باید به روز شود.
افتضاح	خروجی	[1:0]	نوع انفجاری همراه با اطلاعات اندازه، جزئیات نحوه محاسبه آدرس برای هر انتقال در داخل انفجار است. به 2'b01 à انفجار آدرس افزایشی ثابت شد.

………..ادامه دارد
سیگنال نام	جهت	عرض	توضیحات
اولاک	خروجی	[1:0]	نوع قفل اطلاعات اضافی در مورد ویژگی های اتمی انتقال ارائه می دهد. به 2'b00 à دسترسی عادی ثابت شد.
awcache	خروجی	[3:0]	نوع کش ویژگی‌های بافر، ذخیره‌سازی، نوشتن از طریق، بازگرداندن و تخصیص تراکنش را نشان می‌دهد. ثابت به 4'b0000 à غیر قابل کش و غیر بافر.
awprot	خروجی	[2:0]	نوع حفاظت سطح حفاظت عادی، ممتاز یا ایمن تراکنش و اینکه آیا تراکنش یک دسترسی به داده یا یک دسترسی دستورالعمل است را نشان می دهد. به 3'b000 à دسترسی به داده های عادی و ایمن ثابت شد.
نامعتبر	خروجی	—	آدرس را معتبر بنویسید نشان می دهد که آدرس نوشتن و اطلاعات کنترل معتبر موجود است. 1 = آدرس و اطلاعات کنترل موجود است 0 = آدرس و اطلاعات کنترل در دسترس نیست. اطلاعات آدرس و کنترل تا زمانی که سیگنال تایید آدرس، قبل از رسیدن، بالا برود، ثابت می مانند.
آماده	ورودی	—	آدرس را آماده بنویسید نشان می دهد که هدف آماده پذیرش یک آدرس و سیگنال های کنترل مرتبط است. 1 = هدف آماده است 0 = هدف آماده نیست
کانال داده را بنویسید
wdata	خروجی	[AXI_DATA_WIDTH – 1:0]	داده ها را بنویسید
wstrb	خروجی	[AXI_DATA_WIDTH – 8:0]	بارق بنویسید. این سیگنال نشان می دهد که کدام خطوط بایت در حافظه به روز شود. برای هر هشت بیت از گذرگاه داده نوشتن یک بارق نوشتن وجود دارد.
wlast	خروجی	—	آخر بنویس آخرین انتقال در نوشتن پشت سر هم.
معتبر	خروجی	—	معتبر بنویس داده های نوشتن معتبر و بارق در دسترس هستند. 1 = نوشتن داده ها و بارق های موجود 0 = نوشتن داده ها و strobes موجود نیست
wready	ورودی	—	آماده بنویس هدف می تواند داده های نوشتن را بپذیرد. 1 = هدف آماده است 0 = هدف آماده نیست
کانال پاسخ را بنویسید
مناقصه	ورودی	[AXI_ID_WIDTH – 1:0]	شناسه پاسخ. شناسایی tag از پاسخ نوشتن ارزش پیشنهادی باید با مقدار awid تراکنش نوشتنی که هدف به آن پاسخ می دهد مطابقت داشته باشد.
bresp	ورودی	[1:0]	پاسخ را بنویسید وضعیت تراکنش نوشتن پاسخ های مجاز عبارتند از OKAY، EXOKAY، SLVERR و DECERR.
معتبر	ورودی	—	پاسخ را معتبر بنویسید پاسخ نوشتاری معتبر موجود است. 1 = نوشتن پاسخ در دسترس است 0 = پاسخ نوشتن در دسترس نیست
نان دار	خروجی	—	پاسخ آماده است. آغازگر می تواند اطلاعات پاسخ را بپذیرد. 1 = آغازگر آماده است 0 = آغازگر آماده نیست

نمودارهای زمان بندی (سؤال بپرسید)
این بخش به بررسی نمودارهای زمان بندی DDR_AXI4_Arbiter می پردازد. شکل‌های زیر اتصال ورودی‌های درخواست خواندن و نوشتن، آدرس حافظه شروع، ورودی‌های نوشتن از آغازگر خارجی، تأیید خواندن یا نوشتن، و ورودی‌های تکمیل خواندن یا نوشتن را نشان می‌دهند.
شکل 3-1. نمودار زمان برای سیگنال های مورد استفاده در نوشتن / خواندن از طریق رابط AXI4

میز تست (یک سوال بپرسید)
یک testbench یکپارچه برای تأیید و آزمایش DDR_AXI4_Arbiter که به عنوان user testbench نامیده می شود، استفاده می شود. Testbench برای بررسی عملکرد IP DDR_AXI4_Arbiter ارائه شده است. این تست فقط برای دو کانال خواندن و دو کانال نوشتن با پیکربندی Bus Interface کار می کند.
شبیه سازی (سؤال بپرسید)
مراحل زیر نحوه شبیه سازی هسته را با استفاده از تست بنچ شرح می دهد:

برگه Libero® SoC Catalog را باز کنید، Solutions-Video را گسترش دهید، روی DDR_AXI4_Arbiter دوبار کلیک کنید و سپس روی OK کلیک کنید. اسناد مرتبط با IP در زیر Documentation ذکر شده است. مهم: اگر برگه کاتالوگ را نمی بینید، به آن بروید View > منوی Windows و روی Catalog کلیک کنید تا قابل مشاهده باشد.

شکل 4-1. DDR_AXI4_Arbiter IP Core در کاتالوگ Libero SoC

پنجره Create component مطابق شکل زیر ظاهر می شود. روی OK کلیک کنید. مطمئن شوید که نام DDR_AXI4_ARBITER_PF_C0 است.
شکل 4-2. ایجاد کامپوننت

IP را برای 2 کانال خواندن، 2 کانال نوشتن پیکربندی کنید و همانطور که در شکل زیر نشان داده شده است، Bus Interface را انتخاب کنید و برای تولید IP روی OK کلیک کنید.
شکل 4-3. پیکربندی

در برگه Stimulus Hierarchy، testbench (DDR_AXI4_ARBITER_PF_tb.v) را انتخاب کنید، راست کلیک کنید و سپس روی Simulate Pre-Synth Design > Open Interactively کلیک کنید.
مهم: اگر برگه Stimulus Hierarchy را نمی بینید، به آن بروید View > منوی ویندوز را کلیک کنید و روی Stimulus Hierarchy کلیک کنید تا قابل مشاهده باشد.
شکل 4-4. شبیه سازی طراحی پیش سنتزModelSim با testbench باز می شود file، همانطور که در شکل زیر نشان داده شده است.
شکل 4-5. پنجره شبیه سازی ModelSim

مهم: اگر شبیه سازی به دلیل محدودیت زمان اجرا مشخص شده در .do قطع شود file، از دستور run -all برای تکمیل شبیه سازی استفاده کنید.
تاریخچه تجدید نظر (سؤال بپرسید)
تاریخچه بازنگری تغییراتی را که در سند اجرا شده است را توصیف می کند. تغییرات با بازبینی فهرست شده اند و از جدیدترین انتشار شروع می شود.
جدول 5-1. تاریخچه تجدید نظر

تجدید نظر	تاریخ	توضیحات
A	04/2023	در زیر لیستی از تغییرات در ویرایش A سند آمده است: • سند را به الگوی ریزتراشه منتقل کرد. • شماره سند را از 00004976 به DS50200950A به روز کرد. • اضافه 4. نیمکت آزمون.
2.0	—	در زیر لیستی از تغییرات در ویرایش 2.0 سند آمده است: • اضافه شکل 1-2. • اضافه جدول 2-2. • نام برخی از نام های سیگنال ورودی و خروجی را به روز کرد جدول 2-2.
1.0	—	انتشار اولیه.

پشتیبانی از ریزتراشه FPGA (سوال بپرسید)
گروه محصولات Microchip FPGA از محصولات خود با خدمات پشتیبانی مختلف، از جمله خدمات مشتری، مرکز پشتیبانی فنی مشتری، پشتیبانی می کند. webسایت و دفاتر فروش در سراسر جهان. به مشتریان پیشنهاد می شود قبل از تماس با پشتیبانی از منابع آنلاین میکروچیپ دیدن کنند زیرا به احتمال زیاد به سؤالات آنها قبلاً پاسخ داده شده است. تماس با مرکز پشتیبانی فنی از طریق webسایت در www.microchip.com/support. شماره قطعه دستگاه FPGA را ذکر کنید، دسته مورد مناسب را انتخاب کنید و طرح را آپلود کنید fileهنگام ایجاد یک مورد پشتیبانی فنی. برای پشتیبانی غیر فنی محصول، مانند قیمت محصول، ارتقاء محصول، اطلاعات به روز، وضعیت سفارش و مجوز، با خدمات مشتری تماس بگیرید.

از آمریکای شمالی، با 800.262.1060 تماس بگیرید

از سایر نقاط جهان با شماره 650.318.4460 تماس بگیرید
فکس، از هر کجای دنیا، 650.318.8044

اطلاعات ریزتراشه (سؤال بپرسید)

ریزتراشه Webسایت (یک سوال بپرسید)
Microchip پشتیبانی آنلاین را از طریق ما ارائه می دهد webسایت در www.microchip.com/. این webسایت برای ساخت استفاده می شود files و اطلاعات به راحتی در دسترس مشتریان است. برخی از مطالب موجود عبارتند از:

پشتیبانی محصول – برگه های داده و خطاها، یادداشت های برنامه و sampبرنامه‌ها، منابع طراحی، راهنمای کاربر و اسناد پشتیبانی سخت‌افزار، آخرین نسخه‌های نرم‌افزار، و نرم‌افزارهای آرشیو شده
پشتیبانی فنی عمومی - پرسش‌های متداول (پرسش‌های متداول)، درخواست‌های پشتیبانی فنی، گروه‌های بحث آنلاین، فهرست اعضای برنامه شریک طراحی ریزتراشه
تجارت ریزتراشه - راهنمای انتخاب محصول و سفارش، آخرین بیانیه های مطبوعاتی ریزتراشه، فهرستی از سمینارها و رویدادها، فهرست دفاتر فروش ریزتراشه، توزیع کنندگان و نمایندگان کارخانه

سرویس اطلاع رسانی تغییر محصول (سؤال بپرسید)
سرویس اطلاع رسانی تغییر محصول Microchip به مشتریان کمک می کند تا در مورد محصولات Microchip در جریان باشند. مشترکین هر زمان که تغییرات، به‌روزرسانی‌ها، بازبینی‌ها یا اشتباهات مربوط به یک خانواده محصول مشخص یا ابزار توسعه مورد علاقه وجود داشته باشد، اعلان‌های ایمیلی دریافت خواهند کرد. برای ثبت نام به www.microchip.com/pcn و دستورالعمل ثبت نام را دنبال کنید.
پشتیبانی مشتری (سؤال بپرسید)
کاربران محصولات میکروچیپ می توانند از طریق چندین کانال کمک دریافت کنند:

توزیع کننده یا نماینده
دفتر فروش محلی

مهندس راه حل های جاسازی شده (ESE)
پشتیبانی فنی

مشتریان برای پشتیبانی باید با توزیع کننده، نماینده یا ESE خود تماس بگیرند. دفاتر فروش محلی نیز برای کمک به مشتریان در دسترس هستند. فهرستی از دفاتر فروش و مکان ها در این سند گنجانده شده است. پشتیبانی فنی از طریق در دسترس است webسایت در: www.microchip.com/support.
ریزتراشه ویژگی حفاظت از کد را ایجاد می کند (سؤال بپرسید)
به جزئیات زیر از ویژگی حفاظت از کد در محصولات میکروچیپ توجه کنید:

محصولات ریزتراشه دارای مشخصات مندرج در برگه داده ریزتراشه خاص خود هستند.
Microchip معتقد است که خانواده محصولات آن زمانی که به روش مورد نظر، در مشخصات عملیاتی و در شرایط عادی استفاده می شود، ایمن هستند.
ریزتراشه برای حقوق مالکیت معنوی خود ارزش قائل است و به شدت از آن محافظت می کند. تلاش برای نقض ویژگی‌های محافظت از کد محصول میکروچیپ کاملاً ممنوع است و ممکن است قانون حق نسخه‌برداری DigitalMillennium را نقض کند.

نه Microchip و نه هیچ سازنده نیمه هادی دیگری نمی توانند امنیت کد آن را تضمین کنند. حفاظت از کد به این معنی نیست که ما تضمین می کنیم محصول "نشکن" است. حفاظت از کد به طور مداوم در حال تغییر است. میکروچیپ متعهد به بهبود مستمر ویژگی‌های حفاظت از کد محصولات خود است.

اطلاعیه حقوقی (سؤال بپرسید)
این نشریه و اطلاعات موجود در اینجا فقط برای محصولات میکروچیپ، از جمله برای طراحی، آزمایش و ادغام محصولات میکروچیپ با برنامه شما، قابل استفاده است. استفاده از این اطلاعات به هر شکل دیگری این شرایط را نقض می کند. اطلاعات مربوط به برنامه های دستگاه فقط برای راحتی شما ارائه می شود و ممکن است با به روز رسانی ها جایگزین شوند. این مسئولیت شماست که اطمینان حاصل کنید که برنامه شما با مشخصات شما مطابقت دارد. برای پشتیبانی بیشتر با دفتر فروش ریزتراشه محلی خود تماس بگیرید یا از این آدرس پشتیبانی بیشتری دریافت کنید www.microchip.com/en-us/support/design-help/ مشتری-پشتیبانی-خدمات. این اطلاعات توسط میکروچیپ "همانطور که هست" ارائه شده است. میکروچیپ هیچ گونه نمایندگی یا ضمانت نامه ای، اعم از صریح یا ضمنی، کتبی یا شفاهی، قانونی یا در غیر این صورت، مربوط به اطلاعات، شامل اطلاعات محدود، اما نه محدود، ارائه نمی دهد. سازگاری و تناسب برای یک هدف خاص یا ضمانت نامه مربوط به وضعیت، کیفیت، یا عملکرد آن است. ریزتراشه در هیچ موردی مسئول هیچ گونه ضرر، خسارت، هزینه یا هزینه غیرمستقیم، خاص، تنبیهی، اتفاقی، یا تبعی از هر نوع هر چیزی که به هر وسیله ای که به ایالات متحده مربوط می شود، نخواهد بود. ICROCHIP توصیه شده است احتمال یا آسیب ها قابل پیش بینی هستند؟ تا حد کاملی که قانون اجازه می دهد، مسئولیت کلی میکروچیپ در قبال تمام ادعاهای مربوط به اطلاعات یا استفاده از آن، در صورت وجود، در صورت وجود، از تعداد هزینه هایی تجاوز نخواهد کرد. استفاده از دستگاه‌های ریزتراشه در برنامه‌های پشتیبانی حیاتی و/یا ایمنی کاملاً در معرض خطر خریدار است، و خریدار موافقت می‌کند که از ریزتراشه‌های بی‌ضرر از هرگونه آسیب، ادعا، شکایت یا هزینه‌های ناشی از چنین استفاده‌ای دفاع، غرامت و نگه‌داری کند. هیچ مجوزی، به طور ضمنی یا غیر از این، تحت هیچ گونه حقوق مالکیت معنوی ریزتراشه منتقل نمی شود، مگر اینکه خلاف آن ذکر شده باشد.
علائم تجاری (سوال بپرسید)
نام و لوگوی ریزتراشه، آرم میکروچیپ، Adaptec، AVR، آرم AVR، AVR Freaks، BesTime، BitCloud، CryptoMemory، CryptoRF، dsPIC، flexPWR، HELDO، IGLOO، JukeBlox، KeeLoq، Kleer، LinkTouchS، max. MediaLB، megaAVR، Microsemi، آرم Microsemi، MOST، MOST، MPLAB، OptoLyzer، PIC، picoPower، PICSTART، آرم PIC32، PolarFire، Prochip Designer، QTouch، SAM-BA، SenGenuity، SpyNIC، SST، SST Logoymricom، ، SyncServer، Tachyon، TimeSource، tinyAVR، UNI/O، Vectron، و XMEGA علائم تجاری ثبت شده Microchip Technology Incorporated در ایالات متحده آمریکا و سایر کشورها هستند. AgileSwitch، APT، ClockWorks، The Embedded Control Solutions Company، EtherSynch، Flashtec، Hyper Speed Control، HyperLight Load، Libero، motorBench، mTouch، Powermite 3، Precision Edge، ProASIC، ProASIC Plus، ProASIC Plus آرم، Quiet-Wire، SyncWorld، Temux، TimeCesium، TimeHub، TimePictra، TimeProvider، TrueTime، و ZL علائم تجاری ثبت شده فناوری ریزتراشه هستند که در ایالات متحده آمریكا تضعیف كلید مجاور، AKS، آنالوگ برای عصر دیجیتال، هر خازن، AnyInuttch، AnyInutchO , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, میانگین پویا Matching, DAM, ECAN, Espresso T1S, EtherdridgeTimeGREEN,SpressoTXNUMXS,EtherdridgeTimeCiterial,Speed. INICnet، موازی هوشمند، IntelliMOS، اتصال بین تراشه، JitterBlocker، دستگیره روی نمایشگر، KoD، maxCrypto، حداکثرView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL Blocker, Qui, REALBLOCKER, ICE,RiK4, , simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan، WiperLock، XpressConnect، و ZENA علائم تجاری Microchip Technology Incorporated در ایالات متحده آمریکا و سایر کشورها هستند. SQTP یک علامت خدمات فناوری میکروچیپ است که در ایالات متحده آمریکا گنجانده شده است. آرم Adaptec، فرکانس بر حسب تقاضا، فناوری ذخیره سازی سیلیکون و Symmcom علائم تجاری ثبت شده Microchip Technology Inc. در سایر کشورها هستند. GestIC یک علامت تجاری ثبت شده Microchip Technology Germany II GmbH & Co. KG، یکی از شرکت های تابعه Microchip Technology Inc. در کشورهای دیگر است. سایر علائم تجاری ذکر شده در اینجا متعلق به شرکت های مربوطه می باشد. © 2023، Microchip Technology Incorporated و شرکت های تابعه آن. تمامی حقوق محفوظ است.
شابک: 978-1-6683-2302-1 سیستم مدیریت کیفیت (سوال بپرسید) برای کسب اطلاعات در مورد سیستم های مدیریت کیفیت میکروچیپ، لطفاً به سایت مراجعه کنید. www.microchip.com/quality.

فروش و خدمات در سراسر جهان

آمریکا

آسیا/اقیانوسیه

اروپا

شرکتی دفتر

بلوار چندلر غربی 2355 چندلر، AZ 85224-6199

تلفن: 480-792-7200

فکس: 480-792-7277

پشتیبانی فنی: www.microchip.com/support Web آدرس: www.microchip.com

آتلانتا

دولوث، GA

تلفن: 678-957-9614

فکس: 678-957-1455

آستین، تگزاس

تلفن: 512-257-3370

بوستون Westborough, MA تلفن: 774-760-0087

فکس: 774-760-0088

شیکاگو

Itasca، IL

تلفن: 630-285-0071

فکس: 630-285-0075

دالاس

Addison، TX

تلفن: 972-818-7423

فکس: 972-818-2924

دیترویت

نووی، MI

تلفن: 248-848-4000

هیوستون، تگزاس

تلفن: 281-894-5983

ایندیاناپولیس Noblesville، IN تلفن: 317-773-8323

فکس: 317-773-5453

تلفن: 317-536-2380

لس آنجلس Mision Viejo، CA تلفن: 949-462-9523

فکس: 949-462-9608

تلفن: 951-273-7800

رالی، NC

تلفن: 919-844-7510

نیویورک، نیویورک

تلفن: 631-435-6000

سن خوزه، کالیفرنیا

تلفن: 408-735-9110

تلفن: 408-436-4270

کانادا – تورنتو

تلفن: 905-695-1980

فکس: 905-695-2078

استرالیا – سیدنی

تلفن: 61-2-9868-6733

چین – پکن

تلفن: 86-10-8569-7000

چین – چنگدو

تلفن: 86-28-8665-5511

چین - چونگ کینگ

تلفن: 86-23-8980-9588

چین – دونگوان

تلفن: 86-769-8702-9880

چین – گوانگژو

تلفن: 86-20-8755-8029

چین – هانگژو

تلفن: 86-571-8792-8115

چین – SAR هنگ کنگ

تلفن: 852-2943-5100

چین – نانجینگ

تلفن: 86-25-8473-2460

چین – چینگدائو

تلفن: 86-532-8502-7355

چین – شانگهای

تلفن: 86-21-3326-8000

چین – شن یانگ

تلفن: 86-24-2334-2829

چین – شنژن

تلفن: 86-755-8864-2200

چین – سوژو

تلفن: 86-186-6233-1526

چین – ووهان

تلفن: 86-27-5980-5300

چین - شیان

تلفن: 86-29-8833-7252

چین – شیامن

تلفن: 86-592-2388138

چین – ژوهای

تلفن: 86-756-3210040

هند – بنگلور

تلفن: 91-80-3090-4444

هند – دهلی نو

تلفن: 91-11-4160-8631

هند - پونا

تلفن: 91-20-4121-0141

ژاپن – اوزاکا

تلفن: 81-6-6152-7160

ژاپن – توکیو

تلفن: 81-3-6880- 3770

کره - دایگو

تلفن: 82-53-744-4301

کره – سئول

تلفن: 82-2-554-7200

مالزی – کوالالامپور

تلفن: 60-3-7651-7906

مالزی – پنانگ

تلفن: 60-4-227-8870

فیلیپین – مانیل

تلفن: 63-2-634-9065

سنگاپور

تلفن: 65-6334-8870

تایوان – هسین چو

تلفن: 886-3-577-8366

تایوان – کائوسیونگ

تلفن: 886-7-213-7830

تایوان – تایپه

تلفن: 886-2-2508-8600

تایلند – بانکوک

تلفن: 66-2-694-1351

ویتنام – هوشی مین

تلفن: 84-28-5448-2100

اتریش – ولز

تلفن: 43-7242-2244-39

فکس: 43-7242-2244-393

دانمارک – کپنهاگ

تلفن: 45-4485-5910

فکس: 45-4485-2829

فنلاند – اسپو

تلفن: 358-9-4520-820

فرانسه – پاریس

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

آلمان – گارچینگ

تلفن: 49-8931-9700

آلمان – هان

تلفن: 49-2129-3766400

آلمان – هایلبرون

تلفن: 49-7131-72400

آلمان – کارلسروهه

تلفن: 49-721-625370

آلمان – مونیخ

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

آلمان – روزنهایم

تلفن: 49-8031-354-560

اسرائیل – راآنانا

تلفن: 972-9-744-7705

ایتالیا – میلان

تلفن: 39-0331-742611

فکس: 39-0331-466781

ایتالیا – پادووا

تلفن: 39-049-7625286

هلند – درونن

تلفن: 31-416-690399

فکس: 31-416-690340

نروژ – تروندهایم

تلفن: 47-72884388

لهستان – ورشو

تلفن: 48-22-3325737

رومانی – بخارست

Tel: 40-21-407-87-50

اسپانیا - مادرید

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

سوئد - گوتنبرگ

Tel: 46-31-704-60-40

سوئد – استکهلم

تلفن: 46-8-5090-4654

انگلستان – ووکینگهام

تلفن: 44-118-921-5800

فکس: 44-118-921-5820

اسناد / منابع

MICROCHIP DDR AXI4 Arbiter [pdfراهنمای کاربر
DDR AXI4 Arbiter, DDR AXI4, Arbiter

مراجع

راهنمای کاربر