MICROCHIP DDR AXI4 Trọng tài
Giới thiệu: Tiêu chuẩn giao thức AXI4-Stream sử dụng thuật ngữ Master và Slave. Thuật ngữ Microchip tương đương được sử dụng trong tài liệu này lần lượt là Initiator và Target.
Bản tóm tắt: Bảng sau đây cung cấp tóm tắt về các đặc tính của DDR AXI4 Arbiter.
| Đặc điểm | Giá trị |
|---|---|
| Phiên bản cốt lõi | Trọng tài DDR AXI4 v2.2 |
| Các dòng thiết bị được hỗ trợ | – |
| Cấp phép luồng công cụ được hỗ trợ | – |
Đặc trưng: DDR AXI4 Arbiter có các tính năng chính sau:
- Lõi IP phải được cài đặt vào Danh mục IP của phần mềm Libero SoC.
- Lõi được định cấu hình, tạo và khởi tạo trong công cụ SmartDesign để đưa vào danh sách dự án Libero.
Hiệu suất và Sử dụng Thiết bị:
| Chi tiết thiết bị | Gia đình | Thiết bị | Tài nguyên | Hiệu suất (MHz) |
|---|---|---|---|---|
| LUT DFF RAM LSRAM SRAM Math Blocks Chip Globals | cựclửa | MPF300T-1 | 5411 4202 | 266 |
Mô tả chức năng
Mô tả chức năng: Phần này mô tả chi tiết triển khai của DDR_AXI4_Arbiter. Hình dưới đây cho thấy sơ đồ sơ đồ chân cấp cao nhất của DDR AXI4 Arbiter.
DDR_AXI4_Arbiter Tham số và tín hiệu giao diện
Thiết lập cấu hình:
Cài đặt cấu hình cho DDR_AXI4_Arbiter không được chỉ định trong tài liệu này.
Tín hiệu đầu vào và đầu ra:
Tín hiệu đầu vào và đầu ra cho DDR_AXI4_Arbiter không được chỉ định trong tài liệu này.
Sơ đồ thời gian
Sơ đồ thời gian cho DDR_AXI4_Arbiter không được chỉ định trong tài liệu này.
bàn thử nghiệm
Mô phỏng:
Chi tiết mô phỏng cho DDR_AXI4_Arbiter không được chỉ định trong tài liệu này.
Lịch sử sửa đổi
Lịch sử sửa đổi cho DDR_AXI4_Arbiter không được chỉ định trong tài liệu này.
Hỗ trợ FPGA vi mạch
Thông tin hỗ trợ FPGA của Microchip cho DDR_AXI4_Arbiter không được chỉ định trong tài liệu này.
Hướng dẫn sử dụng sản phẩm
- Cài đặt DDR AXI4 Arbiter v2.2 vào Danh mục IP của phần mềm SoC Libero.
- Định cấu hình, tạo và khởi tạo lõi trong công cụ SmartDesign để đưa vào danh sách dự án Libero.
Giới thiệu (Đặt câu hỏi)
Kỷ niệm là một phần không thể thiếu của bất kỳ ứng dụng đồ họa và video điển hình nào. Chúng được sử dụng để đệm toàn bộ khung hình video khi bộ nhớ cục bộ của FPGA không đủ để chứa toàn bộ khung hình. Khi có nhiều lần đọc và ghi các khung hình video vào DDR, một trọng tài sẽ được yêu cầu phân xử giữa nhiều yêu cầu. DDR AXI4 Arbiter IP cung cấp 8 kênh ghi để ghi bộ đệm khung vào bộ nhớ DDR bên ngoài và 8 kênh đọc để đọc khung từ bộ nhớ ngoài. Việc phân xử dựa trên cơ sở ai đến trước được phục vụ trước. Nếu hai yêu cầu xảy ra đồng thời, kênh có số kênh thấp hơn sẽ được ưu tiên. Trọng tài kết nối với IP bộ điều khiển DDR thông qua giao diện AXI4. DDR AXI4 Arbiter cung cấp giao diện AXI4 Initiator cho bộ điều khiển DDR trên chip. Trọng tài hỗ trợ tối đa tám kênh ghi và tám kênh đọc. Khối phân xử giữa tám kênh đọc để cung cấp quyền truy cập vào kênh đọc AXI theo cách ai đến trước được phục vụ trước. Khối phân xử giữa tám kênh ghi để cung cấp quyền truy cập vào kênh ghi AXI theo cách ai đến trước được phục vụ trước. Tất cả tám kênh đọc và ghi đều có mức độ ưu tiên như nhau. Giao diện AXI4 Initiator của Arbiter IP có thể được định cấu hình cho nhiều độ rộng dữ liệu khác nhau, từ 64 bit đến 512 bit.
Quan trọng: Tiêu chuẩn giao thức AXI4-Stream sử dụng thuật ngữ “Chính” và “Slave”. Thuật ngữ Microchip tương đương được sử dụng trong tài liệu này lần lượt là Initiator và Target.
Tóm tắt (Đặt câu hỏi)
Bảng sau đây cung cấp tóm tắt về các đặc tính của DDR AXI4 Arbiter.
Bảng 1. Đặc điểm trọng tài DDR AXI4
Tài liệu này áp dụng cho DDR AXI4 Arbiter v2.2.
- PolarFire® SoC
- cựclửa
- RTG4™
- IGLOO® 2
- SmartFusion® 2
Yêu cầu các bản phát hành Libero® SoC v12.3 trở lên. IP có thể được sử dụng ở chế độ RTL mà không cần bất kỳ giấy phép nào. Để biết thêm thông tin, hãy xem DDR_AXI4_Arbiter.
Tính năng (Đặt câu hỏi)
DDR AXI4 Arbiter có các tính năng chính sau:
- Tám kênh Viết
- Tám kênh Đọc
- Giao diện AXI4 với bộ điều khiển DDR
- Chiều rộng AXI4 có thể định cấu hình: 64, 128, 256 và 512 bit
- Độ rộng địa chỉ có thể định cấu hình: 32 đến 64 bit
Triển khai IP Core trong Libero® Design Suite (Đặt câu hỏi)
Lõi IP phải được cài đặt vào Danh mục IP của phần mềm Libero SoC. Điều này được cài đặt tự động thông qua chức năng cập nhật Danh mục IP trong phần mềm Libero SoC hoặc lõi IP được tải xuống thủ công từ danh mục. Sau khi lõi IP được cài đặt trong Danh mục IP của phần mềm Libero SoC, lõi được định cấu hình, tạo và khởi tạo trong công cụ SmartDesign để đưa vào danh sách dự án Libero.
Sử dụng và hiệu suất thiết bị (Đặt câu hỏi)
Bảng sau đây liệt kê việc sử dụng thiết bị được sử dụng cho DDR_AXI4_Arbiter.
Bảng 2. Sử dụng DDR_AXI4_Arbiter
| Thiết bị Chi tiết | Tài nguyên | Hiệu suất (MHz) | RAM | Khối toán học | Chip Toàn cầu | |||
| Gia đình | Thiết bị | LUT | DFF | LSRAM | μSRAM | |||
| PolarFire® SoC | MPFS250T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| cựclửa | MPF300T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| SmartFusion® 2 | M2S150-1 | 5546 | 4309 | 192 | 15 | 1 | 0 | 0 |
Quan trọng:
- Dữ liệu trong bảng trước được ghi lại bằng cài đặt tổng hợp và bố cục điển hình. IP được cấu hình cho tám kênh ghi, tám kênh đọc, độ rộng địa chỉ là 32 bit và độ rộng dữ liệu của cấu hình 512 bit.
- Đồng hồ bị giới hạn ở 200 MHz trong khi chạy phân tích thời gian để đạt được các con số hiệu suất.
Mô tả chức năng (Đặt câu hỏi)
Phần này mô tả chi tiết triển khai của DDR_AXI4_Arbiter. Hình dưới đây cho thấy sơ đồ sơ đồ chân cấp cao nhất của DDR AXI4 Arbiter. Hình 1-1. Sơ đồ khối Pin-Out cấp cao nhất cho Giao diện Trọng tài bản địa
Hình dưới đây cho thấy sơ đồ khối cấp hệ thống của DDR_AXI4_Arbiter ở chế độ giao diện Bus. Hình 1-2. Sơ đồ khối cấp hệ thống của DDR_AXI4_Arbiter
Giao dịch đọc được kích hoạt bằng cách đặt tín hiệu đầu vào r(x)_req_i ở mức cao trên một kênh đọc cụ thể. Trọng tài phản hồi bằng cách xác nhận khi nó sẵn sàng phục vụ yêu cầu đọc. Sau đó nó làamples địa chỉ AXI bắt đầu và đọc kích thước cụm được nhập từ bộ khởi tạo bên ngoài. Kênh xử lý các đầu vào và tạo các giao dịch AXI cần thiết để đọc dữ liệu từ bộ nhớ DDR. Đầu ra dữ liệu đọc từ trọng tài là chung cho tất cả các kênh đọc. Trong quá trình đọc dữ liệu, giá trị đọc dữ liệu hợp lệ của kênh tương ứng tăng cao. Kết thúc giao dịch đọc được biểu thị bằng tín hiệu đọc xong khi tất cả các byte được yêu cầu được gửi đi. Tương tự như giao dịch đọc, giao dịch ghi được kích hoạt bằng cách đặt tín hiệu đầu vào w(x)_req_i ở mức cao. Cùng với tín hiệu yêu cầu, địa chỉ bắt đầu ghi và độ dài cụm phải được cung cấp trong quá trình yêu cầu. Khi trọng tài sẵn sàng phục vụ yêu cầu bằng văn bản, nó sẽ phản hồi bằng cách gửi tín hiệu xác nhận trên kênh tương ứng. Sau đó, người dùng phải cung cấp dữ liệu ghi cùng với tín hiệu hợp lệ dữ liệu trên kênh. Số lượng đồng hồ mà dữ liệu hợp lệ trong khoảng thời gian cao phải phù hợp với độ dài cụm. Người phân xử hoàn thành thao tác ghi và đặt tín hiệu ghi xong ở mức cao biểu thị việc hoàn thành giao dịch ghi.
Tham số DDR_AXI4_Arbiter và tín hiệu giao diện (Đặt câu hỏi)
Phần này thảo luận về các tham số trong bộ cấu hình GUI DDR_AXI4_Arbiter và các tín hiệu I/O.
2.1 Cài đặt cấu hình (Đặt câu hỏi)
Bảng sau đây liệt kê mô tả về các tham số cấu hình được sử dụng trong triển khai phần cứng của DDR_AXI4_Arbiter. Đây là các tham số chung và có thể thay đổi theo yêu cầu của ứng dụng.
Bảng 2-1. Tham số cấu hình
| Tín hiệu Tên | Sự miêu tả |
| Chiều rộng ID AXI | Xác định chiều rộng ID AXI. |
| Chiều rộng dữ liệu AXI | Xác định chiều rộng dữ liệu AXI. |
| Độ rộng địa chỉ AXI | Xác định chiều rộng địa chỉ AXI |
| Số kênh Đọc | Các tùy chọn để chọn số lượng kênh ghi cần thiết từ menu thả xuống, từ một kênh đến tám kênh ghi. |
| Số kênh ghi | Các tùy chọn để chọn số lượng kênh đọc cần thiết từ menu thả xuống, từ một kênh đến tám kênh đọc. |
| AXI4_SELECTION | Các tùy chọn để chọn giữa AXI4_MASTER và AXI4_MIRRORED_SLAVE. |
| Giao diện trọng tài | Tùy chọn để chọn giao diện xe buýt. |
Tín hiệu đầu vào và đầu ra (Đặt câu hỏi)
Bảng sau đây liệt kê các cổng đầu vào và đầu ra của giao diện DDR AXI4 Arbiter cho Bus.
Bảng 2-2. Cổng đầu vào và đầu ra cho giao diện bus Arbiter
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| đặt lại_i | Đầu vào | — | Tín hiệu đặt lại không đồng bộ đang hoạt động ở mức thấp để thiết kế |
| sys_ckl_i | Đầu vào | — | Đồng hồ hệ thống |
| ddr_ctrl_ready_i | Đầu vào | — | Nhận tín hiệu đầu vào sẵn sàng từ bộ điều khiển DDR |
| ARVALID_I_0 | Đầu vào | — | Yêu cầu đọc từ kênh đọc 0 |
| ARSIZE_I_0 | Đầu vào | 8 bit | đọc kích thước cụm từ đọc kênh 0 |
| ARADDR_I_0 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 0 |
| ARREADY_O_0 | Đầu ra | — | Xác nhận trọng tài để đọc yêu cầu từ kênh đọc 0 |
| RVALID_O_0 | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 0 |
| RDATA_O_0 | Đầu ra | [AXI_DATA_WIDTH-1 : 0] | Đọc dữ liệu từ kênh đọc 0 |
| RLAST_O_0 | Đầu ra | — | Đọc tín hiệu kết thúc khung từ kênh đọc 0 |
| BUSER_O_r0 | Đầu ra | — | Đọc hoàn thành để đọc kênh 0 |
| ARVALID_I_1 | Đầu vào | — | Yêu cầu đọc từ kênh đọc 1 |
| ARSIZE_I_1 | Đầu vào | 8 bit | Đọc kích thước cụm từ đọc kênh 1 |
| ARADDR_I_1 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 1 |
| ARREADY_O_1 | Đầu ra | — | Xác nhận trọng tài để đọc yêu cầu từ kênh đọc 1 |
| RVALID_O_1 | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 1 |
| RDATA_O_1 | Đầu ra | [AXI_DATA_WIDTH-1 : 0] | Đọc dữ liệu từ kênh đọc 1 |
| RLAST_O_1 | Đầu ra | — | Đọc tín hiệu kết thúc khung từ kênh đọc 1 |
| BUSER_O_r1 | Đầu ra | — | Đọc hoàn thành để đọc kênh 1 |
| ARVALID_I_2 | Đầu vào | — | Yêu cầu đọc từ kênh đọc 2 |
| ………..còn tiếp | |||
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| ARSIZE_I_2 | Đầu vào | 8 bit | Đọc kích thước cụm từ đọc kênh 2 |
| ARADDR_I_2 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 2 |
| ARREADY_O_2 | Đầu ra | — | Xác nhận trọng tài để đọc yêu cầu từ kênh đọc 2 |
| RVALID_O_2 | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 2 |
| RDATA_O_2 | Đầu ra | [AXI_DATA_WIDTH-1 : 0] | Đọc dữ liệu từ kênh đọc 2 |
| RLAST_O_2 | Đầu ra | — | Đọc tín hiệu kết thúc khung từ kênh đọc 2 |
| BUSER_O_r2 | Đầu ra | — | Đọc hoàn thành để đọc kênh 2 |
| ARVALID_I_3 | Đầu vào | — | Yêu cầu đọc từ kênh đọc 3 |
| ARSIZE_I_3 | Đầu vào | 8 bit | Đọc kích thước cụm từ đọc kênh 3 |
| ARADDR_I_3 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 3 |
| ARREADY_O_3 | Đầu ra | — | Xác nhận trọng tài để đọc yêu cầu từ kênh đọc 3 |
| RVALID_O_3 | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 3 |
| RDATA_O_3 | Đầu ra | [AXI_DATA_WIDTH-1 : 0] | Đọc dữ liệu từ kênh đọc 3 |
| RLAST_O_3 | Đầu ra | — | Đọc tín hiệu kết thúc khung từ kênh đọc 3 |
| BUSER_O_r3 | Đầu ra | — | Đọc hoàn thành để đọc kênh 3 |
| ARVALID_I_4 | Đầu vào | — | Yêu cầu đọc từ kênh đọc 4 |
| ARSIZE_I_4 | Đầu vào | 8 bit | Đọc kích thước cụm từ đọc kênh 4 |
| ARADDR_I_4 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 4 |
| ARREADY_O_4 | Đầu ra | — | Xác nhận trọng tài để đọc yêu cầu từ kênh đọc 4 |
| RVALID_O_4 | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 4 |
| RDATA_O_4 | Đầu ra | [AXI_DATA_WIDTH-1 : 0] | Đọc dữ liệu từ kênh đọc 4 |
| RLAST_O_4 | Đầu ra | — | Đọc tín hiệu kết thúc khung từ kênh đọc 4 |
| BUSER_O_r4 | Đầu ra | — | Đọc hoàn thành để đọc kênh 4 |
| ARVALID_I_5 | Đầu vào | — | Yêu cầu đọc từ kênh đọc 5 |
| ARSIZE_I_5 | Đầu vào | 8 bit | Đọc kích thước cụm từ đọc kênh 5 |
| ARADDR_I_5 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 5 |
| ARREADY_O_5 | Đầu ra | — | Xác nhận trọng tài để đọc yêu cầu từ kênh đọc 5 |
| RVALID_O_5 | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 5 |
| RDATA_O_5 | Đầu ra | [AXI_DATA_WIDTH-1 : 0] | Đọc dữ liệu từ kênh đọc 5 |
| RLAST_O_5 | Đầu ra | — | Đọc tín hiệu kết thúc khung từ kênh đọc 5 |
| BUSER_O_r5 | Đầu ra | — | Đọc hoàn thành để đọc kênh 5 |
| ARVALID_I_6 | Đầu vào | — | Yêu cầu đọc từ kênh đọc 6 |
| ARSIZE_I_6 | Đầu vào | 8 bit | Đọc kích thước cụm từ đọc kênh 6 |
| ARADDR_I_6 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 6 |
| ARREADY_O_6 | Đầu ra | — | Xác nhận trọng tài để đọc yêu cầu từ kênh đọc 6 |
| RVALID_O_6 | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 6 |
| RDATA_O_6 | Đầu ra | [AXI_DATA_WIDTH-1 : 0] | Đọc dữ liệu từ kênh đọc 6 |
| RLAST_O_6 | Đầu ra | — | Đọc tín hiệu kết thúc khung từ kênh đọc 6 |
| ………..còn tiếp | |||
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| BUSER_O_r6 | Đầu ra | — | Đọc hoàn thành để đọc kênh 6 |
| ARVALID_I_7 | Đầu vào | — | Yêu cầu đọc từ kênh đọc 7 |
| ARSIZE_I_7 | Đầu vào | 8 bit | Đọc kích thước cụm từ đọc kênh 7 |
| ARADDR_I_7 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 7 |
| ARREADY_O_7 | Đầu ra | — | Xác nhận trọng tài để đọc yêu cầu từ kênh đọc 7 |
| RVALID_O_7 | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 7 |
| RDATA_O_7 | Đầu ra | [AXI_DATA_WIDTH-1 : 0] | Đọc dữ liệu từ kênh đọc 7 |
| RLAST_O_7 | Đầu ra | — | Đọc tín hiệu kết thúc khung từ kênh đọc 7 |
| BUSER_O_r7 | Đầu ra | — | Đọc hoàn thành để đọc kênh 7 |
| AWSIZE_I_0 | Đầu vào | 8 bit | Ghi kích thước cụm cho kênh ghi 0 |
| WDATA_I_0 | Đầu vào | [AXI_DATA_WIDTH-1:0] | Dữ liệu video Đầu vào để ghi kênh 0 |
| WAVALID_I_0 | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 0 |
| AWVALID_I_0 | Đầu vào | — | Ghi yêu cầu từ ghi kênh 0 |
| AWADDR_I_0 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 0 |
| TUYỆT VỜI_O_0 | Đầu ra | — | Trọng tài xác nhận yêu cầu ghi từ kênh ghi 0 |
| BUSER_O_0 | Đầu ra | — | Viết hoàn thành để viết kênh 0 |
| AWSIZE_I_1 | Đầu vào | 8 bit | Ghi kích thước cụm cho kênh ghi 1 |
| WDATA_I_1 | Đầu vào | [AXI_DATA_WIDTH-1:0] | Dữ liệu video Đầu vào để ghi kênh 1 |
| WAVALID_I_1 | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 1 |
| AWVALID_I_1 | Đầu vào | — | Ghi yêu cầu từ ghi kênh 1 |
| AWADDR_I_1 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 1 |
| TUYỆT VỜI_O_1 | Đầu ra | — | Trọng tài xác nhận yêu cầu ghi từ kênh ghi 1 |
| BUSER_O_1 | Đầu ra | — | Viết hoàn thành để viết kênh 1 |
| AWSIZE_I_2 | Đầu vào | 8 bit | Ghi kích thước cụm cho kênh ghi 2 |
| WDATA_I_2 | Đầu vào | [AXI_DATA_WIDTH-1:0] | Dữ liệu video Đầu vào để ghi kênh 2 |
| WAVALID_I_2 | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 2 |
| AWVALID_I_2 | Đầu vào | — | Ghi yêu cầu từ ghi kênh 2 |
| AWADDR_I_2 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 2 |
| TUYỆT VỜI_O_2 | Đầu ra | — | Trọng tài xác nhận yêu cầu ghi từ kênh ghi 2 |
| BUSER_O_2 | Đầu ra | — | Viết hoàn thành để viết kênh 2 |
| AWSIZE_I_3 | Đầu vào | 8 bit | Ghi kích thước cụm cho kênh ghi 3 |
| WDATA_I_3 | Đầu vào | [AXI_DATA_WIDTH-1:0] | Dữ liệu video Đầu vào để ghi kênh 3 |
| WAVALID_I_3 | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 3 |
| AWVALID_I_3 | Đầu vào | — | Ghi yêu cầu từ ghi kênh 3 |
| AWADDR_I_3 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 3 |
| TUYỆT VỜI_O_3 | Đầu ra | — | Trọng tài xác nhận yêu cầu ghi từ kênh ghi 3 |
| BUSER_O_3 | Đầu ra | — | Viết hoàn thành để viết kênh 3 |
| AWSIZE_I_4 | Đầu vào | 8 bit | Ghi kích thước cụm cho kênh ghi 4 |
| ………..còn tiếp | |||
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| WDATA_I_4 | Đầu vào | [AXI_DATA_WIDTH-1:0] | Dữ liệu video Đầu vào để ghi kênh 4 |
| WAVALID_I_4 | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 4 |
| AWVALID_I_4 | Đầu vào | — | Ghi yêu cầu từ ghi kênh 4 |
| AWADDR_I_4 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 4 |
| TUYỆT VỜI_O_4 | Đầu ra | — | Trọng tài xác nhận yêu cầu ghi từ kênh ghi 4 |
| BUSER_O_4 | Đầu ra | — | Viết hoàn thành để viết kênh 4 |
| AWSIZE_I_5 | Đầu vào | 8 bit | Ghi kích thước cụm cho kênh ghi 5 |
| WDATA_I_5 | Đầu vào | [AXI_DATA_WIDTH-1:0] | Dữ liệu video Đầu vào để ghi kênh 5 |
| WAVALID_I_5 | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 5 |
| AWVALID_I_5 | Đầu vào | — | Ghi yêu cầu từ ghi kênh 5 |
| AWADDR_I_5 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 5 |
| TUYỆT VỜI_O_5 | Đầu ra | — | Trọng tài xác nhận yêu cầu ghi từ kênh ghi 5 |
| BUSER_O_5 | Đầu ra | — | Viết hoàn thành để viết kênh 5 |
| AWSIZE_I_6 | Đầu vào | 8 bit | Ghi kích thước cụm cho kênh ghi 6 |
| WDATA_I_6 | Đầu vào | [AXI_DATA_WIDTH-1:0] | Dữ liệu video Đầu vào để ghi kênh 6 |
| WAVALID_I_6 | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 6 |
| AWVALID_I_6 | Đầu vào | — | Ghi yêu cầu từ ghi kênh 6 |
| AWADDR_I_6 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 6 |
| TUYỆT VỜI_O_6 | Đầu ra | — | Trọng tài xác nhận yêu cầu ghi từ kênh ghi 6 |
| BUSER_O_6 | Đầu ra | — | Viết hoàn thành để viết kênh 6 |
| AWSIZE_I_7 | Đầu vào | 8 bit | Ghi kích thước cụm từ ghi kênh 7 |
| WDATA_I_7 | Đầu vào | [AXI_DATA_WIDTH-1:0] | Dữ liệu video Đầu vào để ghi kênh 7 |
| WAVALID_I_7 | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 7 |
| AWVALID_I_7 | Đầu vào | — | Viết yêu cầu từ write channel 7 |
| AWADDR_I_7 | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà quá trình ghi phải xảy ra từ kênh ghi 7 |
| TUYỆT VỜI_O_7 | Đầu ra | — | Trọng tài xác nhận yêu cầu ghi từ kênh ghi 7 |
| BUSER_O_7 | Đầu ra | — | Viết hoàn thành để viết kênh 7 |
Bảng sau liệt kê các cổng đầu vào và đầu ra của DDR AXI4 Arbiter cho giao diện gốc.
Bảng 2-3. Cổng đầu vào và đầu ra cho giao diện trọng tài bản địa
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| đặt lại_i | Đầu vào | — | Tín hiệu đặt lại không đồng bộ hoạt động ở mức thấp để thiết kế |
| sys_clk_i | Đầu vào | — | Đồng hồ hệ thống |
| ddr_ctrl_ready_i | Đầu vào | — | Nhận tín hiệu đầu vào sẵn sàng từ bộ điều khiển DDR |
| r0_req_i | Đầu vào | — | Đọc yêu cầu từ người khởi xướng 0 |
| r0_burst_size_i | Đầu vào | 8 bit | Đọc kích thước cụm |
| r0_rstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 0 |
| r0_ack_o | Đầu ra | — | Xác nhận của trọng tài để đọc yêu cầu từ người khởi tạo 0 |
| ………..còn tiếp | |||
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| r0_data_valid_o | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 0 |
| r0_done_o | Đầu ra | — | Đọc hoàn thành cho người khởi xướng 0 |
| r1_req_i | Đầu vào | — | Đọc yêu cầu từ người khởi xướng 1 |
| r1_burst_size_i | Đầu vào | 8 bit | Đọc kích thước cụm |
| r1_rstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 1 |
| r1_ack_o | Đầu ra | — | Xác nhận của trọng tài để đọc yêu cầu từ người khởi tạo 1 |
| r1_data_valid_o | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 1 |
| r1_done_o | Đầu ra | — | Đọc hoàn thành cho người khởi xướng 1 |
| r2_req_i | Đầu vào | — | Đọc yêu cầu từ người khởi xướng 2 |
| r2_burst_size_i | Đầu vào | 8 bit | Đọc kích thước cụm |
| r2_rstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 2 |
| r2_ack_o | Đầu ra | — | Xác nhận của trọng tài để đọc yêu cầu từ người khởi tạo 2 |
| r2_data_valid_o | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 2 |
| r2_done_o | Đầu ra | — | Đọc hoàn thành cho người khởi xướng 2 |
| r3_req_i | Đầu vào | — | Đọc yêu cầu từ người khởi xướng 3 |
| r3_burst_size_i | Đầu vào | 8 bit | Đọc kích thước cụm |
| r3_rstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 3 |
| r3_ack_o | Đầu ra | — | Xác nhận của trọng tài để đọc yêu cầu từ người khởi tạo 3 |
| r3_data_valid_o | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 3 |
| r3_done_o | Đầu ra | — | Đọc hoàn thành cho người khởi xướng 3 |
| r4_req_i | Đầu vào | — | Đọc yêu cầu từ người khởi xướng 4 |
| r4_burst_size_i | Đầu vào | 8 bit | Đọc kích thước cụm |
| r4_rstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 4 |
| r4_ack_o | Đầu ra | — | Xác nhận của trọng tài để đọc yêu cầu từ người khởi tạo 4 |
| r4_data_valid_o | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 4 |
| r4_done_o | Đầu ra | — | Đọc hoàn thành cho người khởi xướng 4 |
| r5_req_i | Đầu vào | — | Đọc yêu cầu từ người khởi xướng 5 |
| r5_burst_size_i | Đầu vào | 8 bit | Đọc kích thước cụm |
| r5_rstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 5 |
| r5_ack_o | Đầu ra | — | Xác nhận của trọng tài để đọc yêu cầu từ người khởi tạo 5 |
| r5_data_valid_o | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 5 |
| r5_done_o | Đầu ra | — | Đọc hoàn thành cho người khởi xướng 5 |
| r6_req_i | Đầu vào | — | Đọc yêu cầu từ người khởi xướng 6 |
| r6_burst_size_i | Đầu vào | 8 bit | Đọc kích thước cụm |
| r6_rstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 6 |
| r6_ack_o | Đầu ra | — | Xác nhận của trọng tài để đọc yêu cầu từ người khởi tạo 6 |
| r6_data_valid_o | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 6 |
| r6_done_o | Đầu ra | — | Đọc hoàn thành cho người khởi xướng 6 |
| r7_req_i | Đầu vào | — | Đọc yêu cầu từ người khởi xướng 7 |
| r7_burst_size_i | Đầu vào | 8 bit | Đọc kích thước cụm |
| ………..còn tiếp | |||
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| r7_rstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR từ nơi bắt đầu đọc cho kênh đọc 7 |
| r7_ack_o | Đầu ra | — | Xác nhận của trọng tài để đọc yêu cầu từ người khởi tạo 7 |
| r7_data_valid_o | Đầu ra | — | Đọc dữ liệu hợp lệ từ kênh đọc 7 |
| r7_done_o | Đầu ra | — | Đọc hoàn thành cho người khởi xướng 7 |
| rdata_o | Đầu ra | [AXI_DATA_WIDTH – 1:0] | Đầu ra dữ liệu video từ kênh đọc |
| w0_burst_size_i | Đầu vào | 8 bit | Ghi kích thước cụm |
| w0_data_i | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đầu vào dữ liệu video để ghi kênh 0 |
| w0_data_valid_i | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 0 |
| w0_req_i | Đầu vào | — | Viết yêu cầu từ người khởi xướng 0 |
| w0_wstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 0 |
| w0_ack_o | Đầu ra | — | Trọng tài xác nhận viết yêu cầu từ người khởi xướng 0 |
| w0_done_o | Đầu ra | — | Viết hoàn thành cho người khởi xướng 0 |
| w1_burst_size_i | Đầu vào | 8 bit | Ghi kích thước cụm |
| w1_data_i | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đầu vào dữ liệu video để ghi kênh 1 |
| w1_data_valid_i | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 1 |
| w1_req_i | Đầu vào | — | Viết yêu cầu từ người khởi xướng 1 |
| w1_wstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 1 |
| w1_ack_o | Đầu ra | — | Trọng tài xác nhận viết yêu cầu từ người khởi xướng 1 |
| w1_done_o | Đầu ra | — | Viết hoàn thành cho người khởi xướng 1 |
| w2_burst_size_i | Đầu vào | 8 bit | Ghi kích thước cụm |
| w2_data_i | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đầu vào dữ liệu video để ghi kênh 2 |
| w2_data_valid_i | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 2 |
| w2_req_i | Đầu vào | — | Viết yêu cầu từ người khởi xướng 2 |
| w2_wstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 2 |
| w2_ack_o | Đầu ra | — | Trọng tài xác nhận viết yêu cầu từ người khởi xướng 2 |
| w2_done_o | Đầu ra | — | Viết hoàn thành cho người khởi xướng 2 |
| w3_burst_size_i | Đầu vào | 8 bit | Ghi kích thước cụm |
| w3_data_i | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đầu vào dữ liệu video để ghi kênh 3 |
| w3_data_valid_i | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 3 |
| w3_req_i | Đầu vào | — | Viết yêu cầu từ người khởi xướng 3 |
| w3_wstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 3 |
| w3_ack_o | Đầu ra | — | Trọng tài xác nhận viết yêu cầu từ người khởi xướng 3 |
| w3_done_o | Đầu ra | — | Viết hoàn thành cho người khởi xướng 3 |
| w4_burst_size_i | Đầu vào | 8 bit | Ghi kích thước cụm |
| w4_data_i | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đầu vào dữ liệu video để ghi kênh 4 |
| w4_data_valid_i | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 4 |
| w4_req_i | Đầu vào | — | Viết yêu cầu từ người khởi xướng 4 |
| w4_wstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà quá trình ghi phải xảy ra từ kênh ghi 4 |
| ………..còn tiếp | |||
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| w4_ack_o | Đầu ra | — | Trọng tài xác nhận viết yêu cầu từ người khởi xướng 4 |
| w4_done_o | Đầu ra | — | Viết hoàn thành cho người khởi xướng 4 |
| w5_burst_size_i | Đầu vào | 8 bit | Ghi kích thước cụm |
| w5_data_i | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đầu vào dữ liệu video để ghi kênh 5 |
| w5_data_valid_i | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 5 |
| w5_req_i | Đầu vào | — | Viết yêu cầu từ người khởi xướng 5 |
| w5_wstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 5 |
| w5_ack_o | Đầu ra | — | Trọng tài xác nhận viết yêu cầu từ người khởi xướng 5 |
| w5_done_o | Đầu ra | — | Viết hoàn thành cho người khởi xướng 5 |
| w6_burst_size_i | Đầu vào | 8 bit | Ghi kích thước cụm |
| w6_data_i | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đầu vào dữ liệu video để ghi kênh 6 |
| w6_data_valid_i | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 6 |
| w6_req_i | Đầu vào | — | Viết yêu cầu từ người khởi xướng 6 |
| w6_wstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 6 |
| w6_ack_o | Đầu ra | — | Trọng tài xác nhận viết yêu cầu từ người khởi xướng 6 |
| w6_done_o | Đầu ra | — | Viết hoàn thành cho người khởi xướng 6 |
| w7_burst_size_i | Đầu vào | 8 bit | Ghi kích thước cụm |
| w7_data_i | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đầu vào dữ liệu video để ghi kênh 7 |
| w7_data_valid_i | Đầu vào | — | Ghi dữ liệu hợp lệ để ghi kênh 7 |
| w7_req_i | Đầu vào | — | Viết yêu cầu từ người khởi xướng 7 |
| w7_wstart_addr_i | Đầu vào | [AXI_ADDR_WIDTH – 1:0] | Địa chỉ DDR mà việc ghi phải xảy ra từ kênh ghi 7 |
| w7_ack_o | Đầu ra | — | Trọng tài xác nhận viết yêu cầu từ người khởi xướng 7 |
| w7_done_o | Đầu ra | — | Viết hoàn thành cho người khởi xướng 7 |
| Tín hiệu AXI I/F | |||
| Đọc địa chỉ kênh | |||
| khô khan_o | Đầu ra | [AXI_ID_WIDTH – 1:0] | Đọc ID địa chỉ. Nhận biết tag cho nhóm địa chỉ đọc của tín hiệu. |
| araddr_o | Đầu ra | [AXI_ADDR_WIDTH – 1:0] | Đọc địa chỉ. Cung cấp địa chỉ ban đầu của một giao dịch đọc liên tục.
Chỉ địa chỉ bắt đầu của cụm được cung cấp. |
| arlen_o | Đầu ra | [7:0] | Độ dài bùng nổ. Cung cấp số lần truyền chính xác trong một đợt. Thông tin này xác định số lần truyền dữ liệu được liên kết với địa chỉ. |
| arsize_o | Đầu ra | [2:0] | Kích thước bùng nổ. Kích thước của mỗi lần truyền trong cụm. |
| arburst_o | Đầu ra | [1:0] | Kiểu bùng nổ. Cùng với thông tin kích thước, chi tiết cách tính địa chỉ cho mỗi lần truyền trong cụm.
Cố định thành 2'b01 à Địa chỉ bùng nổ tăng dần. |
| arlock_o | Đầu ra | [1:0] | Loại khóa. Cung cấp thông tin bổ sung về các đặc tính nguyên tử của quá trình truyền.
Đã sửa thành 2'b00 à Truy cập bình thường. |
| ………..còn tiếp | |||
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| Archache_o | Đầu ra | [3:0] | Loại bộ đệm. Cung cấp thông tin bổ sung về các đặc điểm có thể lưu trong bộ nhớ cache của quá trình truyền.
Đã sửa thành 4'b0000 à Không thể lưu vào bộ nhớ cache và không thể lưu vào bộ đệm. |
| aprot_o | Đầu ra | [2:0] | Loại bảo vệ. Cung cấp thông tin đơn vị bảo vệ cho giao dịch. Đã sửa thành 3'b000 à Truy cập dữ liệu bình thường, an toàn. |
| arvalid_o | Đầu ra | — | Đọc địa chỉ hợp lệ. Khi ở mức CAO, địa chỉ đã đọc và thông tin điều khiển hợp lệ và duy trì ở mức cao cho đến khi tín hiệu xác nhận địa chỉ ở mức cao.
1 = Địa chỉ và thông tin điều khiển hợp lệ 0 = Địa chỉ và thông tin điều khiển không hợp lệ |
| rồi_o | Đầu vào | — | Đọc địa chỉ đã sẵn sàng. Mục tiêu sẵn sàng chấp nhận một địa chỉ và các tín hiệu điều khiển liên quan.
1 = mục tiêu đã sẵn sàng 0 = mục tiêu chưa sẵn sàng |
| Đọc kênh dữ liệu | |||
| thoát khỏi | Đầu vào | [AXI_ID_WIDTH – 1:0] | đọc ID tag. TÔI tag của nhóm dữ liệu đọc của tín hiệu. Giá trị thoát được tạo bởi mục tiêu và phải khớp với giá trị khô của giao dịch đã đọc mà nó đang phản hồi. |
| dữ liệu | Đầu vào | [AXI_DATA_WIDTH – 1:0] | Đọc dữ liệu |
| trả lời | Đầu vào | [1:0] | Đọc phản hồi.
Trạng thái của chuyển đọc. Các phản hồi được phép là OKAY, EXOKAY, SLVERR và DECERR. |
| lần cuối | Đầu vào | — | Đọc cuối cùng.
Lần truyền cuối cùng trong một đợt đọc. |
| hợp lệ | Đầu vào | — | Đọc hợp lệ. Dữ liệu đọc cần thiết có sẵn và quá trình truyền đọc có thể hoàn tất.
1 = đọc dữ liệu có sẵn 0 = đọc dữ liệu không khả dụng |
| sẵn sàng | Đầu ra | — | Đọc sẵn sàng. Người khởi tạo có thể chấp nhận dữ liệu đã đọc và thông tin phản hồi.
1 = người khởi xướng đã sẵn sàng 0 = người khởi xướng chưa sẵn sàng |
| Viết địa chỉ kênh | |||
| đáng sợ | Đầu ra | [AXI_ID_WIDTH – 1:0] | Viết địa chỉ ID. Nhận biết tag cho nhóm địa chỉ ghi của tín hiệu. |
| giải thưởng | Đầu ra | [AXI_ADDR_WIDTH – 1:0] | Viết địa chỉ. Cung cấp địa chỉ của lần chuyển đầu tiên trong giao dịch ghi nhiều lần. Các tín hiệu điều khiển liên quan được sử dụng để xác định địa chỉ của các lần truyền còn lại trong cụm. |
| dùi | Đầu ra | [7:0] | Độ dài bùng nổ. Cung cấp số lần truyền chính xác trong một đợt. Thông tin này xác định số lần truyền dữ liệu được liên kết với địa chỉ. |
| kích thước lớn | Đầu ra | [2:0] | Kích thước bùng nổ. Kích thước của mỗi lần truyền trong cụm. Đèn nhấp nháy làn byte cho biết chính xác làn byte nào cần cập nhật. |
| bùng nổ | Đầu ra | [1:0] | Kiểu bùng nổ. Cùng với thông tin kích thước, chi tiết cách tính địa chỉ cho mỗi lần truyền trong cụm.
Cố định thành 2'b01 à Địa chỉ bùng nổ tăng dần. |
| ………..còn tiếp | |||
| Tín hiệu Tên | Phương hướng | Chiều rộng | Sự miêu tả |
| đánh thức | Đầu ra | [1:0] | Loại khóa. Cung cấp thông tin bổ sung về các đặc tính nguyên tử của quá trình truyền.
Đã sửa thành 2'b00 à Truy cập bình thường. |
| awcache | Đầu ra | [3:0] | Loại bộ đệm. Cho biết các thuộc tính có thể đệm, có thể lưu trong bộ nhớ cache, ghi qua, ghi lại và phân bổ của giao dịch.
Đã sửa thành 4'b0000 à Không thể lưu vào bộ nhớ cache và không thể lưu vào bộ đệm. |
| awprot | Đầu ra | [2:0] | Loại bảo vệ. Cho biết mức độ bảo vệ bình thường, đặc quyền hoặc an toàn của giao dịch và liệu giao dịch là truy cập dữ liệu hay truy cập chỉ thị. Đã sửa thành 3'b000 à Truy cập dữ liệu bình thường, an toàn. |
| không hợp lệ | Đầu ra | — | Viết địa chỉ hợp lệ. Cho biết địa chỉ ghi hợp lệ và thông tin điều khiển có sẵn.
1 = địa chỉ và thông tin điều khiển có sẵn 0 = địa chỉ và thông tin điều khiển không có sẵn. Thông tin địa chỉ và điều khiển vẫn ổn định cho đến khi tín hiệu xác nhận địa chỉ đã ở mức CAO. |
| rồi | Đầu vào | — | Viết địa chỉ đã sẵn sàng. Cho biết mục tiêu đã sẵn sàng chấp nhận một địa chỉ và các tín hiệu điều khiển liên quan.
1 = mục tiêu đã sẵn sàng 0 = mục tiêu chưa sẵn sàng |
| Viết kênh dữ liệu | |||
| dữ liệu | Đầu ra | [AXI_DATA_WIDTH – 1:0] | Viết dữ liệu |
| wstrb | Đầu ra | [AXI_DATA_WIDTH – 8:0] | Viết tủ quần áo. Tín hiệu này cho biết các làn byte nào sẽ được cập nhật trong bộ nhớ. Có một lần ghi cho mỗi tám bit của bus dữ liệu ghi. |
| cuối cùng | Đầu ra | — | Viết cuối cùng. Lần chuyển cuối cùng trong một đợt ghi. |
| hợp lệ | Đầu ra | — | Viết hợp lệ. Dữ liệu ghi hợp lệ và tủ quần áo có sẵn. 1 = ghi dữ liệu và tủ quần áo có sẵn
0 = ghi dữ liệu và tủ quần áo không khả dụng |
| loằng ngoằng | Đầu vào | — | Viết sẵn sàng. Mục tiêu có thể chấp nhận dữ liệu ghi. 1 = mục tiêu đã sẵn sàng
0 = mục tiêu chưa sẵn sàng |
| Viết kênh phản hồi | |||
| đấu giá | Đầu vào | [AXI_ID_WIDTH – 1:0] | ID phản hồi. Việc xác định tag của phản ứng viết. Giá trị giá thầu phải khớp với giá trị mong muốn của giao dịch ghi mà mục tiêu đang phản hồi. |
| mùi thơm | Đầu vào | [1:0] | Viết phản hồi. Trạng thái của giao dịch ghi. Các phản hồi được phép là OKAY, EXOKAY, SLVERR và DECERR. |
| hợp lệ | Đầu vào | — | Viết phản hồi hợp lệ. Phản hồi ghi hợp lệ có sẵn. 1 = viết phản hồi có sẵn
0 = viết phản hồi không có sẵn |
| bánh mì | Đầu ra | — | Đáp ứng sẵn sàng. Initiator có thể chấp nhận thông tin phản hồi.
1 = người khởi xướng đã sẵn sàng 0 = người khởi xướng chưa sẵn sàng |
Sơ đồ thời gian (Đặt câu hỏi)
Phần này thảo luận về sơ đồ thời gian DDR_AXI4_Arbiter. Các số liệu sau đây cho thấy kết nối của đầu vào yêu cầu đọc và ghi, địa chỉ bộ nhớ bắt đầu, đầu vào ghi từ bộ khởi tạo bên ngoài, xác nhận đọc hoặc ghi và đầu vào hoàn thành đọc hoặc ghi do bộ phân xử đưa ra.
Hình 3-1. Sơ đồ thời gian cho Tín hiệu được sử dụng trong Viết/Đọc thông qua Giao diện AXI4
Testbench (Đặt câu hỏi)
Một testbench hợp nhất được sử dụng để xác minh và kiểm tra DDR_AXI4_Arbiter được gọi là testbench của người dùng. Testbench được cung cấp để kiểm tra chức năng của IP DDR_AXI4_Arbiter. Testbench này chỉ hoạt động cho hai kênh đọc và hai kênh ghi với cấu hình Giao diện Bus.
Mô phỏng (Đặt câu hỏi)
Các bước sau đây mô tả cách mô phỏng lõi bằng testbench:
- Mở tab Danh mục Libero® SoC, mở rộng Giải pháp-Video, bấm đúp vào DDR_AXI4_Arbiter, sau đó bấm OK. Tài liệu liên quan đến IP được liệt kê trong Tài liệu. Quan trọng: Nếu bạn không nhìn thấy tab Danh mục, hãy điều hướng đến View > menu Windows và nhấp vào Danh mục để hiển thị.
Hình 4-1. Lõi IP DDR_AXI4_Arbiter trong Danh mục Libero SoC
Cửa sổ tạo thành phần xuất hiện như hình dưới đây. Nhấp vào OK. Đảm bảo rằng Tên là DDR_AXI4_ARBITER_PF_C0.
Hình 4-2. Tạo thành phần
Cấu hình IP cho 2 kênh đọc, 2 kênh ghi và chọn Bus Interface như hình sau và nhấn OK để tạo IP.
Hình 4-3. Cấu hình
Trên tab Stimulus Hierarchy, chọn testbench (DDR_AXI4_ARBITER_PF_tb.v), nhấp chuột phải rồi nhấp vào Mô phỏng thiết kế tiền tổng hợp > Mở tương tác.
Quan trọng: Nếu bạn không thấy tab Hệ thống phân cấp kích thích, hãy điều hướng đến View > menu Windows và nhấp vào Hệ thống phân cấp kích thích để hiển thị.
Hình 4-4. Mô phỏng thiết kế tiền tổng hợp
ModelSim mở bằng testbench file, như thể hiện trong hình sau.
Hình 4-5. Cửa sổ mô phỏng ModelSim
Quan trọng: Nếu quá trình mô phỏng bị gián đoạn do giới hạn thời gian chạy được chỉ định trong tệp .do file, sử dụng lệnh run -all để hoàn thành mô phỏng.
Lịch sử sửa đổi (Đặt câu hỏi)
Lịch sử sửa đổi mô tả những thay đổi đã được thực hiện trong tài liệu. Những thay đổi được liệt kê theo bản sửa đổi, bắt đầu từ ấn phẩm mới nhất.
Bảng 5-1. Lịch sử sửa đổi
| Ôn tập | Ngày | Sự miêu tả |
| A | 04/2023 | Sau đây là danh sách các thay đổi trong phiên bản A của tài liệu:
• Đã di chuyển tài liệu sang mẫu Microchip. • Đã cập nhật số tài liệu thành DS00004976A từ 50200950. • Thêm 4. bàn thử nghiệm. |
| 2.0 | — | Sau đây là danh sách các thay đổi trong phiên bản 2.0 của tài liệu:
• Thêm Hình 1-2. • Thêm Bảng 2-2. • Cập nhật tên một số tín hiệu đầu vào và đầu ra trong Bảng 2-2. |
| 1.0 | — | Phiên bản phát hành đầu tiên. |
Hỗ trợ FPGA của Microchip (Đặt câu hỏi)
Nhóm sản phẩm Microchip FPGA hỗ trợ các sản phẩm của mình bằng các dịch vụ hỗ trợ khác nhau, bao gồm Dịch vụ khách hàng, Trung tâm hỗ trợ kỹ thuật khách hàng, webtrang web, và các văn phòng bán hàng trên toàn thế giới. Khách hàng nên truy cập các tài nguyên trực tuyến của Microchip trước khi liên hệ với bộ phận hỗ trợ vì rất có thể các truy vấn của họ đã được trả lời. Liên hệ với Trung tâm hỗ trợ kỹ thuật qua webtrang web tại www.microchip.com/support. Đề cập đến Số phần của thiết bị FPGA, chọn loại vỏ thích hợp và tải lên thiết kế files trong khi tạo trường hợp hỗ trợ kỹ thuật. Liên hệ với Dịch vụ khách hàng để được hỗ trợ về sản phẩm phi kỹ thuật, chẳng hạn như giá sản phẩm, nâng cấp sản phẩm, thông tin cập nhật, trạng thái đơn hàng và ủy quyền.
- Từ Bắc Mỹ, gọi 800.262.1060
- Từ phần còn lại của thế giới, hãy gọi 650.318.4460
- Fax, từ bất cứ nơi nào trên thế giới, 650.318.8044
Thông tin vi mạch (Đặt câu hỏi)
Vi mạch Webtrang web (Đặt câu hỏi)
Microchip cung cấp hỗ trợ trực tuyến thông qua webtrang web tại www.microchip.com/. Đây webtrang web được sử dụng để làm files và thông tin dễ dàng có sẵn cho khách hàng. Một số nội dung có sẵn bao gồm:
- Hỗ trợ sản phẩm – Bảng dữ liệu và errata, ghi chú ứng dụng và sampchương trình le, tài nguyên thiết kế, hướng dẫn người dùng và tài liệu hỗ trợ phần cứng, bản phát hành phần mềm mới nhất và phần mềm lưu trữ
- Hỗ trợ kỹ thuật chung – Câu hỏi thường gặp (FAQ), yêu cầu hỗ trợ kỹ thuật, nhóm thảo luận trực tuyến, danh sách thành viên chương trình đối tác thiết kế Microchip
- Kinh doanh vi mạch – Hướng dẫn chọn sản phẩm và đặt hàng, thông cáo báo chí mới nhất của Microchip, danh sách các hội thảo và sự kiện, danh sách các văn phòng bán hàng, nhà phân phối và đại diện nhà máy của Microchip
Dịch vụ thông báo thay đổi sản phẩm (Đặt câu hỏi)
Dịch vụ thông báo thay đổi sản phẩm của Microchip giúp khách hàng cập nhật các sản phẩm của Microchip. Người đăng ký sẽ nhận được thông báo qua email bất cứ khi nào có thay đổi, cập nhật, sửa đổi hoặc lỗi liên quan đến dòng sản phẩm cụ thể hoặc công cụ phát triển được quan tâm. Để đăng ký, hãy vào www.microchip.com/pcn và làm theo hướng dẫn đăng ký.
Hỗ trợ khách hàng (Đặt câu hỏi)
Người dùng sản phẩm Microchip có thể nhận được hỗ trợ thông qua một số kênh:
- Nhà phân phối hoặc đại diện
- Văn phòng bán hàng địa phương
- Kỹ sư giải pháp nhúng (ESE)
- Hỗ trợ kỹ thuật
Khách hàng nên liên hệ với nhà phân phối, đại diện hoặc ESE của họ để được hỗ trợ. Văn phòng bán hàng địa phương cũng có sẵn để giúp khách hàng. Một danh sách các văn phòng bán hàng và địa điểm được bao gồm trong tài liệu này. Hỗ trợ kỹ thuật có sẵn thông qua webtrang web tại: www.microchip.com/support.
Microchip đưa ra tính năng bảo vệ mã (Đặt câu hỏi)
Lưu ý các chi tiết sau đây về tính năng bảo vệ mã trên các sản phẩm của Microchip:
- Các sản phẩm Microchip đáp ứng các thông số kỹ thuật có trong Bảng dữ liệu Microchip cụ thể của sản phẩm đó.
- Microchip tin rằng dòng sản phẩm của mình an toàn khi sử dụng đúng mục đích, trong thông số kỹ thuật vận hành và trong điều kiện bình thường.
- Microchip coi trọng và tích cực bảo vệ quyền sở hữu trí tuệ của mình. Hành vi cố gắng vi phạm các tính năng bảo vệ mã của sản phẩm Microchip bị nghiêm cấm và có thể vi phạm Đạo luật bản quyền kỹ thuật số thiên niên kỷ.
- Cả Microchip và bất kỳ nhà sản xuất chất bán dẫn nào khác đều không thể đảm bảo tính bảo mật của mã của mình. Bảo vệ mã không có nghĩa là chúng tôi đảm bảo sản phẩm là "không thể phá vỡ". Bảo vệ mã liên tục phát triển. Microchip cam kết liên tục cải thiện các tính năng bảo vệ mã của sản phẩm của chúng tôi.
Thông báo pháp lý (Đặt câu hỏi)
Ấn phẩm này và thông tin ở đây chỉ có thể được sử dụng với các sản phẩm của Microchip, bao gồm thiết kế, thử nghiệm và tích hợp các sản phẩm của Microchip với ứng dụng của bạn. Việc sử dụng thông tin này theo bất kỳ cách nào khác đều vi phạm các điều khoản này. Thông tin liên quan đến các ứng dụng của thiết bị chỉ được cung cấp để thuận tiện cho bạn và có thể bị thay thế bởi các bản cập nhật. Bạn có trách nhiệm đảm bảo rằng ứng dụng của bạn đáp ứng các thông số kỹ thuật của bạn. Liên hệ với văn phòng bán hàng Microchip tại địa phương của bạn để được hỗ trợ thêm hoặc nhận hỗ trợ thêm tại www.microchip.com/en-us/support/design-help/ khách hàng-hỗ trợ-dịch vụ. THÔNG TIN NÀY ĐƯỢC CUNG CẤP BỞI MICROCHIP “NGUYÊN TRẠNG”. MICROCHIP KHÔNG TUYÊN BỐ HOẶC ĐẢM BẢO DƯỚI BẤT KỲ HÌNH THỨC NÀO, DÙ RÕ RÀNG HAY NGỤ Ý, BẰNG VĂN BẢN HOẶC LỜI NÓI, THEO LUẬT ĐỊNH HAY CÁCH NÀO, LIÊN QUAN ĐẾN THÔNG TIN BAO GỒM NHƯNG KHÔNG GIỚI HẠN BẤT KỲ BẢO ĐẢM NGỤ Ý NÀO VỀ VIỆC KHÔNG VI PHẠM, KHẢ NĂNG BÁN ĐƯỢC VÀ TÍNH PHÙ HỢP CHO MỘT MỤC ĐÍCH CỤ THỂ, HOẶC BẢO HÀNH LIÊN QUAN ĐẾN TÌNH TRẠNG, CHẤT LƯỢNG HOẶC HIỆU SUẤT CỦA NÓ. Trong mọi trường hợp, MICROCHIP SẼ KHÔNG CHỊU TRÁCH NHIỆM PHÁP LÝ CHO BẤT KỲ MẤT MẤT, THIỆT HẠI, CHI PHÍ, HOẶC CHI PHÍ TRỰC TIẾP, ĐẶC BIỆT, TRÁCH NHIỆM, NGẪU NHIÊN HOẶC DUY NHẤT DƯỚI BẤT KỲ HÌNH THỨC NÀO LIÊN QUAN ĐẾN THÔNG TIN HOẶC VIỆC SỬ DỤNG THÔNG TIN NÀY, TUY NHIÊN, GÂY RA, NGAY CẢ KHI MICROCHIP ĐÃ ĐƯỢC TƯ VẤN KHẢ NĂNG HAY THIỆT HẠI CÓ THỂ DỰ BÁO ĐƯỢC? TRONG PHẠM VI TỐI ĐA ĐƯỢC PHÁP LUẬT CHO PHÉP, TỔNG TRÁCH NHIỆM PHÁP LÝ CỦA MICROCHIP ĐỐI VỚI TẤT CẢ CÁC KHIẾU NẠI DƯỚI BẤT KỲ CÁCH NÀO LIÊN QUAN ĐẾN THÔNG TIN HOẶC VIỆC SỬ DỤNG THÔNG TIN SẼ KHÔNG VƯỢT QUÁ SỐ PHÍ MÀ BẠN ĐÃ THANH TOÁN TRỰC TIẾP CHO MICROCHIP, NẾU CÓ, MÀ BẠN ĐÃ THANH TOÁN TRỰC TIẾP CHO MICROCHIP ĐỂ CÓ THÔNG TIN. Việc sử dụng các thiết bị Microchip trong các ứng dụng hỗ trợ sự sống và/hoặc an toàn hoàn toàn do người mua chịu rủi ro và người mua đồng ý bảo vệ, bồi thường và giữ cho Microchip không bị tổn hại trước mọi thiệt hại, khiếu nại, kiện tụng hoặc chi phí phát sinh từ việc sử dụng đó. Không có giấy phép nào được chuyển tải, ngầm định hay theo cách khác, theo bất kỳ quyền sở hữu trí tuệ nào của Microchip trừ khi có quy định khác.
Nhãn hiệu (Đặt câu hỏi)
Tên và logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron và XMEGA là các nhãn hiệu đã đăng ký của Microchip Technology Incorporated tại Hoa Kỳ và các quốc gia khác. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime và ZL là các nhãn hiệu đã đăng ký của Microchip Technology Incorporated in the USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Lập trình nối tiếp trong mạch, ICSP, INICnet, Song song thông minh, IntelliMOS, Kết nối giữa các chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Biểu trưng được chứng nhận, MPLIB, MPLINK, MultiTRAK, NetDetach, Tạo mã toàn trí, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, xác minh, ViewSpan, WiperLock, XpressConnect và ZENA là các thương hiệu của Microchip Technology Incorporated tại Hoa Kỳ và các quốc gia khác. SQTP là nhãn hiệu dịch vụ của Microchip Technology Incorporated tại Hoa Kỳ Logo Adaptec, Tần suất theo yêu cầu, Công nghệ lưu trữ Silicon và Symmcom là các nhãn hiệu đã đăng ký của Microchip Technology Inc. tại các quốc gia khác. GestIC là nhãn hiệu đã đăng ký của Microchip Technology Germany II GmbH & Co. KG, một công ty con của Microchip Technology Inc., ở các quốc gia khác. Tất cả các nhãn hiệu khác được đề cập ở đây là tài sản của các công ty tương ứng. © 2023, Microchip Technology Incorporated và các công ty con. Đã đăng ký Bản quyền.
Mã số định danh quốc tế: 978-1-6683-2302-1 Hệ thống Quản lý Chất lượng (Đặt câu hỏi) Để biết thông tin về Hệ thống Quản lý Chất lượng của Microchip, vui lòng truy cập www.microchip.com/quality.
Bán hàng và dịch vụ trên toàn thế giới
| CHÂU MỸ | CHÂU Á/THÁI BÌNH DƯƠNG | CHÂU Á/THÁI BÌNH DƯƠNG | CHÂU ÂU |
| Doanh nghiệp Văn phòng
2355 Tây Chandler Blvd. Chandler, AZ 85224-6199 Điện thoại: 480-792-7200 Fax: 480-792-7277 Hỗ trợ kỹ thuật: www.microchip.com/support Web Địa chỉ: www.microchip.com Atlanta Duluth, GA Điện thoại: 678-957-9614 Fax: 678-957-1455 Austin, TX Điện thoại: 512-257-3370 Boston Westborough, MA Điện thoại: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Điện thoại: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Điện thoại: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Điện thoại: 248-848-4000 Houston, TX Điện thoại: 281-894-5983 Indianapolis Noblesville, IN ĐT: 317-773-8323 Fax: 317-773-5453 Điện thoại: 317-536-2380 Los Angeles Sứ mệnh Viejo, CA Điện thoại: 949-462-9523 Fax: 949-462-9608 Điện thoại: 951-273-7800 Raleigh, Bắc Carolina Điện thoại: 919-844-7510 New York, New York Điện thoại: 631-435-6000 San Jose, CA Điện thoại: 408-735-9110 Điện thoại: 408-436-4270 Canada – Toronto Điện thoại: 905-695-1980 Fax: 905-695-2078 |
Úc – Sydney
Điện thoại: 61-2-9868-6733 Trung Quốc – Bắc Kinh Điện thoại: 86-10-8569-7000 Trung Quốc - Thành Đô Điện thoại: 86-28-8665-5511 Trung Quốc – Trùng Khánh Điện thoại: 86-23-8980-9588 Trung Quốc - Dongguan Điện thoại: 86-769-8702-9880 Trung Quốc – Quảng Châu Điện thoại: 86-20-8755-8029 Trung Quốc - Hàng Châu Điện thoại: 86-571-8792-8115 Trung Quốc - Đặc khu hành chính Hồng Kông Điện thoại: 852-2943-5100 Trung Quốc - Nam Kinh Điện thoại: 86-25-8473-2460 Trung Quốc - Thanh Đảo Điện thoại: 86-532-8502-7355 Trung Quốc – Thượng Hải Điện thoại: 86-21-3326-8000 Trung Quốc - Thẩm Dương Điện thoại: 86-24-2334-2829 Trung Quốc - Thâm Quyến Điện thoại: 86-755-8864-2200 Trung Quốc - Tô Châu Điện thoại: 86-186-6233-1526 Trung Quốc - Vũ Hán Điện thoại: 86-27-5980-5300 Trung Quốc - Tây An Điện thoại: 86-29-8833-7252 Trung Quốc - Hạ Môn Điện thoại: 86-592-2388138 Trung Quốc - Chu Hải Điện thoại: 86-756-3210040 |
Ấn Độ – Bangalore
Điện thoại: 91-80-3090-4444 Ấn Độ - New Delhi Điện thoại: 91-11-4160-8631 Ấn Độ - Pune Điện thoại: 91-20-4121-0141 Nhật Bản – Osaka Điện thoại: 81-6-6152-7160 Nhật Bản – Tokyo ĐT: 81-3-6880- 3770 Hàn Quốc - Daegu Điện thoại: 82-53-744-4301 Hàn Quốc - Seoul Điện thoại: 82-2-554-7200 Malaysia - Kuala Lumpur Điện thoại: 60-3-7651-7906 Malaysia - Penang Điện thoại: 60-4-227-8870 Philippines – Manila Điện thoại: 63-2-634-9065 Singapore Điện thoại: 65-6334-8870 Đài Loan - Hsin Chu Điện thoại: 886-3-577-8366 Đài Loan - Cao Hùng Điện thoại: 886-7-213-7830 Đài Loan – Đài Bắc Điện thoại: 886-2-2508-8600 Thái Lan – Băng Cốc Điện thoại: 66-2-694-1351 Việt Nam - Hồ Chí Minh Điện thoại: 84-28-5448-2100 |
Áo - Wels
Điện thoại: 43-7242-2244-39 Số Fax: 43-7242-2244-393 Đan Mạch – Copenhagen Điện thoại: 45-4485-5910 Số Fax: 45-4485-2829 Phần Lan - Espoo Điện thoại: 358-9-4520-820 Pháp – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Đức – Garching Điện thoại: 49-8931-9700 Đức - Haan Điện thoại: 49-2129-3766400 Đức – Heilbronn Điện thoại: 49-7131-72400 Đức - Karlsruhe Điện thoại: 49-721-625370 Đức – Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Đức – Rosenheim Điện thoại: 49-8031-354-560 Israel – Ra'anana Điện thoại: 972-9-744-7705 Ý - Milan Điện thoại: 39-0331-742611 Số Fax: 39-0331-466781 Ý - Padova Điện thoại: 39-049-7625286 Hà Lan - Drunen Điện thoại: 31-416-690399 Số Fax: 31-416-690340 Na Uy - Trondheim Điện thoại: 47-72884388 Ba Lan – Warsaw Điện thoại: 48-22-3325737 Rumani – Bucharest Tel: 40-21-407-87-50 Tây Ban Nha - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Thụy Điển - Gothenberg Tel: 46-31-704-60-40 Thụy Điển – Stockholm Điện thoại: 46-8-5090-4654 Vương quốc Anh - Wokingham Điện thoại: 44-118-921-5800 Số Fax: 44-118-921-5820 |
© 2023 Microchip Technology Inc. và các công ty con của nó
Tài liệu / Tài nguyên
 |
MICROCHIP DDR AXI4 Trọng tài [tập tin pdf] Hướng dẫn sử dụng Người phân xử DDR AXI4, Người phân xử DDR AXI4, Người phân xử |
