MICROCHIP DDR AXI4 Arbiter
pengenalan: Piawaian protokol AXI4-Stream menggunakan istilah Master dan Slave. Terminologi Microchip yang setara yang digunakan dalam dokumen ini ialah Pemula dan Sasaran, masing-masing.
Ringkasan: Jadual berikut menyediakan ringkasan ciri-ciri Arbiter DDR AXI4.
| Ciri | Nilai |
|---|---|
| Versi Teras | DDR AXI4 Arbiter v2.2 |
| Keluarga Peranti yang Disokong | – |
| Pelesenan Aliran Alat yang Disokong | – |
ciri-ciri: DDR AXI4 Arbiter mempunyai ciri utama berikut:
- Teras IP mesti dipasang pada Katalog IP perisian Libero SoC.
- Teras dikonfigurasikan, dijana dan dijadikan instantiated dalam alat SmartDesign untuk dimasukkan dalam senarai projek Libero.
Penggunaan dan Prestasi Peranti:
| Butiran Peranti | Keluarga | Peranti | Sumber | Prestasi (MHz) |
|---|---|---|---|---|
| LUTs DFF RAMs LSRAM SRAM Math Blocks Chip Globals | PolarFire | MPF300T-1 | 5411 4202 | 266 |
Penerangan Fungsian
Penerangan Fungsian: Bahagian ini menerangkan butiran pelaksanaan DDR_AXI4_Arbiter. Rajah berikut menunjukkan rajah pin-keluar peringkat atas bagi Arbiter DDR AXI4.
Parameter dan Isyarat Antara Muka DDR_AXI4_Arbiter
Tetapan Konfigurasi:
Tetapan konfigurasi untuk DDR_AXI4_Arbiter tidak dinyatakan dalam dokumen ini.
Isyarat Input dan Output:
Isyarat input dan output untuk DDR_AXI4_Arbiter tidak dinyatakan dalam dokumen ini.
Rajah Masa
Gambar rajah masa untuk DDR_AXI4_Arbiter tidak dinyatakan dalam dokumen ini.
Testbench
Simulasi:
Butiran simulasi untuk DDR_AXI4_Arbiter tidak dinyatakan dalam dokumen ini.
Sejarah Semakan
Sejarah semakan untuk DDR_AXI4_Arbiter tidak dinyatakan dalam dokumen ini.
Sokongan FPGA mikrocip
Maklumat Sokongan FPGA Microchip untuk DDR_AXI4_Arbiter tidak dinyatakan dalam dokumen ini.
Arahan Penggunaan Produk
- Pasang DDR AXI4 Arbiter v2.2 pada Katalog IP perisian Libero SoC.
- Konfigurasikan, jana dan nyatakan teras dalam alat SmartDesign untuk dimasukkan dalam senarai projek Libero.
Pengenalan (Tanya Soalan)
Kenangan adalah sebahagian daripada mana-mana aplikasi video dan grafik biasa. Ia digunakan untuk menimbal keseluruhan bingkai video apabila memori tempatan FPGA tidak mencukupi untuk menahan keseluruhan bingkai. Apabila terdapat berbilang bacaan dan tulis bingkai video ke dalam DDR, seorang penimbang tara akan diperlukan untuk menimbang tara antara berbilang permintaan. IP Arbiter DDR AXI4 menyediakan 8 saluran tulis untuk menulis penimbal bingkai ke dalam memori DDR luaran dan 8 saluran baca untuk membaca bingkai daripada memori luaran. Timbangtara adalah berdasarkan asas siapa cepat dia dapat. Jika dua permintaan berlaku serentak, saluran dengan nombor saluran yang lebih rendah akan diberi keutamaan. Pengadil menyambung ke IP pengawal DDR melalui antara muka AXI4. Arbiter DDR AXI4 menyediakan antara muka AXI4 Initiator kepada pengawal pada cip DDR. Pengadil menyokong sehingga lapan saluran tulis dan lapan saluran baca. Blok itu menimbang tara antara lapan saluran baca untuk menyediakan akses kepada saluran baca AXI dengan cara siapa cepat dia dapat. Blok itu menimbang tara antara lapan saluran tulis untuk menyediakan akses kepada saluran tulis AXI dengan cara siapa cepat dia dapat. Kesemua lapan saluran baca dan tulis mempunyai keutamaan yang sama. Antara muka AXI4 Initiator IP Arbiter boleh dikonfigurasikan untuk pelbagai lebar data antara 64 bit hingga 512 bit.
Penting: Piawaian protokol AXI4-Stream menggunakan istilah "Master" dan "Slave". Terminologi Microchip yang setara yang digunakan dalam dokumen ini ialah Pemula dan Sasaran, masing-masing.
Ringkasan (Tanya Soalan)
Jadual berikut menyediakan ringkasan ciri-ciri Arbiter DDR AXI4.
Jadual 1. Ciri-ciri Penimbangtara DDR AXI4
Dokumen ini digunakan untuk DDR AXI4 Arbiter v2.2.
- SoC PolarFire®
- PolarFire
- RTG4™
- IGLOO® 2
- SmartFusion® 2
Memerlukan Libero® SoC v12.3 atau keluaran yang lebih baru. IP boleh digunakan dalam mod RTL tanpa sebarang lesen. Untuk maklumat lanjut, lihat DDR_AXI4_Arbiter.
Ciri-ciri (Tanya Soalan)
DDR AXI4 Arbiter mempunyai ciri utama berikut:
- Lapan Tulis saluran
- Lapan saluran Baca
- Antara Muka AXI4 kepada pengawal DDR
- Lebar AXI4 boleh dikonfigurasikan: 64, 128, 256 dan 512 bit
- Lebar Alamat Boleh Dikonfigurasikan: 32 hingga 64 bit
Pelaksanaan Teras IP dalam Suite Reka Bentuk Libero® (Tanya Soalan)
Teras IP mesti dipasang pada Katalog IP perisian Libero SoC. Ini dipasang secara automatik melalui fungsi kemas kini Katalog IP dalam perisian Libero SoC, atau teras IP dimuat turun secara manual daripada katalog. Setelah teras IP dipasang dalam Katalog IP perisian SoC Libero, teras dikonfigurasikan, dijana dan dijadikan instantiated dalam alat SmartDesign untuk dimasukkan dalam senarai projek Libero.
Penggunaan dan Prestasi Peranti (Tanya Soalan)
Jadual berikut menyenaraikan penggunaan peranti yang digunakan untuk DDR_AXI4_Arbiter.
Jadual 2. Penggunaan DDR_AXI4_Arbiter
| Peranti Butiran | Sumber | Prestasi (MHz) | RAM | Blok Matematik | Cip Global | |||
| Keluarga | Peranti | LUTs | DFF | LSRAM | μSRAM | |||
| SoC PolarFire® | MPFS250T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| PolarFire | MPF300T-1 | 5411 | 4202 | 266 | 13 | 1 | 0 | 0 |
| SmartFusion® 2 | M2S150-1 | 5546 | 4309 | 192 | 15 | 1 | 0 | 0 |
Penting:
- Data dalam jadual sebelumnya ditangkap menggunakan tetapan sintesis dan susun atur biasa. IP dikonfigurasikan untuk lapan saluran tulis, lapan saluran baca, lebar alamat 32 bit dan lebar data konfigurasi 512 bit.
- Jam dihadkan kepada 200 MHz semasa menjalankan analisis pemasaan untuk mencapai nombor prestasi.
Penerangan Fungsian (Tanya Soalan)
Bahagian ini menerangkan butiran pelaksanaan DDR_AXI4_Arbiter. Rajah berikut menunjukkan rajah pin-keluar peringkat atas bagi Arbiter DDR AXI4. Rajah 1-1. Gambarajah Blok Pin-Out Tahap Atas untuk Antara Muka Penimbangtara Asli
Rajah berikut menunjukkan rajah blok peringkat sistem DDR_AXI4_Arbiter dalam mod antara muka Bas. Rajah 1-2. Rajah Blok Tahap Sistem DDR_AXI4_Arbiter
Transaksi baca dicetuskan dengan menetapkan isyarat input r(x)_req_i tinggi pada saluran baca tertentu. Pengadil bertindak balas dengan pengakuan apabila ia bersedia untuk memberi perkhidmatan kepada permintaan baca. Kemudian ia samples alamat AXI permulaan dan membaca saiz pecah yang merupakan input daripada pemula luaran. Saluran memproses input dan menjana transaksi AXI yang diperlukan untuk membaca data daripada memori DDR. Output data baca daripada penimbang tara adalah biasa kepada semua saluran baca. Semasa data dibacakan, data bacaan yang sah bagi saluran yang sepadan menjadi tinggi. Tamat transaksi baca dilambangkan dengan isyarat baca selesai apabila semua bait yang diminta dihantar keluar. Sama seperti transaksi baca, transaksi tulis dicetuskan dengan menetapkan isyarat input w(x)_req_i tinggi. Bersama-sama dengan isyarat permintaan, alamat mula tulis dan panjang pecah mesti disediakan semasa permintaan. Apabila penimbang tara tersedia untuk melayani permintaan bertulis, ia bertindak balas dengan menghantar isyarat pengakuan pada saluran yang sepadan. Kemudian pengguna perlu menyediakan data tulis bersama dengan isyarat sah data pada saluran. Bilangan jam data tempoh tinggi yang sah mesti sepadan dengan panjang pecah. Pengadil melengkapkan operasi tulis dan menetapkan isyarat selesai tulis tinggi menandakan selesainya transaksi tulis.
Parameter dan Isyarat Antara Muka DDR_AXI4_Arbiter (Tanya Soalan)
Bahagian ini membincangkan parameter dalam konfigurasi GUI DDR_AXI4_Arbiter dan isyarat I/O.
2.1 Tetapan Konfigurasi (Tanya Soalan)
Jadual berikut menyenaraikan perihalan parameter konfigurasi yang digunakan dalam pelaksanaan perkakasan DDR_AXI4_Arbiter. Ini adalah parameter generik dan boleh diubah mengikut keperluan aplikasi.
Jadual 2-1. Parameter Konfigurasi
| isyarat Nama | Penerangan |
| Lebar ID AXI | Mentakrifkan lebar ID AXI. |
| Lebar Data AXI | Mentakrifkan lebar data AXI. |
| Lebar Alamat AXI | Mentakrifkan lebar alamat AXI |
| Bilangan saluran Baca | Pilihan untuk memilih jumlah saluran tulis yang diperlukan daripada menu lungsur antara satu saluran hingga lapan saluran tulis. |
| Bilangan saluran Tulis | Pilihan untuk memilih jumlah saluran baca yang diperlukan daripada menu lungsur antara satu saluran hingga lapan saluran baca. |
| AXI4_SELECTION | Pilihan untuk memilih antara AXI4_MASTER dan AXI4_MIRRORED_SLAVE. |
| Antara Muka Penimbangtara | Pilihan untuk memilih antara muka bas. |
Isyarat Input dan Output (Tanya Soalan)
Jadual berikut menyenaraikan port input dan output bagi antara muka Arbiter DDR AXI4 untuk Bas.
Jadual 2-2. Port Input dan Output untuk Antara Muka Bas Arbiter
| isyarat Nama | Arah | Lebar | Penerangan |
| reset_i | Input | — | Isyarat tetapan semula tak segerak Rendah Aktif untuk mereka bentuk |
| sys_ckl_i | Input | — | Jam sistem |
| ddr_ctrl_ready_i | Input | — | Menerima isyarat Input sedia daripada pengawal DDR |
| ARVALID_I_0 | Input | — | Permintaan baca daripada saluran baca 0 |
| ARSIZE_I_0 | Input | 8 bit | baca saiz pecah dari saluran baca 0 |
| ARADDR_I_0 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 0 |
| SUDAH_O_0 | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada saluran baca 0 |
| RVALID_O_0 | Keluaran | — | Baca data yang sah dari saluran baca 0 |
| RDATA_O_0 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Baca data dari saluran baca 0 |
| RLAST_O_0 | Keluaran | — | Baca hujung isyarat bingkai dari saluran baca 0 |
| BUSER_O_r0 | Keluaran | — | Baca selesai untuk membaca saluran 0 |
| ARVALID_I_1 | Input | — | Permintaan baca daripada saluran baca 1 |
| ARSIZE_I_1 | Input | 8 bit | Baca saiz pecahan daripada saluran baca 1 |
| ARADDR_I_1 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 1 |
| SUDAH_O_1 | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada saluran baca 1 |
| RVALID_O_1 | Keluaran | — | Baca data yang sah dari saluran baca 1 |
| RDATA_O_1 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Baca data dari saluran baca 1 |
| RLAST_O_1 | Keluaran | — | Baca hujung isyarat bingkai dari saluran baca 1 |
| BUSER_O_r1 | Keluaran | — | Baca selesai untuk membaca saluran 1 |
| ARVALID_I_2 | Input | — | Permintaan baca daripada saluran baca 2 |
| ……..bersambung | |||
| isyarat Nama | Arah | Lebar | Penerangan |
| ARSIZE_I_2 | Input | 8 bit | Baca saiz pecahan daripada saluran baca 2 |
| ARADDR_I_2 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 2 |
| SUDAH_O_2 | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada saluran baca 2 |
| RVALID_O_2 | Keluaran | — | Baca data yang sah dari saluran baca 2 |
| RDATA_O_2 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Baca data dari saluran baca 2 |
| RLAST_O_2 | Keluaran | — | Baca hujung isyarat bingkai dari saluran baca 2 |
| BUSER_O_r2 | Keluaran | — | Baca selesai untuk membaca saluran 2 |
| ARVALID_I_3 | Input | — | Permintaan baca daripada saluran baca 3 |
| ARSIZE_I_3 | Input | 8 bit | Baca saiz pecahan daripada saluran baca 3 |
| ARADDR_I_3 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 3 |
| SUDAH_O_3 | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada saluran baca 3 |
| RVALID_O_3 | Keluaran | — | Baca data yang sah dari saluran baca 3 |
| RDATA_O_3 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Baca data dari saluran baca 3 |
| RLAST_O_3 | Keluaran | — | Baca hujung isyarat bingkai dari saluran baca 3 |
| BUSER_O_r3 | Keluaran | — | Baca selesai untuk membaca saluran 3 |
| ARVALID_I_4 | Input | — | Permintaan baca daripada saluran baca 4 |
| ARSIZE_I_4 | Input | 8 bit | Baca saiz pecahan daripada saluran baca 4 |
| ARADDR_I_4 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 4 |
| SUDAH_O_4 | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada saluran baca 4 |
| RVALID_O_4 | Keluaran | — | Baca data yang sah dari saluran baca 4 |
| RDATA_O_4 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Baca data dari saluran baca 4 |
| RLAST_O_4 | Keluaran | — | Baca hujung isyarat bingkai dari saluran baca 4 |
| BUSER_O_r4 | Keluaran | — | Baca selesai untuk membaca saluran 4 |
| ARVALID_I_5 | Input | — | Permintaan baca daripada saluran baca 5 |
| ARSIZE_I_5 | Input | 8 bit | Baca saiz pecahan daripada saluran baca 5 |
| ARADDR_I_5 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 5 |
| SUDAH_O_5 | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada saluran baca 5 |
| RVALID_O_5 | Keluaran | — | Baca data yang sah dari saluran baca 5 |
| RDATA_O_5 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Baca data dari saluran baca 5 |
| RLAST_O_5 | Keluaran | — | Baca hujung isyarat bingkai dari saluran baca 5 |
| BUSER_O_r5 | Keluaran | — | Baca selesai untuk membaca saluran 5 |
| ARVALID_I_6 | Input | — | Permintaan baca daripada saluran baca 6 |
| ARSIZE_I_6 | Input | 8 bit | Baca saiz pecahan daripada saluran baca 6 |
| ARADDR_I_6 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 6 |
| SUDAH_O_6 | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada saluran baca 6 |
| RVALID_O_6 | Keluaran | — | Baca data yang sah dari saluran baca 6 |
| RDATA_O_6 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Baca data dari saluran baca 6 |
| RLAST_O_6 | Keluaran | — | Baca hujung isyarat bingkai dari saluran baca 6 |
| ……..bersambung | |||
| isyarat Nama | Arah | Lebar | Penerangan |
| BUSER_O_r6 | Keluaran | — | Baca selesai untuk membaca saluran 6 |
| ARVALID_I_7 | Input | — | Permintaan baca daripada saluran baca 7 |
| ARSIZE_I_7 | Input | 8 bit | Baca saiz pecahan daripada saluran baca 7 |
| ARADDR_I_7 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 7 |
| SUDAH_O_7 | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada saluran baca 7 |
| RVALID_O_7 | Keluaran | — | Baca data yang sah dari saluran baca 7 |
| RDATA_O_7 | Keluaran | [AXI_DATA_WIDTH-1 : 0] | Baca data dari saluran baca 7 |
| RLAST_O_7 | Keluaran | — | Baca hujung isyarat bingkai dari saluran baca 7 |
| BUSER_O_r7 | Keluaran | — | Baca selesai untuk membaca saluran 7 |
| AWSIZE_I_0 | Input | 8 bit | Tulis saiz pecah untuk menulis saluran 0 |
| WDATA_I_0 | Input | [AXI_DATA_WIDTH-1:0] | Data video Input untuk menulis saluran 0 |
| WVALID_I_0 | Input | — | Tulis data yang sah untuk menulis saluran 0 |
| AWVALID_I_0 | Input | — | Tulis permintaan daripada saluran tulis 0 |
| AWADDR_I_0 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 0 |
| AWREADY_O_0 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan daripada menulis saluran 0 |
| BUSER_O_0 | Keluaran | — | Pelengkapan tulis untuk menulis saluran 0 |
| AWSIZE_I_1 | Input | 8 bit | Tulis saiz pecah untuk menulis saluran 1 |
| WDATA_I_1 | Input | [AXI_DATA_WIDTH-1:0] | Data video Input untuk menulis saluran 1 |
| WVALID_I_1 | Input | — | Tulis data yang sah untuk menulis saluran 1 |
| AWVALID_I_1 | Input | — | Tulis permintaan daripada saluran tulis 1 |
| AWADDR_I_1 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 1 |
| AWREADY_O_1 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan daripada menulis saluran 1 |
| BUSER_O_1 | Keluaran | — | Pelengkapan tulis untuk menulis saluran 1 |
| AWSIZE_I_2 | Input | 8 bit | Tulis saiz pecah untuk menulis saluran 2 |
| WDATA_I_2 | Input | [AXI_DATA_WIDTH-1:0] | Data video Input untuk menulis saluran 2 |
| WVALID_I_2 | Input | — | Tulis data yang sah untuk menulis saluran 2 |
| AWVALID_I_2 | Input | — | Tulis permintaan daripada saluran tulis 2 |
| AWADDR_I_2 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 2 |
| AWREADY_O_2 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan daripada menulis saluran 2 |
| BUSER_O_2 | Keluaran | — | Pelengkapan tulis untuk menulis saluran 2 |
| AWSIZE_I_3 | Input | 8 bit | Tulis saiz pecah untuk menulis saluran 3 |
| WDATA_I_3 | Input | [AXI_DATA_WIDTH-1:0] | Data video Input untuk menulis saluran 3 |
| WVALID_I_3 | Input | — | Tulis data yang sah untuk menulis saluran 3 |
| AWVALID_I_3 | Input | — | Tulis permintaan daripada saluran tulis 3 |
| AWADDR_I_3 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 3 |
| AWREADY_O_3 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan daripada menulis saluran 3 |
| BUSER_O_3 | Keluaran | — | Pelengkapan tulis untuk menulis saluran 3 |
| AWSIZE_I_4 | Input | 8 bit | Tulis saiz pecah untuk menulis saluran 4 |
| ……..bersambung | |||
| isyarat Nama | Arah | Lebar | Penerangan |
| WDATA_I_4 | Input | [AXI_DATA_WIDTH-1:0] | Data video Input untuk menulis saluran 4 |
| WVALID_I_4 | Input | — | Tulis data yang sah untuk menulis saluran 4 |
| AWVALID_I_4 | Input | — | Tulis permintaan daripada saluran tulis 4 |
| AWADDR_I_4 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 4 |
| AWREADY_O_4 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan daripada menulis saluran 4 |
| BUSER_O_4 | Keluaran | — | Pelengkapan tulis untuk menulis saluran 4 |
| AWSIZE_I_5 | Input | 8 bit | Tulis saiz pecah untuk menulis saluran 5 |
| WDATA_I_5 | Input | [AXI_DATA_WIDTH-1:0] | Data video Input untuk menulis saluran 5 |
| WVALID_I_5 | Input | — | Tulis data yang sah untuk menulis saluran 5 |
| AWVALID_I_5 | Input | — | Tulis permintaan daripada saluran tulis 5 |
| AWADDR_I_5 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 5 |
| AWREADY_O_5 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan daripada menulis saluran 5 |
| BUSER_O_5 | Keluaran | — | Pelengkapan tulis untuk menulis saluran 5 |
| AWSIZE_I_6 | Input | 8 bit | Tulis saiz pecah untuk menulis saluran 6 |
| WDATA_I_6 | Input | [AXI_DATA_WIDTH-1:0] | Data video Input untuk menulis saluran 6 |
| WVALID_I_6 | Input | — | Tulis data yang sah untuk menulis saluran 6 |
| AWVALID_I_6 | Input | — | Tulis permintaan daripada saluran tulis 6 |
| AWADDR_I_6 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 6 |
| AWREADY_O_6 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan daripada menulis saluran 6 |
| BUSER_O_6 | Keluaran | — | Pelengkapan tulis untuk menulis saluran 6 |
| AWSIZE_I_7 | Input | 8 bit | Tulis saiz pecahan daripada saluran tulis 7 |
| WDATA_I_7 | Input | [AXI_DATA_WIDTH-1:0] | Data video Input untuk menulis saluran 7 |
| WVALID_I_7 | Input | — | Tulis data yang sah untuk menulis saluran 7 |
| AWVALID_I_7 | Input | — | Tulis permintaan daripada saluran tulis 7 |
| AWADDR_I_7 | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 7 |
| AWREADY_O_7 | Keluaran | — | Pengakuan arbiter untuk menulis permintaan daripada menulis saluran 7 |
| BUSER_O_7 | Keluaran | — | Pelengkapan tulis untuk menulis saluran 7 |
Jadual berikut menyenaraikan port input dan output Arbiter DDR AXI4 untuk antara muka asli.
Jadual 2-3. Port Input dan Output untuk Antara Muka Arbiter Asli
| isyarat Nama | Arah | Lebar | Penerangan |
| reset_i | Input | — | Isyarat tetapan semula tak segerak rendah yang aktif untuk mereka bentuk |
| sys_clk_i | Input | — | Jam sistem |
| ddr_ctrl_ready_i | Input | — | Menerima isyarat input sedia daripada pengawal DDR |
| r0_req_i | Input | — | Baca permintaan daripada pemula 0 |
| r0_burst_size_i | Input | 8 bit | Baca saiz pecah |
| r0_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 0 |
| r0_ack_o | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada pemula 0 |
| ……..bersambung | |||
| isyarat Nama | Arah | Lebar | Penerangan |
| r0_data_valid_o | Keluaran | — | Baca data yang sah dari saluran baca 0 |
| r0_done_o | Keluaran | — | Baca penyelesaian kepada pemula 0 |
| r1_req_i | Input | — | Baca permintaan daripada pemula 1 |
| r1_burst_size_i | Input | 8 bit | Baca saiz pecah |
| r1_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 1 |
| r1_ack_o | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada pemula 1 |
| r1_data_valid_o | Keluaran | — | Baca data yang sah dari saluran baca 1 |
| r1_done_o | Keluaran | — | Baca penyelesaian kepada pemula 1 |
| r2_req_i | Input | — | Baca permintaan daripada pemula 2 |
| r2_burst_size_i | Input | 8 bit | Baca saiz pecah |
| r2_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 2 |
| r2_ack_o | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada pemula 2 |
| r2_data_valid_o | Keluaran | — | Baca data yang sah dari saluran baca 2 |
| r2_done_o | Keluaran | — | Baca penyelesaian kepada pemula 2 |
| r3_req_i | Input | — | Baca permintaan daripada pemula 3 |
| r3_burst_size_i | Input | 8 bit | Baca saiz pecah |
| r3_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 3 |
| r3_ack_o | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada pemula 3 |
| r3_data_valid_o | Keluaran | — | Baca data yang sah dari saluran baca 3 |
| r3_done_o | Keluaran | — | Baca penyelesaian kepada pemula 3 |
| r4_req_i | Input | — | Baca permintaan daripada pemula 4 |
| r4_burst_size_i | Input | 8 bit | Baca saiz pecah |
| r4_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 4 |
| r4_ack_o | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada pemula 4 |
| r4_data_valid_o | Keluaran | — | Baca data yang sah dari saluran baca 4 |
| r4_done_o | Keluaran | — | Baca penyelesaian kepada pemula 4 |
| r5_req_i | Input | — | Baca permintaan daripada pemula 5 |
| r5_burst_size_i | Input | 8 bit | Baca saiz pecah |
| r5_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 5 |
| r5_ack_o | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada pemula 5 |
| r5_data_valid_o | Keluaran | — | Baca data yang sah dari saluran baca 5 |
| r5_done_o | Keluaran | — | Baca penyelesaian kepada pemula 5 |
| r6_req_i | Input | — | Baca permintaan daripada pemula 6 |
| r6_burst_size_i | Input | 8 bit | Baca saiz pecah |
| r6_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 6 |
| r6_ack_o | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada pemula 6 |
| r6_data_valid_o | Keluaran | — | Baca data yang sah dari saluran baca 6 |
| r6_done_o | Keluaran | — | Baca penyelesaian kepada pemula 6 |
| r7_req_i | Input | — | Baca permintaan daripada pemula 7 |
| r7_burst_size_i | Input | 8 bit | Baca saiz pecah |
| ……..bersambung | |||
| isyarat Nama | Arah | Lebar | Penerangan |
| r7_rstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR dari mana pembacaan perlu dimulakan untuk saluran bacaan 7 |
| r7_ack_o | Keluaran | — | Pengakuan penimbang tara untuk membaca permintaan daripada pemula 7 |
| r7_data_valid_o | Keluaran | — | Baca data yang sah dari saluran baca 7 |
| r7_done_o | Keluaran | — | Baca penyelesaian kepada pemula 7 |
| rdata_o | Keluaran | [AXI_DATA_WIDTH – 1:0] | Output data video daripada saluran baca |
| w0_burst_size_i | Input | 8 bit | Tulis saiz pecah |
| w0_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 0 |
| w0_data_valid_i | Input | — | Tulis data yang sah untuk menulis saluran 0 |
| w0_req_i | Input | — | Tulis permintaan daripada pemula 0 |
| w0_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 0 |
| w0_ack_o | Keluaran | — | Pengakuan penimbang tara untuk menulis permintaan daripada pemula 0 |
| w0_done_o | Keluaran | — | Tulis penyelesaian kepada pemula 0 |
| w1_burst_size_i | Input | 8 bit | Tulis saiz pecah |
| w1_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 1 |
| w1_data_valid_i | Input | — | Tulis data yang sah untuk menulis saluran 1 |
| w1_req_i | Input | — | Tulis permintaan daripada pemula 1 |
| w1_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 1 |
| w1_ack_o | Keluaran | — | Pengakuan penimbang tara untuk menulis permintaan daripada pemula 1 |
| w1_done_o | Keluaran | — | Tulis penyelesaian kepada pemula 1 |
| w2_burst_size_i | Input | 8 bit | Tulis saiz pecah |
| w2_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 2 |
| w2_data_valid_i | Input | — | Tulis data yang sah untuk menulis saluran 2 |
| w2_req_i | Input | — | Tulis permintaan daripada pemula 2 |
| w2_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 2 |
| w2_ack_o | Keluaran | — | Pengakuan penimbang tara untuk menulis permintaan daripada pemula 2 |
| w2_done_o | Keluaran | — | Tulis penyelesaian kepada pemula 2 |
| w3_burst_size_i | Input | 8 bit | Tulis saiz pecah |
| w3_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 3 |
| w3_data_valid_i | Input | — | Tulis data yang sah untuk menulis saluran 3 |
| w3_req_i | Input | — | Tulis permintaan daripada pemula 3 |
| w3_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 3 |
| w3_ack_o | Keluaran | — | Pengakuan penimbang tara untuk menulis permintaan daripada pemula 3 |
| w3_done_o | Keluaran | — | Tulis penyelesaian kepada pemula 3 |
| w4_burst_size_i | Input | 8 bit | Tulis saiz pecah |
| w4_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 4 |
| w4_data_valid_i | Input | — | Tulis data yang sah untuk menulis saluran 4 |
| w4_req_i | Input | — | Tulis permintaan daripada pemula 4 |
| w4_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 4 |
| ……..bersambung | |||
| isyarat Nama | Arah | Lebar | Penerangan |
| w4_ack_o | Keluaran | — | Pengakuan penimbang tara untuk menulis permintaan daripada pemula 4 |
| w4_done_o | Keluaran | — | Tulis penyelesaian kepada pemula 4 |
| w5_burst_size_i | Input | 8 bit | Tulis saiz pecah |
| w5_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 5 |
| w5_data_valid_i | Input | — | Tulis data yang sah untuk menulis saluran 5 |
| w5_req_i | Input | — | Tulis permintaan daripada pemula 5 |
| w5_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 5 |
| w5_ack_o | Keluaran | — | Pengakuan penimbang tara untuk menulis permintaan daripada pemula 5 |
| w5_done_o | Keluaran | — | Tulis penyelesaian kepada pemula 5 |
| w6_burst_size_i | Input | 8 bit | Tulis saiz pecah |
| w6_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 6 |
| w6_data_valid_i | Input | — | Tulis data yang sah untuk menulis saluran 6 |
| w6_req_i | Input | — | Tulis permintaan daripada pemula 6 |
| w6_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 6 |
| w6_ack_o | Keluaran | — | Pengakuan penimbang tara untuk menulis permintaan daripada pemula 6 |
| w6_done_o | Keluaran | — | Tulis penyelesaian kepada pemula 6 |
| w7_burst_size_i | Input | 8 bit | Tulis saiz pecah |
| w7_data_i | Input | [AXI_DATA_WIDTH – 1:0] | Input data video untuk menulis saluran 7 |
| w7_data_valid_i | Input | — | Tulis data yang sah untuk menulis saluran 7 |
| w7_req_i | Input | — | Tulis permintaan daripada pemula 7 |
| w7_wstart_addr_i | Input | [AXI_ADDR_WIDTH – 1:0] | Alamat DDR yang perlu ditulis dari saluran tulis 7 |
| w7_ack_o | Keluaran | — | Pengakuan penimbang tara untuk menulis permintaan daripada pemula 7 |
| w7_done_o | Keluaran | — | Tulis penyelesaian kepada pemula 7 |
| Isyarat AXI I/F | |||
| Baca Saluran Alamat | |||
| gersang_o | Keluaran | [AXI_ID_WIDTH – 1:0] | Baca ID alamat. Pengenalan tag untuk kumpulan isyarat alamat baca. |
| araddr_o | Keluaran | [AXI_ADDR_WIDTH – 1:0] | Baca alamat. Menyediakan alamat awal transaksi pecah baca.
Hanya alamat permulaan pecahan disediakan. |
| arlen_o | Keluaran | [7:0] | Panjang pecah. Menyediakan bilangan pemindahan yang tepat dalam semburan. Maklumat ini menentukan bilangan pemindahan data yang dikaitkan dengan alamat. |
| arsize_o | Keluaran | [2:0] | Saiz pecah. Saiz setiap pemindahan dalam letusan. |
| arburst_o | Keluaran | [1:0] | Jenis pecah. Ditambah dengan maklumat saiz, butiran cara alamat untuk setiap pemindahan dalam pecahan dikira.
Dibetulkan kepada 2'b01 à Pecah alamat tambahan. |
| arlock_o | Keluaran | [1:0] | Jenis kunci. Menyediakan maklumat tambahan tentang ciri-ciri atom pemindahan.
Dibetulkan kepada 2'b00 à Akses Biasa. |
| ……..bersambung | |||
| isyarat Nama | Arah | Lebar | Penerangan |
| arcache_o | Keluaran | [3:0] | Jenis cache. Menyediakan maklumat tambahan tentang ciri-ciri pemindahan yang boleh disimpan dalam cache.
Ditetapkan kepada 4'b0000 à Tidak boleh cache dan tidak boleh buffer. |
| arrot_o | Keluaran | [2:0] | Jenis perlindungan. Menyediakan maklumat unit perlindungan untuk transaksi. Dibetulkan kepada 3'b000 à Biasa, akses data selamat. |
| arvalid_o | Keluaran | — | Baca alamat sah. Apabila HIGH, alamat baca dan maklumat kawalan adalah sah dan kekal tinggi sehingga isyarat mengakui alamat, sedia, adalah tinggi.
1 = Maklumat alamat dan kawalan sah 0 = Maklumat alamat dan kawalan tidak sah |
| sedia_o | Input | — | Baca alamat sedia. Sasaran bersedia untuk menerima alamat dan isyarat kawalan yang berkaitan.
1 = sasaran sedia 0 = sasaran belum bersedia |
| Baca Saluran Data | |||
| menyingkirkan | Input | [AXI_ID_WIDTH – 1:0] | Baca ID tag. ID tag daripada kumpulan data baca isyarat. Nilai rid dijana oleh sasaran dan mesti sepadan dengan nilai gersang transaksi baca yang ia bertindak balas. |
| rdata | Input | [AXI_DATA_WIDTH – 1:0] | Baca data |
| rresp | Input | [1:0] | Baca respons.
Status pemindahan baca. Jawapan yang dibenarkan ialah OKAY, EXOKAY, SLVERR dan DECERR. |
| terakhir | Input | — | Baca terakhir.
Pemindahan terakhir dalam letusan bacaan. |
| rvalid | Input | — | Baca sah. Data baca yang diperlukan tersedia dan pemindahan baca boleh diselesaikan.
1 = baca data tersedia 0 = membaca data tidak tersedia |
| sedia | Keluaran | — | Baca sedia. Inisiator boleh menerima data baca dan maklumat tindak balas.
1= pemula sedia 0 = pemula tidak bersedia |
| Tulis Saluran Alamat | |||
| awid | Keluaran | [AXI_ID_WIDTH – 1:0] | Tulis ID alamat. Pengenalan tag untuk kumpulan isyarat alamat tulis. |
| awarddr | Keluaran | [AXI_ADDR_WIDTH – 1:0] | Tulis alamat. Menyediakan alamat pemindahan pertama dalam transaksi pecah tulis. Isyarat kawalan yang berkaitan digunakan untuk menentukan alamat pemindahan baki dalam letusan. |
| awlen | Keluaran | [7:0] | Panjang pecah. Menyediakan bilangan pemindahan yang tepat dalam semburan. Maklumat ini menentukan bilangan pemindahan data yang dikaitkan dengan alamat. |
| awsize | Keluaran | [2:0] | Saiz pecah. Saiz setiap pemindahan dalam letusan. Strob lorong bait menunjukkan dengan tepat lorong bait yang hendak dikemas kini. |
| awburst | Keluaran | [1:0] | Jenis pecah. Ditambah dengan maklumat saiz, butiran cara alamat untuk setiap pemindahan dalam pecahan dikira.
Dibetulkan kepada 2'b01 à Pecah alamat tambahan. |
| ……..bersambung | |||
| isyarat Nama | Arah | Lebar | Penerangan |
| celaka | Keluaran | [1:0] | Jenis kunci. Menyediakan maklumat tambahan tentang ciri-ciri atom pemindahan.
Dibetulkan kepada 2'b00 à Akses Biasa. |
| awcache | Keluaran | [3:0] | Jenis cache. Menunjukkan sifat bufferable, cacheable, write-through, write-back, dan allocate bagi transaksi.
Ditetapkan kepada 4'b0000 à Tidak boleh cache dan tidak boleh buffer. |
| awprot | Keluaran | [2:0] | Jenis perlindungan. Menunjukkan tahap perlindungan biasa, keistimewaan atau selamat bagi transaksi dan sama ada transaksi itu ialah akses data atau akses arahan. Dibetulkan kepada 3'b000 à Biasa, akses data selamat. |
| awvalid | Keluaran | — | Tulis alamat yang sah. Menunjukkan bahawa alamat tulis yang sah dan maklumat kawalan tersedia.
1 = alamat dan maklumat kawalan tersedia 0 = alamat dan maklumat kawalan tidak tersedia. Maklumat alamat dan kawalan kekal stabil sehingga isyarat mengakui alamat, sedia, menjadi TINGGI. |
| sudah sedia | Input | — | Tulis alamat sedia. Menunjukkan bahawa sasaran bersedia untuk menerima alamat dan isyarat kawalan yang berkaitan.
1 = sasaran sedia 0 = sasaran belum bersedia |
| Tulis Saluran Data | |||
| wdata | Keluaran | [AXI_DATA_WIDTH – 1:0] | Tulis data |
| wstrb | Keluaran | [AXI_DATA_WIDTH – 8:0] | Tulis strob. Isyarat ini menunjukkan lorong bait yang perlu dikemas kini dalam ingatan. Terdapat satu strob tulis untuk setiap lapan bit bas data tulis. |
| wlast | Keluaran | — | Tulis terakhir. Pemindahan terakhir dalam letusan tulis. |
| sah | Keluaran | — | Tulis sah. Data tulis yang sah dan strob tersedia. 1 = tulis data dan strob tersedia
0 = tulis data dan strob tidak tersedia |
| kecut | Input | — | Tulis siap. Sasaran boleh menerima data tulis. 1 = sasaran sedia
0 = sasaran belum bersedia |
| Tulis Saluran Respons | |||
| tawaran | Input | [AXI_ID_WIDTH – 1:0] | ID respons. Pengenalan tag daripada jawapan tulis. Nilai bida mesti sepadan dengan nilai awid transaksi tulis yang sasarannya bertindak balas. |
| bresp | Input | [1:0] | Tulis jawapan. Status transaksi tulis. Jawapan yang dibenarkan ialah OKAY, EXOKAY, SLVERR dan DECERR. |
| bvalid | Input | — | Tulis jawapan yang sah. Respons tulis yang sah tersedia. 1 = tulis respons tersedia
0 = tulis jawapan tidak tersedia |
| roti tawar | Keluaran | — | Respons sedia. Inisiator boleh menerima maklumat respons.
1 = pemula sedia 0 = pemula tidak bersedia |
Rajah Masa (Tanya Soalan)
Bahagian ini membincangkan gambar rajah pemasaan DDR_AXI4_Arbiter. Angka berikut menunjukkan sambungan input permintaan baca dan tulis, alamat memori permulaan, tulis input daripada pemula luaran, baca atau tulis pengakuan, dan baca atau tulis input pelengkap yang diberikan oleh penimbang tara.
Rajah 3-1. Rajah Masa untuk Isyarat yang digunakan dalam Menulis/Membaca melalui Antara Muka AXI4
Testbench (Tanya Soalan)
Bangku ujian bersatu digunakan untuk mengesahkan dan menguji DDR_AXI4_Arbiter yang dipanggil sebagai bangku ujian pengguna. Testbench disediakan untuk menyemak kefungsian DDR_AXI4_Arbiter IP. Meja ujian ini hanya berfungsi untuk dua saluran baca dan dua saluran tulis dengan konfigurasi Antara Muka Bas.
Simulasi (Tanya Soalan)
Langkah berikut menerangkan cara mensimulasikan teras menggunakan testbench:
- Buka tab Katalog Libero® SoC, kembangkan Solutions-Video, klik dua kali DDR_AXI4_Arbiter, dan kemudian klik OK. Dokumentasi yang dikaitkan dengan IP disenaraikan di bawah Dokumentasi. Penting: Jika anda tidak melihat tab Katalog, navigasi ke View > Menu Windows dan klik Katalog untuk menjadikannya kelihatan.
Rajah 4-1. DDR_AXI4_Arbiter IP Core dalam Katalog SoC Libero
Cipta tetingkap komponen muncul seperti yang ditunjukkan dalam berikut. Klik OK. Pastikan Nama tersebut ialah DDR_AXI4_ARBITER_PF_C0.
Rajah 4-2. Buat Komponen
Konfigurasikan IP untuk 2 saluran baca, 2 saluran tulis dan pilih Antara Muka Bas seperti yang ditunjukkan dalam rajah berikut dan klik OK untuk menjana IP.
Rajah 4-3. Konfigurasi
Pada tab Hierarki Rangsangan, pilih bangku ujian (DDR_AXI4_ARBITER_PF_tb.v), klik kanan dan kemudian klik Simulate Pre-Synth Design > Open Interactively.
Penting: Jika anda tidak melihat tab Hierarki Rangsangan, navigasi ke View > Menu Windows dan klik Hierarki Rangsangan untuk menjadikannya kelihatan.
Rajah 4-4. Mensimulasikan Reka Bentuk Pra-Sintesis
ModelSim dibuka dengan meja ujian file, seperti yang ditunjukkan dalam rajah berikut.
Rajah 4-5. Tetingkap Simulasi ModelSim
Penting: Jika simulasi terganggu kerana had masa jalan yang dinyatakan dalam .do file, gunakan perintah run -all untuk melengkapkan simulasi.
Sejarah Semakan (Tanya Soalan)
Sejarah semakan menerangkan perubahan yang telah dilaksanakan dalam dokumen. Perubahan disenaraikan mengikut semakan, bermula dengan penerbitan terkini.
Jadual 5-1. Sejarah Semakan
| Semakan | tarikh | Penerangan |
| A | 04/2023 | Berikut ialah senarai perubahan dalam semakan A dokumen:
• Menghijrahkan dokumen ke templat Microchip. • Mengemas kini nombor dokumen kepada DS00004976A daripada 50200950. • Ditambah 4. Meja ujian. |
| 2.0 | — | Berikut ialah senarai perubahan dalam semakan 2.0 dokumen:
• Ditambah Rajah 1-2. • Ditambah Jadual 2-2. • Mengemas kini nama beberapa nama isyarat input dan output dalam Jadual 2-2. |
| 1.0 | — | Keluaran Awal. |
Sokongan FPGA Microchip (Tanya Soalan)
Kumpulan produk Microchip FPGA menyokong produknya dengan pelbagai perkhidmatan sokongan, termasuk Khidmat Pelanggan, Pusat Sokongan Teknikal Pelanggan, a webtapak, dan pejabat jualan di seluruh dunia. Pelanggan dicadangkan untuk melawat sumber dalam talian Microchip sebelum menghubungi sokongan kerana kemungkinan besar pertanyaan mereka telah dijawab. Hubungi Pusat Sokongan Teknikal melalui webtapak di www.microchip.com/support. Sebutkan nombor Bahagian Peranti FPGA, pilih kategori kes yang sesuai, dan muat naik reka bentuk files semasa mencipta kes sokongan teknikal. Hubungi Khidmat Pelanggan untuk mendapatkan sokongan produk bukan teknikal, seperti harga produk, peningkatan produk, maklumat terkini, status pesanan dan kebenaran.
- Dari Amerika Utara, hubungi 800.262.1060
- Dari seluruh dunia, hubungi 650.318.4460
- Faks, dari mana-mana sahaja di dunia, 650.318.8044
Maklumat Microchip (Tanya Soalan)
Microchip itu Webtapak (Tanya Soalan)
Microchip menyediakan sokongan dalam talian melalui kami webtapak di www.microchip.com/. ini webtapak digunakan untuk membuat files dan maklumat mudah didapati kepada pelanggan. Beberapa kandungan yang tersedia termasuk:
- Sokongan Produk – Helaian data dan kesilapan, nota aplikasi dan sampprogram, sumber reka bentuk, panduan pengguna dan dokumen sokongan perkakasan, keluaran perisian terkini dan perisian arkib
- Sokongan Teknikal Am – Soalan Lazim (Soalan Lazim), permintaan sokongan teknikal, kumpulan perbincangan dalam talian, penyenaraian ahli program rakan kongsi reka bentuk Microchip
- Perniagaan Microchip – Pemilih produk dan panduan pesanan, siaran akhbar Microchip terkini, senarai seminar dan acara, penyenaraian pejabat jualan Microchip, pengedar dan wakil kilang
Perkhidmatan Pemberitahuan Perubahan Produk (Tanya Soalan)
Perkhidmatan pemberitahuan perubahan produk Microchip membantu memastikan pelanggan sentiasa mengetahui produk Microchip. Pelanggan akan menerima pemberitahuan e-mel apabila terdapat perubahan, kemas kini, semakan atau kesilapan yang berkaitan dengan keluarga produk tertentu atau alat pembangunan yang diminati. Untuk mendaftar, pergi ke www.microchip.com/pcn dan ikut arahan pendaftaran.
Sokongan Pelanggan (Tanya Soalan)
Pengguna produk Microchip boleh menerima bantuan melalui beberapa saluran:
- Pengedar atau Wakil
- Pejabat Jualan Tempatan
- Jurutera Penyelesaian Terbenam (ESE)
- Sokongan Teknikal
Pelanggan harus menghubungi pengedar, wakil atau ESE mereka untuk mendapatkan sokongan. Pejabat jualan tempatan juga tersedia untuk membantu pelanggan. Penyenaraian pejabat dan lokasi jualan disertakan dalam dokumen ini. Sokongan teknikal boleh didapati melalui webtapak di: www.microchip.com/support.
Microchip Merancang Ciri Perlindungan Kod (Tanya Soalan)
Perhatikan butiran berikut tentang ciri perlindungan kod pada produk Microchip:
- Produk Microchip memenuhi spesifikasi yang terkandung dalam Helaian Data Microchip tertentu mereka.
- Microchip percaya bahawa keluarga produknya selamat apabila digunakan mengikut cara yang dimaksudkan, dalam spesifikasi operasi dan dalam keadaan biasa.
- Nilai mikrocip dan melindungi hak harta inteleknya secara agresif. Percubaan untuk melanggar ciri perlindungan kod produk Microchip adalah dilarang sama sekali dan mungkin melanggar Akta Hak Cipta DigitalMillennium.
- Microchip mahupun pengeluar semikonduktor lain tidak boleh menjamin keselamatan kodnya. Perlindungan kod tidak bermakna kami menjamin produk itu "tidak boleh pecah". Perlindungan kod sentiasa berkembang. Microchip komited untuk terus menambah baik ciri perlindungan kod produk kami.
Notis Undang-undang (Tanya Soalan)
Penerbitan ini dan maklumat di sini hanya boleh digunakan dengan produk Microchip, termasuk untuk mereka bentuk, menguji dan menyepadukan produk Microchip dengan aplikasi anda. Penggunaan maklumat ini dalam apa-apa cara lain melanggar syarat ini. Maklumat mengenai aplikasi peranti disediakan hanya untuk kemudahan anda dan mungkin digantikan dengan kemas kini. Adalah menjadi tanggungjawab anda untuk memastikan aplikasi anda memenuhi spesifikasi anda. Hubungi pejabat jualan Microchip tempatan anda untuk mendapatkan sokongan tambahan atau, dapatkan sokongan tambahan di www.microchip.com/en-us/support/design-help/ perkhidmatan sokongan pelanggan. MAKLUMAT INI DISEDIAKAN OLEH MICROCHIP "SEBAGAIMANA ADANYA". MICROCHIP TIDAK MEMBUAT SEBARANG JENIS PERWAKILAN ATAU WARANTI SAMA ADA TERSURAT ATAU TERSIRAT, BERTULIS ATAU LISAN, BERKANUN ATAU SEBANYAKNYA, BERKAITAN DENGAN MAKLUMAT TERMASUK TETAPI TIDAK TERHAD KEPADA MANA-MANA WARANTI TERSIRAT, BUKAN PEMBAYARAN, PEMBIAYAAN ATAU WARANTI BERKAITAN DENGAN KEADAAN, KUALITI ATAU PRESTASINYA. MICROCHIP TIDAK AKAN BERTANGGUNGJAWAB ATAS SEBARANG CARA TIDAK LANGSUNG, KHAS, PUNITIF, SAMPINGAN ATAU AKIBAT KEHILANGAN, KEROSAKAN, KOS ATAU SEBARANG JENIS PERBELANJAAN YANG BERKAITAN DENGAN MAKLUMAT ATAU PENGGUNAANNYA, NAMUN, BERPUNCA, WALAUPUN TERSEBUT KEMUNGKINAN ATAU KEROSAKAN ADALAH DAPAT DIRAMALKAN? SEJAUH YANG DIBENARKAN OLEH UNDANG-UNDANG, JUMLAH LIABILITI MICROCHIP ATAS SEMUA TUNTUTAN DALAM APA-APA CARA BERKAITAN DENGAN MAKLUMAT ATAU PENGGUNAANNYA TIDAK AKAN MELEBIHI BILANGAN YURAN, JIKA ADA, YANG ANDA TELAH BAYAR TERUS KEPADA MICROCHIP UNTUK MAKLUMAT. Penggunaan peranti Microchip dalam sokongan hayat dan/atau aplikasi keselamatan adalah sepenuhnya atas risiko pembeli, dan pembeli bersetuju untuk mempertahankan, menanggung rugi dan menahan Microchip yang tidak berbahaya daripada sebarang dan semua kerosakan, tuntutan, saman atau perbelanjaan akibat daripada penggunaan tersebut. Tiada lesen disampaikan, secara tersirat atau sebaliknya, di bawah mana-mana hak harta intelek Microchip melainkan dinyatakan sebaliknya.
Tanda Dagangan (Tanya Soalan)
Nama dan logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron dan XMEGA ialah tanda dagangan berdaftar Microchip Technology Incorporated di Amerika Syarikat dan negara lain. AgileSwitch, APT, ClockWorks, Syarikat Penyelesaian Kawalan Terbenam, EtherSynch, Flashtec, Kawalan Kelajuan Hiper, Beban HyperLight, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime dan ZL ialah tanda dagangan berdaftar Teknologi Microchip yang Diperbadankan di Amerika Syarikat Penindasan Kunci Bersebelahan, AKS, Umur Analog-untuk-Digital, Mana-mana Kapasitor, AnyIn, AnyOut, Penukaran Tambahan , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Padanan Purata Dinamik, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit IC Program Serial, IN-Circuit, IC Selari Pintar, IntelliMOS, Kesambungan Antara Cip, JitterBlocker, Tombol pada Paparan, KoD, maxCrypto, maksView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Penjanaan Kod Omniscient, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Jumlah Ketahanan, Masa Dipercayai, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect dan ZENA ialah tanda dagangan Microchip Technology Incorporated di Amerika Syarikat dan negara lain. SQTP ialah tanda perkhidmatan Microchip Technology Incorporated in the USA Logo Adaptec, Frequency on Demand, Silicon Storage Technology dan Symmcom ialah tanda dagangan berdaftar Microchip Technology Inc. di negara lain. GestIC ialah tanda dagangan berdaftar Microchip Technology Germany II GmbH & Co. KG, anak syarikat Microchip Technology Inc., di negara lain. Semua tanda dagangan lain yang disebut di sini adalah hak milik syarikat masing-masing. © 2023, Microchip Technology Incorporated dan anak syarikatnya. Hak cipta terpelihara.
ISBN: 978-1-6683-2302-1 Sistem Pengurusan Kualiti (Tanya Soalan) Untuk maklumat mengenai Sistem Pengurusan Kualiti Microchip, sila layari www.microchip.com/quality.
Jualan dan Perkhidmatan Seluruh Dunia
| AMERIKA | ASIA/PASIFIK | ASIA/PASIFIK | EROPAH |
| Korporat Pejabat
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Sokongan Teknikal: www.microchip.com/support Web Alamat: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada - Toronto Tel: 905-695-1980 Faks: 905-695-2078 |
Australia – Sydney
Tel: 61-2-9868-6733 China - Beijing Tel: 86-10-8569-7000 China – Chengdu Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China - Dongguan Tel: 86-769-8702-9880 China - Guangzhou Tel: 86-20-8755-8029 China - Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China - Nanjing Tel: 86-25-8473-2460 China – Qingdao Tel: 86-532-8502-7355 China - Shanghai Tel: 86-21-3326-8000 China - Shenyang Tel: 86-24-2334-2829 China - Shenzhen Tel: 86-755-8864-2200 China - Suzhou Tel: 86-186-6233-1526 China - Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China - Xiamen Tel: 86-592-2388138 China – Zhuhai Tel: 86-756-3210040 |
India – Bangalore
Tel: 91-80-3090-4444 India – New Delhi Tel: 91-11-4160-8631 India - Pune Tel: 91-20-4121-0141 Jepun – Osaka Tel: 81-6-6152-7160 Jepun – Tokyo Tel: 81-3-6880-3770 Korea - Daegu Tel: 82-53-744-4301 Korea - Seoul Tel: 82-2-554-7200 Malaysia – Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Pulau Pinang Tel: 60-4-227-8870 Filipina – Manila Tel: 63-2-634-9065 Singapura Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100 |
Austria - Wels
Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Denmark – Copenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Finland – Espoo Tel: 358-9-4520-820 Perancis - Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Jerman - Garching Tel: 49-8931-9700 Jerman – Haan Tel: 49-2129-3766400 Jerman - Heilbronn Tel: 49-7131-72400 Jerman - Karlsruhe Tel: 49-721-625370 Jerman - Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Jerman - Rosenheim Tel: 49-8031-354-560 Israel – Ra'anana Tel: 972-9-744-7705 Itali - Milan Tel: 39-0331-742611 Faks: 39-0331-466781 Itali - Padova Tel: 39-049-7625286 Belanda – Drunen Tel: 31-416-690399 Faks: 31-416-690340 Norway - Trondheim Tel: 47-72884388 Poland – Warsaw Tel: 48-22-3325737 Romania – Bucharest Tel: 40-21-407-87-50 Sepanyol - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sweden - Gothenberg Tel: 46-31-704-60-40 Sweden – Stockholm Tel: 46-8-5090-4654 UK – Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820 |
© 2023 Microchip Technology Inc. dan anak syarikatnya
Dokumen / Sumber
 |
MICROCHIP DDR AXI4 Arbiter [pdf] Panduan Pengguna Arbiter DDR AXI4, DDR AXI4, Arbiter |
