MICROCHIP DDR AXI4 Arbiter

Introduktion: AXI4-Stream-protokollstandarden använder terminologin Master och Slave. Den motsvarande Microchip-terminologin som används i detta dokument är Initiator respektive Target.
Sammanfattning: Följande tabell ger en sammanfattning av egenskaperna hos DDR AXI4 Arbiter.

Karakteristisk	Värde
Kärnversion	DDR AXI4 Arbiter v2.2
Enhetsfamiljer som stöds	–
Verktygsflödeslicensiering som stöds	–

Drag: DDR AXI4 Arbiter har följande nyckelfunktioner:

• IP-kärnan måste installeras i IP-katalogen för Libero SoC-programvaran.
• Kärnan konfigureras, genereras och instansieras i SmartDesign-verktyget för inkludering i Libero-projektlistan.

Enhetsanvändning och prestanda:

Enhetsdetaljer	Familj	Anordning	Resurser	Prestanda (MHz)
LUTs DFF RAMs LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202 XNUMX XNUMX XNUMX XNUMX	266

Funktionsbeskrivning

Funktionsbeskrivning: Det här avsnittet beskriver implementeringsdetaljerna för DDR_AXI4_Arbiter. Följande figur visar pin-out-diagrammet på toppnivån för DDR AXI4 Arbiter.

DDR_AXI4_Arbiter-parametrar och gränssnittssignaler

Konfigurationsinställningar:
Konfigurationsinställningarna för DDR_AXI4_Arbiter anges inte i detta dokument.

In- och utsignaler:
In- och utsignalerna för DDR_AXI4_Arbiter anges inte i detta dokument.

Tidsdiagram
Tidsdiagrammen för DDR_AXI4_Arbiter anges inte i detta dokument.

Testbänk

Simulering:
Simuleringsdetaljerna för DDR_AXI4_Arbiter anges inte i detta dokument.
Revisionshistorik
Revisionshistoriken för DDR_AXI4_Arbiter anges inte i detta dokument.
Microchip FPGA-stöd
Microchip FPGA-supportinformationen för DDR_AXI4_Arbiter anges inte i detta dokument.

Produktanvändningsinstruktioner

1. Installera DDR AXI4 Arbiter v2.2 i IP-katalogen för Libero SoC-programvaran.
2. Konfigurera, generera och instansiera kärnan i SmartDesign-verktyget för inkludering i Libero-projektlistan.

Inledning (Ställ en fråga)

Minnen är en integrerad del av alla typiska video- och grafikapplikationer. De används för att buffra hela videoramar när det lokala minnet hos FPGA:n är otillräckligt för att hålla hela bilden. När det finns flera läsningar och skrivningar av videorutor till DDR, kommer en medlare att krävas för att döma mellan flera förfrågningar. DDR AXI4 Arbiter IP tillhandahåller 8 skrivkanaler för att skriva rambuffertar till externt DDR-minne och 8 läskanaler för att läsa ramar från externt minne. Skiljeförfarandet baseras på först till kvarn-principen. Om två förfrågningar inträffar samtidigt kommer kanalen med det lägre kanalnumret att ha prioritet. Medlaren ansluter till DDR-kontrollerns IP via AXI4-gränssnittet. DDR AXI4 Arbiter tillhandahåller ett AXI4 Initiator-gränssnitt till DDR on-chip-kontrollerna. Medlaren stöder upp till åtta skrivkanaler och åtta läskanaler. Blocket arbitrar mellan åtta läskanaler för att ge åtkomst till AXI-läskanalen på ett först till kvarn-först-betjänad sätt. Blocket arbitrar mellan åtta skrivkanaler för att ge åtkomst till AXI-skrivkanalen på ett först till kvarn-först-betjänad sätt. Alla åtta läs-och-skrivkanaler har samma prioritet. AXI4 Initiator-gränssnittet för Arbiter IP kan konfigureras för olika databredder från 64 bitar till 512 bitar.
Viktig: AXI4-Stream-protokollstandarden använder terminologin "Master" och "Slave". Den motsvarande Microchip-terminologin som används i detta dokument är Initiator respektive Target.
Sammanfattning (Ställ en fråga)
Följande tabell ger en sammanfattning av egenskaperna hos DDR AXI4 Arbiter.

Tabell 1. DDR AXI4 Arbiter-egenskaper

Detta dokument gäller för DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Kräver Libero® SoC v12.3 eller senare versioner. IP:n kan användas i RTL-läge utan någon licens. För mer information, se DDR_AXI4_Arbiter.

Funktioner (Ställ en fråga)

DDR AXI4 Arbiter har följande nyckelfunktioner:

• Åtta Write-kanaler
• Åtta läskanaler
• AXI4-gränssnitt till DDR-kontroller
• Konfigurerbar AXI4-bredd: 64, 128, 256 och 512 bitar
• Konfigurerbar adressbredd: 32 till 64 bitar

Implementering av IP Core i Libero® Design Suite (Ställ en fråga)
IP-kärnan måste installeras i IP-katalogen för Libero SoC-programvaran. Detta installeras automatiskt via uppdateringsfunktionen för IP-katalogen i Libero SoC-programvaran, eller så laddas IP-kärnan ner manuellt från katalogen. När IP-kärnan är installerad i Libero SoC-programvarans IP-katalog, konfigureras, genereras och instansieras kärnan i SmartDesign-verktyget för inkludering i Libero-projektlistan.
Enhetsanvändning och prestanda (ställ en fråga)
Följande tabell visar enhetsanvändningen som används för DDR_AXI4_Arbiter.
Tabell 2. DDR_AXI4_Arbiter-användning

Anordning Detaljer		Resurser		Prestanda (MHz)	RAM-minnen		Matematikblock	Chips Globals
Familj	Anordning	LUTs	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Viktig:

• Data i den föregående tabellen fångas med hjälp av typiska syntes- och layoutinställningar. IP:n är konfigurerad för åtta skrivkanaler, åtta läskanaler, adressbredd på 32 bitar och databredd på 512 bitarskonfiguration.
• Klockan är begränsad till 200 MHz när du kör timinganalysen för att uppnå prestandasiffrorna.

Funktionsbeskrivning (Ställ en fråga)
Det här avsnittet beskriver implementeringsdetaljerna för DDR_AXI4_Arbiter. Följande figur visar pin-out-diagrammet på toppnivån för DDR AXI4 Arbiter. Bild 1-1. Pin-Out blockdiagram på toppnivå för Native Arbiter Interface

Följande bild visar blockschemat på systemnivå för DDR_AXI4_Arbiter i bussgränssnittsläge. Bild 1-2. Blockdiagram på systemnivå för DDR_AXI4_Arbiter

En lästransaktion triggas genom att sätta insignalen r(x)_req_i högt på en speciell läskanal. Medlaren svarar genom bekräftelse när den är redo att betjäna läsbegäran. Då är detampläser start-AXI-adressen och läser skurstorleken som matas in från den externa initiatorn. Kanalen bearbetar ingångarna och genererar de nödvändiga AXI-transaktionerna för att läsa data från DDR-minnet. Läsdata som utmatas från arbitern är gemensam för alla läskanalerna. Under dataavläsning blir läsdata som är giltiga för motsvarande kanal hög. Slutet på den lästa transaktionen betecknas med en läs-klar signal när alla begärda bytes skickas ut. I likhet med en lästransaktion triggas en skrivtransaktion genom att sätta insignalen w(x)_req_i hög. Tillsammans med begäransignalen måste skrivstartadressen och skurlängden tillhandahållas under begäran. När medlaren är tillgänglig för att betjäna den skriftliga begäran, svarar den genom att sända en bekräftelsesignal på motsvarande kanal. Sedan måste användaren tillhandahålla skrivdata tillsammans med den datagiltiga signalen på kanalen. Antalet klockor den data giltiga högperioden måste matcha skurlängden. Medlaren slutför skrivoperationen och sätter skrivklarsignalen hög, vilket anger fullbordandet av skrivtransaktionen.
DDR_AXI4_Arbiter-parametrar och gränssnittssignaler (ställ en fråga)
Det här avsnittet diskuterar parametrarna i DDR_AXI4_Arbiter GUI-konfigurator och I/O-signaler.
2.1 Konfigurationsinställningar (Ställ en fråga)
Följande tabell listar beskrivningen av de konfigurationsparametrar som används i hårdvaruimplementeringen av DDR_AXI4_Arbiter. Dessa är generiska parametrar och kan varieras enligt applikationens krav.

Tabell 2-1. Konfigurationsparameter

Signal Namn	Beskrivning
AXI ID-bredd	Definierar AXI ID-bredden.
AXI Databredd	Definierar AXI-databredden.
AXI-adressbredd	Definierar AXI-adressens bredd
Antal lästa kanaler	Alternativ för att välja önskat antal skrivkanaler från rullgardinsmenyn som sträcker sig från en kanal till åtta skrivkanaler.
Antal Write-kanaler	Alternativ för att välja önskat antal läskanaler från rullgardinsmenyn som sträcker sig från en kanal till åtta läskanaler.
AXI4_SELECTION	Alternativ för att välja mellan AXI4_MASTER och AXI4_MIRRORED_SLAVE.
Arbiter gränssnitt	Möjlighet att välja bussgränssnitt.

In- och utsignaler (ställ en fråga)
Följande tabell listar in- och utportarna för DDR AXI4 Arbiter for Bus-gränssnittet.
Tabell 2-2. In- och utgångsportar för Arbiter Bus Interface

Signal Namn	Riktning	Bredd	Beskrivning
reset_i	Input	—	Aktiv Låg asynkron återställningssignal till design
sys_ckl_i	Input	—	Systemklocka
ddr_ctrl_ready_i	Input	—	Tar emot den klara ingångssignalen från DDR-styrenheten
ARVALID_I_0	Input	—	Läsbegäran från läskanal 0
ARSIZE_I_0	Input	8 bitar	läs skurstorlek från läskanal 0
ARADDR_I_0	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 0
ARREADY_O_0	Produktion	—	Medarbetarbekräftelse på läsbegäran från läskanal 0
RVALID_O_0	Produktion	—	Läs data som är giltig från läskanal 0
RDATA_O_0	Produktion	[AXI_DATA_WIDTH-1 : 0]	Läs data från läskanal 0
RLAST_O_0	Produktion	—	Läs slutet av ramsignal från läskanal 0
BUSER_O_r0	Produktion	—	Läsavslutning för att läsa kanal 0
ARVALID_I_1	Input	—	Läsbegäran från läskanal 1
ARSIZE_I_1	Input	8 bitar	Läs skurstorlek från läskanal 1
ARADDR_I_1	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 1
ARREADY_O_1	Produktion	—	Medarbetarbekräftelse på läsbegäran från läskanal 1
RVALID_O_1	Produktion	—	Läs data som är giltig från läskanal 1
RDATA_O_1	Produktion	[AXI_DATA_WIDTH-1 : 0]	Läs data från läskanal 1
RLAST_O_1	Produktion	—	Läs slutet av ramsignal från läskanal 1
BUSER_O_r1	Produktion	—	Läsavslutning för att läsa kanal 1
ARVALID_I_2	Input	—	Läsbegäran från läskanal 2

………..fortsatt
Signal Namn	Riktning	Bredd	Beskrivning
ARSIZE_I_2	Input	8 bitar	Läs skurstorlek från läskanal 2
ARADDR_I_2	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 2
ARREADY_O_2	Produktion	—	Medarbetarbekräftelse på läsbegäran från läskanal 2
RVALID_O_2	Produktion	—	Läs data som är giltig från läskanal 2
RDATA_O_2	Produktion	[AXI_DATA_WIDTH-1 : 0]	Läs data från läskanal 2
RLAST_O_2	Produktion	—	Läs slutet av ramsignal från läskanal 2
BUSER_O_r2	Produktion	—	Läsavslutning för att läsa kanal 2
ARVALID_I_3	Input	—	Läsbegäran från läskanal 3
ARSIZE_I_3	Input	8 bitar	Läs skurstorlek från läskanal 3
ARADDR_I_3	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 3
ARREADY_O_3	Produktion	—	Medarbetarbekräftelse på läsbegäran från läskanal 3
RVALID_O_3	Produktion	—	Läs data som är giltig från läskanal 3
RDATA_O_3	Produktion	[AXI_DATA_WIDTH-1 : 0]	Läs data från läskanal 3
RLAST_O_3	Produktion	—	Läs slutet av ramsignal från läskanal 3
BUSER_O_r3	Produktion	—	Läsavslutning för att läsa kanal 3
ARVALID_I_4	Input	—	Läsbegäran från läskanal 4
ARSIZE_I_4	Input	8 bitar	Läs skurstorlek från läskanal 4
ARADDR_I_4	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 4
ARREADY_O_4	Produktion	—	Medarbetarbekräftelse på läsbegäran från läskanal 4
RVALID_O_4	Produktion	—	Läs data som är giltig från läskanal 4
RDATA_O_4	Produktion	[AXI_DATA_WIDTH-1 : 0]	Läs data från läskanal 4
RLAST_O_4	Produktion	—	Läs slutet av ramsignal från läskanal 4
BUSER_O_r4	Produktion	—	Läsavslutning för att läsa kanal 4
ARVALID_I_5	Input	—	Läsbegäran från läskanal 5
ARSIZE_I_5	Input	8 bitar	Läs skurstorlek från läskanal 5
ARADDR_I_5	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 5
ARREADY_O_5	Produktion	—	Medarbetarbekräftelse på läsbegäran från läskanal 5
RVALID_O_5	Produktion	—	Läs data som är giltig från läskanal 5
RDATA_O_5	Produktion	[AXI_DATA_WIDTH-1 : 0]	Läs data från läskanal 5
RLAST_O_5	Produktion	—	Läs slutet av ramsignal från läskanal 5
BUSER_O_r5	Produktion	—	Läsavslutning för att läsa kanal 5
ARVALID_I_6	Input	—	Läsbegäran från läskanal 6
ARSIZE_I_6	Input	8 bitar	Läs skurstorlek från läskanal 6
ARADDR_I_6	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 6
ARREADY_O_6	Produktion	—	Medarbetarbekräftelse på läsbegäran från läskanal 6
RVALID_O_6	Produktion	—	Läs data som är giltig från läskanal 6
RDATA_O_6	Produktion	[AXI_DATA_WIDTH-1 : 0]	Läs data från läskanal 6
RLAST_O_6	Produktion	—	Läs slutet av ramsignal från läskanal 6

………..fortsatt
Signal Namn	Riktning	Bredd	Beskrivning
BUSER_O_r6	Produktion	—	Läsavslutning för att läsa kanal 6
ARVALID_I_7	Input	—	Läsbegäran från läskanal 7
ARSIZE_I_7	Input	8 bitar	Läs skurstorlek från läskanal 7
ARADDR_I_7	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 7
ARREADY_O_7	Produktion	—	Medarbetarbekräftelse på läsbegäran från läskanal 7
RVALID_O_7	Produktion	—	Läs data som är giltig från läskanal 7
RDATA_O_7	Produktion	[AXI_DATA_WIDTH-1 : 0]	Läs data från läskanal 7
RLAST_O_7	Produktion	—	Läs slutet av ramsignal från läskanal 7
BUSER_O_r7	Produktion	—	Läsavslutning för att läsa kanal 7
AWSIZE_I_0	Input	8 bitar	Skrivskurstorlek för skrivkanal 0
WDATA_I_0	Input	[AXI_DATA_WIDTH-1:0]	Videodataingång för att skriva kanal 0
WVALID_I_0	Input	—	Skriv data som är giltig för att skriva kanal 0
AWVALID_I_0	Input	—	Skrivförfrågan från skrivkanal 0
AWADDR_I_0	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 0
AWREADY_O_0	Produktion	—	Medarbetarbekräftelse för att skriva begäran från skrivkanal 0
BUSER_O_0	Produktion	—	Skrivavslut för att skriva kanal 0
AWSIZE_I_1	Input	8 bitar	Skrivskurstorlek för skrivkanal 1
WDATA_I_1	Input	[AXI_DATA_WIDTH-1:0]	Videodataingång för att skriva kanal 1
WVALID_I_1	Input	—	Skriv data som är giltig för att skriva kanal 1
AWVALID_I_1	Input	—	Skrivförfrågan från skrivkanal 1
AWADDR_I_1	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 1
AWREADY_O_1	Produktion	—	Medarbetarbekräftelse för att skriva begäran från skrivkanal 1
BUSER_O_1	Produktion	—	Skrivavslut för att skriva kanal 1
AWSIZE_I_2	Input	8 bitar	Skrivskurstorlek för skrivkanal 2
WDATA_I_2	Input	[AXI_DATA_WIDTH-1:0]	Videodataingång för att skriva kanal 2
WVALID_I_2	Input	—	Skriv data som är giltig för att skriva kanal 2
AWVALID_I_2	Input	—	Skrivförfrågan från skrivkanal 2
AWADDR_I_2	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 2
AWREADY_O_2	Produktion	—	Medarbetarbekräftelse för att skriva begäran från skrivkanal 2
BUSER_O_2	Produktion	—	Skrivavslut för att skriva kanal 2
AWSIZE_I_3	Input	8 bitar	Skrivskurstorlek för skrivkanal 3
WDATA_I_3	Input	[AXI_DATA_WIDTH-1:0]	Videodataingång för att skriva kanal 3
WVALID_I_3	Input	—	Skriv data som är giltig för att skriva kanal 3
AWVALID_I_3	Input	—	Skrivförfrågan från skrivkanal 3
AWADDR_I_3	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 3
AWREADY_O_3	Produktion	—	Medarbetarbekräftelse för att skriva begäran från skrivkanal 3
BUSER_O_3	Produktion	—	Skrivavslut för att skriva kanal 3
AWSIZE_I_4	Input	8 bitar	Skrivskurstorlek för skrivkanal 4

………..fortsatt
Signal Namn	Riktning	Bredd	Beskrivning
WDATA_I_4	Input	[AXI_DATA_WIDTH-1:0]	Videodataingång för att skriva kanal 4
WVALID_I_4	Input	—	Skriv data som är giltig för att skriva kanal 4
AWVALID_I_4	Input	—	Skrivförfrågan från skrivkanal 4
AWADDR_I_4	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 4
AWREADY_O_4	Produktion	—	Medarbetarbekräftelse för att skriva begäran från skrivkanal 4
BUSER_O_4	Produktion	—	Skrivavslut för att skriva kanal 4
AWSIZE_I_5	Input	8 bitar	Skrivskurstorlek för skrivkanal 5
WDATA_I_5	Input	[AXI_DATA_WIDTH-1:0]	Videodataingång för att skriva kanal 5
WVALID_I_5	Input	—	Skriv data som är giltig för att skriva kanal 5
AWVALID_I_5	Input	—	Skrivförfrågan från skrivkanal 5
AWADDR_I_5	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 5
AWREADY_O_5	Produktion	—	Medarbetarbekräftelse för att skriva begäran från skrivkanal 5
BUSER_O_5	Produktion	—	Skrivavslut för att skriva kanal 5
AWSIZE_I_6	Input	8 bitar	Skrivskurstorlek för skrivkanal 6
WDATA_I_6	Input	[AXI_DATA_WIDTH-1:0]	Videodataingång för att skriva kanal 6
WVALID_I_6	Input	—	Skriv data som är giltig för att skriva kanal 6
AWVALID_I_6	Input	—	Skrivförfrågan från skrivkanal 6
AWADDR_I_6	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 6
AWREADY_O_6	Produktion	—	Medarbetarbekräftelse för att skriva begäran från skrivkanal 6
BUSER_O_6	Produktion	—	Skrivavslut för att skriva kanal 6
AWSIZE_I_7	Input	8 bitar	Skrivseriestorlek från skrivkanal 7
WDATA_I_7	Input	[AXI_DATA_WIDTH-1:0]	Videodataingång för att skriva kanal 7
WVALID_I_7	Input	—	Skriv data som är giltig för att skriva kanal 7
AWVALID_I_7	Input	—	Skriv en förfrågan från skrivkanal 7
AWADDR_I_7	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 7
AWREADY_O_7	Produktion	—	Medarbetarbekräftelse för att skriva begäran från skrivkanal 7
BUSER_O_7	Produktion	—	Skrivavslut för att skriva kanal 7

Följande tabell listar in- och utportarna för DDR AXI4 Arbiter för det inbyggda gränssnittet.
Tabell 2-3. In- och utportar för Native Arbiter Interface

Signal Namn	Riktning	Bredd	Beskrivning
reset_i	Input	—	Aktiv låg asynkron återställningssignal till design
sys_clk_i	Input	—	Systemklocka
ddr_ctrl_ready_i	Input	—	Tar emot klarsignalen från DDR-styrenheten
r0_req_i	Input	—	Läs begäran från initiativtagare 0
r0_burst_size_i	Input	8 bitar	Läs seriestorlek
r0_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 0
r0_ack_o	Produktion	—	Medarbetarbekräftelse för att läsa begäran från initiator 0

………..fortsatt
Signal Namn	Riktning	Bredd	Beskrivning
r0_data_valid_o	Produktion	—	Läs data som är giltig från läskanal 0
r0_done_o	Produktion	—	Läs komplettering till initiator 0
r1_req_i	Input	—	Läs begäran från initiativtagare 1
r1_burst_size_i	Input	8 bitar	Läs seriestorlek
r1_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 1
r1_ack_o	Produktion	—	Medarbetarbekräftelse för att läsa begäran från initiator 1
r1_data_valid_o	Produktion	—	Läs data som är giltig från läskanal 1
r1_done_o	Produktion	—	Läs komplettering till initiator 1
r2_req_i	Input	—	Läs begäran från initiativtagare 2
r2_burst_size_i	Input	8 bitar	Läs seriestorlek
r2_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 2
r2_ack_o	Produktion	—	Medarbetarbekräftelse för att läsa begäran från initiator 2
r2_data_valid_o	Produktion	—	Läs data som är giltig från läskanal 2
r2_done_o	Produktion	—	Läs komplettering till initiator 2
r3_req_i	Input	—	Läs begäran från initiativtagare 3
r3_burst_size_i	Input	8 bitar	Läs seriestorlek
r3_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 3
r3_ack_o	Produktion	—	Medarbetarbekräftelse för att läsa begäran från initiator 3
r3_data_valid_o	Produktion	—	Läs data som är giltig från läskanal 3
r3_done_o	Produktion	—	Läs komplettering till initiator 3
r4_req_i	Input	—	Läs begäran från initiativtagare 4
r4_burst_size_i	Input	8 bitar	Läs seriestorlek
r4_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 4
r4_ack_o	Produktion	—	Medarbetarbekräftelse för att läsa begäran från initiator 4
r4_data_valid_o	Produktion	—	Läs data som är giltig från läskanal 4
r4_done_o	Produktion	—	Läs komplettering till initiator 4
r5_req_i	Input	—	Läs begäran från initiativtagare 5
r5_burst_size_i	Input	8 bitar	Läs seriestorlek
r5_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 5
r5_ack_o	Produktion	—	Medarbetarbekräftelse för att läsa begäran från initiator 5
r5_data_valid_o	Produktion	—	Läs data som är giltig från läskanal 5
r5_done_o	Produktion	—	Läs komplettering till initiator 5
r6_req_i	Input	—	Läs begäran från initiativtagare 6
r6_burst_size_i	Input	8 bitar	Läs seriestorlek
r6_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 6
r6_ack_o	Produktion	—	Medarbetarbekräftelse för att läsa begäran från initiator 6
r6_data_valid_o	Produktion	—	Läs data som är giltig från läskanal 6
r6_done_o	Produktion	—	Läs komplettering till initiator 6
r7_req_i	Input	—	Läs begäran från initiativtagare 7
r7_burst_size_i	Input	8 bitar	Läs seriestorlek

………..fortsatt
Signal Namn	Riktning	Bredd	Beskrivning
r7_rstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress varifrån läsning måste startas för läskanal 7
r7_ack_o	Produktion	—	Medarbetarbekräftelse för att läsa begäran från initiator 7
r7_data_valid_o	Produktion	—	Läs data som är giltig från läskanal 7
r7_done_o	Produktion	—	Läs komplettering till initiator 7
rdata_o	Produktion	[AXI_DATA_WIDTH – 1:0]	Videodatautgång från läskanal
w0_burst_size_i	Input	8 bitar	Skriv seriestorlek
w0_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodataingång för att skriva kanal 0
w0_data_valid_i	Input	—	Skriv data som är giltig för att skriva kanal 0
w0_req_i	Input	—	Skriv begäran från initiativtagare 0
w0_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 0
w0_ack_o	Produktion	—	Medarbetarbekräftelse att skriva begäran från initiativtagare 0
w0_done_o	Produktion	—	Skriv komplettering till initiativtagare 0
w1_burst_size_i	Input	8 bitar	Skriv seriestorlek
w1_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodataingång för att skriva kanal 1
w1_data_valid_i	Input	—	Skriv data som är giltig för att skriva kanal 1
w1_req_i	Input	—	Skriv begäran från initiativtagare 1
w1_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 1
w1_ack_o	Produktion	—	Medarbetarbekräftelse att skriva begäran från initiativtagare 1
w1_done_o	Produktion	—	Skriv komplettering till initiativtagare 1
w2_burst_size_i	Input	8 bitar	Skriv seriestorlek
w2_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodataingång för att skriva kanal 2
w2_data_valid_i	Input	—	Skriv data som är giltig för att skriva kanal 2
w2_req_i	Input	—	Skriv begäran från initiativtagare 2
w2_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 2
w2_ack_o	Produktion	—	Medarbetarbekräftelse att skriva begäran från initiativtagare 2
w2_done_o	Produktion	—	Skriv komplettering till initiativtagare 2
w3_burst_size_i	Input	8 bitar	Skriv seriestorlek
w3_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodataingång för att skriva kanal 3
w3_data_valid_i	Input	—	Skriv data som är giltig för att skriva kanal 3
w3_req_i	Input	—	Skriv begäran från initiativtagare 3
w3_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 3
w3_ack_o	Produktion	—	Medarbetarbekräftelse att skriva begäran från initiativtagare 3
w3_done_o	Produktion	—	Skriv komplettering till initiativtagare 3
w4_burst_size_i	Input	8 bitar	Skriv seriestorlek
w4_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodataingång för att skriva kanal 4
w4_data_valid_i	Input	—	Skriv data som är giltig för att skriva kanal 4
w4_req_i	Input	—	Skriv begäran från initiativtagare 4
w4_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 4

………..fortsatt
Signal Namn	Riktning	Bredd	Beskrivning
w4_ack_o	Produktion	—	Medarbetarbekräftelse att skriva begäran från initiativtagare 4
w4_done_o	Produktion	—	Skriv komplettering till initiativtagare 4
w5_burst_size_i	Input	8 bitar	Skriv seriestorlek
w5_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodataingång för att skriva kanal 5
w5_data_valid_i	Input	—	Skriv data som är giltig för att skriva kanal 5
w5_req_i	Input	—	Skriv begäran från initiativtagare 5
w5_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 5
w5_ack_o	Produktion	—	Medarbetarbekräftelse att skriva begäran från initiativtagare 5
w5_done_o	Produktion	—	Skriv komplettering till initiativtagare 5
w6_burst_size_i	Input	8 bitar	Skriv seriestorlek
w6_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodataingång för att skriva kanal 6
w6_data_valid_i	Input	—	Skriv data som är giltig för att skriva kanal 6
w6_req_i	Input	—	Skriv begäran från initiativtagare 6
w6_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 6
w6_ack_o	Produktion	—	Medarbetarbekräftelse att skriva begäran från initiativtagare 6
w6_done_o	Produktion	—	Skriv komplettering till initiativtagare 6
w7_burst_size_i	Input	8 bitar	Skriv seriestorlek
w7_data_i	Input	[AXI_DATA_WIDTH – 1:0]	Videodataingång för att skriva kanal 7
w7_data_valid_i	Input	—	Skriv data som är giltig för att skriva kanal 7
w7_req_i	Input	—	Skriv begäran från initiativtagare 7
w7_wstart_addr_i	Input	[AXI_ADDR_WIDTH – 1:0]	DDR-adress till vilken skrivning måste ske från skrivkanal 7
w7_ack_o	Produktion	—	Medarbetarbekräftelse att skriva begäran från initiativtagare 7
w7_done_o	Produktion	—	Skriv komplettering till initiativtagare 7
AXI I/F-signaler
Läs adresskanalen
arid_o	Produktion	[AXI_ID_WIDTH – 1:0]	Läs adress-ID. Identifiering tag för den lästa adressgruppen av signaler.
araddr_o	Produktion	[AXI_ADDR_WIDTH – 1:0]	Läs adressen. Ger den initiala adressen för en lässkurtransaktion. Endast startadressen för skuren anges.
arlen_o	Produktion	[7:0]	Spränglängd. Ger det exakta antalet överföringar i en serie. Denna information bestämmer antalet dataöverföringar som är kopplade till adressen.
arsize_o	Produktion	[2:0]	Burst storlek. Storleken på varje överföring i skuren.
arburst_o	Produktion	[1:0]	Burst typ. Tillsammans med storleksinformationen, detaljer hur adressen för varje överföring inom skuren beräknas. Fast till 2'b01 à Inkrementell adressskur.
arlock_o	Produktion	[1:0]	Låstyp. Ger ytterligare information om överföringens atomära egenskaper. Fast till 2'b00 à Normal Access.

………..fortsatt
Signal Namn	Riktning	Bredd	Beskrivning
arcache_o	Produktion	[3:0]	Cachetyp. Ger ytterligare information om de cachebara egenskaperna för överföringen. Fast till 4'b0000 à Ej cachebar och ej buffrbar.
arprot_o	Produktion	[2:0]	Skyddstyp. Tillhandahåller skyddsenhetsinformation för transaktionen. Fast till 3'b000 à Normal, säker dataåtkomst.
arvalid_o	Produktion	—	Läs adress giltig. När HÖG är den lästa adressen och styrinformationen giltiga och förblir höga tills adressbekräftelsesignalen redan är hög. 1 = Adress- och kontrollinformation giltig 0 = Adress- och kontrollinformation ogiltig
redan_o	Input	—	Läs adress redo. Målet är redo att acceptera en adress och tillhörande styrsignaler. 1 = målet klart 0 = målet inte klart
Läs datakanal
befria	Input	[AXI_ID_WIDTH – 1:0]	Läs ID tag. ID tag av den lästa datagruppen av signaler. Kopplingsvärdet genereras av målet och måste matcha torrvärdet för den lästa transaktionen som den svarar på.
rdata	Input	[AXI_DATA_WIDTH – 1:0]	Läs data
rresp	Input	[1:0]	Läs svaret. Status för läsöverföringen. Tillåtna svar är OKAY, EXOKAY, SLVERR och DECERR.
sista	Input	—	Läs sist. Sista överföringen i en lässerie.
rgiltig	Input	—	Läs giltig. Nödvändig läsdata är tillgänglig och läsöverföringen kan slutföras. 1 = avläst data tillgänglig 0 = läst data ej tillgänglig
redo	Produktion	—	Läs redo. Initiator kan acceptera läst data och svarsinformation. 1= initiativtagare redo 0 = initiator inte redo
Skriv adresskanal
awid	Produktion	[AXI_ID_WIDTH – 1:0]	Skriv adress-ID. Identifiering tag för skrivadressgruppen av signaler.
awaddr	Produktion	[AXI_ADDR_WIDTH – 1:0]	Skriv adress. Ger adressen till den första överföringen i en skrivskurtransaktion. De associerade styrsignalerna används för att bestämma adresserna för de återstående överföringarna i skuren.
awlen	Produktion	[7:0]	Spränglängd. Ger det exakta antalet överföringar i en serie. Denna information bestämmer antalet dataöverföringar som är kopplade till adressen.
awsize	Produktion	[2:0]	Burst storlek. Storleken på varje överföring i skuren. Byte lane strobes indikerar exakt vilka byte lanes som ska uppdateras.
awburst	Produktion	[1:0]	Burst typ. Tillsammans med storleksinformationen, detaljer hur adressen för varje överföring inom skuren beräknas. Fast till 2'b01 à Inkrementell adressskur.

………..fortsatt
Signal Namn	Riktning	Bredd	Beskrivning
awlock	Produktion	[1:0]	Låstyp. Ger ytterligare information om överföringens atomära egenskaper. Fast till 2'b00 à Normal Access.
awcache	Produktion	[3:0]	Cachetyp. Indikerar de buffrbara, cachebara, skrivbara, återskrivningsbara och allokerande attributen för transaktionen. Fast till 4'b0000 à Ej cachebar och ej buffrbar.
awprot	Produktion	[2:0]	Skyddstyp. Indikerar den normala, privilegierade eller säkra skyddsnivån för transaktionen och om transaktionen är en dataåtkomst eller en instruktionsåtkomst. Fast till 3'b000 à Normal, säker dataåtkomst.
hemskt	Produktion	—	Skriv adress giltig. Indikerar att giltig skrivadress och kontrollinformation finns tillgänglig. 1 = adress och kontrollinformation tillgänglig 0 = adress och kontrollinformation ej tillgänglig. Adress- och styrinformationen förblir stabila tills adressbekräftelsesignalen, redan nu, går HÖG.
förberedd	Input	—	Skriv adress redo. Indikerar att målet är redo att acceptera en adress och tillhörande styrsignaler. 1 = målet klart 0 = målet inte klart
Skriv datakanal
wdata	Produktion	[AXI_DATA_WIDTH – 1:0]	Skriv data
wstrb	Produktion	[AXI_DATA_WIDTH – 8:0]	Skriv strobes. Denna signal indikerar vilka bytebanor som ska uppdateras i minnet. Det finns en skrivstrobe för varje åtta bitar i skrivdatabussen.
wlast	Produktion	—	Skriv sist. Sista överföringen i en skrivskur.
wvalid	Produktion	—	Skriv giltigt. Giltiga skrivdata och strober är tillgängliga. 1 = skrivdata och strober tillgängliga 0 = skrivdata och strober inte tillgängliga
färdig	Input	—	Skriv klart. Target kan acceptera skrivdata. 1 = målet klart 0 = målet inte klart
Skriv svarskanal
bud	Input	[AXI_ID_WIDTH – 1:0]	Svars-ID. Identifieringen tag av skrivsvaret. Budvärdet måste matcha awid-värdet för skrivtransaktionen som målet svarar på.
bresp	Input	[1:0]	Skriv svar. Status för skrivtransaktionen. De tillåtna svaren är OKAY, EXOKAY, SLVERR och DECERR.
ogiltig	Input	—	Skriv svar giltigt. Giltigt skrivsvar finns tillgängligt. 1 = skrivsvar tillgängligt 0 = skrivsvar ej tillgängligt
brödig	Produktion	—	Svar redo. Initiativtagaren kan acceptera svarsinformationen. 1 = initiator redo 0 = initiator inte redo

Tidsdiagram (ställ en fråga)
Det här avsnittet diskuterar DDR_AXI4_Arbiter tidsdiagram. Följande figurer visar anslutningen av ingångarna för läs- och skrivbegäran, startminnesadress, skrivingångar från den externa initiatorn, läs- eller skrivbekräftelse och läs- eller skrivkompletteringsingångar som ges av arbiter.
Bild 3-1. Tidsdiagram för signaler som används vid skrivning/läsning genom AXI4-gränssnitt

Testbänk (ställ en fråga)
En enhetlig testbänk används för att verifiera och testa DDR_AXI4_Arbiter som kallas användartestbänk. Testbänk tillhandahålls för att kontrollera funktionaliteten hos DDR_AXI4_Arbiter IP. Denna testbänk fungerar endast för två läskanaler och två skrivkanaler med bussgränssnittskonfiguration.
 Simulering (Ställ en fråga)
Följande steg beskriver hur man simulerar kärnan med hjälp av testbänken:

1. Öppna fliken Libero® SoC Catalog, expandera Solutions-Video, dubbelklicka på DDR_AXI4_Arbiter och klicka sedan på OK. Dokumentationen som är kopplad till IP:n listas under Dokumentation. Viktigt: Om du inte ser fliken Katalog, navigera till View > Windows-menyn och klicka på Katalog för att göra den synlig.

Bild 4-1. DDR_AXI4_Arbiter IP Core i Libero SoC-katalogen

Fönstret Skapa komponent visas som visas i följande. Klicka på OK. Se till att namnet är DDR_AXI4_ARBITER_PF_C0.
Bild 4-2. Skapa komponent

Konfigurera IP för 2 läskanaler, 2 skrivkanaler och välj Bussgränssnitt som visas i följande figur och klicka på OK för att generera IP:n.
Bild 4-3. Konfiguration

På fliken Stimulushierarki, välj testbänken (DDR_AXI4_ARBITER_PF_tb.v), högerklicka och klicka sedan på Simulera försyntdesign > Öppna interaktivt.
Viktig: Om du inte ser fliken Stimulushierarki, navigera till View > Windows-menyn och klicka på Stimulus Hierarchy för att göra den synlig.
Bild 4-4. Simulering av pre-syntesdesignModelSim öppnas med testbänken file, som visas i följande figur.
Bild 4-5. ModelSim Simuleringsfönster

Viktig: Om simuleringen avbryts på grund av den körtidsgräns som anges i .do file, använd kommandot run -all för att slutföra simuleringen.
Revisionshistorik (Ställ en fråga)
Revisionshistoriken beskriver de ändringar som implementerades i dokumentet. Ändringarna listas efter revidering, med början i den senaste publikationen.
Tabell 5-1. Revisionshistorik

Revision	Datum	Beskrivning
A	04/2023	Följande är listan över ändringar i version A av dokumentet: • Migrerade dokumentet till Microchip-mallen. • Uppdaterade dokumentnumret till DS00004976A från 50200950. • Lagt till 4. Testbänk.
2.0	—	Följande är listan över ändringar i version 2.0 av dokumentet: • Lagt till Bild 1-2. • Lagt till Tabell 2-2. • Uppdaterade namnen på vissa in- och utsignalnamn i Tabell 2-2.
1.0	—	Initial release.

Microchip FPGA Support (ställ en fråga)
Microchip FPGA-produktgruppen stödjer sina produkter med olika supporttjänster, inklusive kundtjänst, tekniskt kundsupportcenter, ett webwebbplats och försäljningskontor över hela världen. Kunder rekommenderas att besöka Microchips onlineresurser innan de kontaktar supporten eftersom det är mycket troligt att deras frågor redan har besvarats. Kontakta tekniskt supportcenter via webwebbplats på www.microchip.com/support. Nämn FPGA-enhetens artikelnummer, välj lämplig fodralkategori och ladda upp designen files när du skapar ett tekniskt supportärende. Kontakta kundtjänst för icke-teknisk produktsupport, såsom produktpriser, produktuppgraderingar, uppdaterad information, orderstatus och auktorisering.

• Från Nordamerika, ring 800.262.1060
• Från resten av världen, ring 650.318.4460
• Faxa, från var som helst i världen, 650.318.8044

Mikrochipsinformation (ställ en fråga)

Mikrochippet Webwebbplats (Ställ en fråga)
Microchip tillhandahåller onlinesupport via vår webplats på www.microchip.com/. Detta webwebbplats används för att göra files och information lätt tillgänglig för kunder. En del av det tillgängliga innehållet inkluderar:

• Produktsupport – Datablad och errata, ansökningsnoteringar och sample-program, designresurser, användarhandböcker och hårdvarustöddokument, senaste programvaruversioner och arkiverad programvara
• Allmän teknisk support – Vanliga frågor (FAQs), teknisk supportförfrågningar, diskussionsgrupper online, medlemslista för Microchip-designpartnerprogram
• Microchips verksamhet – Produktväljare och beställningsguider, senaste pressmeddelanden från Microchip, en lista över seminarier och evenemang, listor över Microchips försäljningskontor, distributörer och fabriksrepresentanter

Produktändringsmeddelandetjänst (ställ en fråga)
Microchips meddelandetjänst för produktändringar hjälper till att hålla kunderna uppdaterade om Microchips produkter. Prenumeranter kommer att få e-postmeddelanden när det finns ändringar, uppdateringar, revideringar eller fel relaterade till en specificerad produktfamilj eller utvecklingsverktyg av intresse. För att registrera dig, gå till www.microchip.com/pcn och följ registreringsanvisningarna.
Kundsupport (ställ en fråga)
Användare av Microchip-produkter kan få hjälp via flera kanaler:

• Distributör eller representant
• Lokalt försäljningskontor
• Embedded Solutions Engineer (ESE)
• Teknisk support

Kunder bör kontakta sin distributör, representant eller ESE för support. Lokala försäljningskontor finns också tillgängliga för att hjälpa kunder. En lista över försäljningskontor och platser ingår i detta dokument. Teknisk support är tillgänglig via webwebbplats på: www.microchip.com/support.
Microchip Devises Code Protection Feature (Ställ en fråga)
Observera följande detaljer om kodskyddsfunktionen på Microchip-produkter:

• Microchip-produkter uppfyller specifikationerna i deras specifika Microchip-datablad.
• Microchip anser att dess familj av produkter är säkra när de används på avsett sätt, inom driftsspecifikationer och under normala förhållanden.
• Microchip värdesätter och skyddar aggressivt dess immateriella rättigheter. Försök att bryta mot kodskyddsfunktionerna i Microchip-produkten är strängt förbjudna och kan bryta mot DigitalMillennium Copyright Act.
• Varken Microchip eller någon annan halvledartillverkare kan garantera säkerheten för sin kod. Kodskydd betyder inte att vi garanterar att produkten är "okrossbar". Kodskyddet utvecklas ständigt. Microchip har åtagit sig att kontinuerligt förbättra kodskyddsfunktionerna i våra produkter.

Rättsligt meddelande (ställ en fråga)
Denna publikation och informationen häri får endast användas med Microchip-produkter, inklusive för att designa, testa och integrera Microchip-produkter med din applikation. Användning av denna information på något annat sätt bryter mot dessa villkor. Information om enhetsapplikationer tillhandahålls endast för din bekvämlighet och kan ersättas av uppdateringar. Det är ditt ansvar att se till att din ansökan uppfyller dina specifikationer. Kontakta ditt lokala Microchip-försäljningskontor för ytterligare support eller få ytterligare support på www.microchip.com/en-us/support/design-help/ kundsupporttjänster. DENNA INFORMATION TILLHANDAHÅLLS AV MICROCHIP "I BEFINTLIGT SKICK". MICROCHIP GÖR INGA UTSÄTTNINGAR ELLER GARANTIER AV NÅGOT SLAG, VARKEN UTTRYCKLIGA ELLER UNDERFÖRSTÅDDA, SKRIFTLIGA ELLER MUNTLIGA, LAGSTÄMNADE ELLER ANNAT SÄTT, RELATERADE TILL INFORMATIONEN INKLUSIVE MEN INTE BEGRÄNSADE TILL NÅGON UNDERFÖRSTÅDDA GARANTIER, OCH BEKRÄFTANDE AV GARANTIER, SÄRSKILT SYFTE ELLER GARANTIER RELATERAT TILL DESS SKICK, KVALITET ELLER PRESTANDA. UNDER INGA OMSTÄNDIGHETER KOMMER MICROCHIP ANSVARIGT FÖR NÅGON INDIREKTA, SÄRSKILDA, STRAFFANDE, OAVSIKTLIGA ELLER FÖLJDLIG FÖRLUST, SKADA, KOSTNAD ELLER KOSTNADER AV NÅGOT SLAG SOM HELST SOM RELATAS TILL INFORMATIONEN ELLER DESS ANVÄNDNING, OCH OM ALLA ELLER OM DEN OM DETTA ÄR DETTA MÖJLIGHETEN ELLER SKADOR ÄR FÖRUTSÅBARA? I FULLSTÄNDIG UTSTRÄCKNING SOM TILLÅTS AV LAGEN KOMMER MICROCHIPS TOTALA ANSVAR PÅ ALLA ANSVAR PÅ NÅGOT SÄTT relaterade till INFORMATIONEN ELLER DESS ANVÄNDNING INTE ÖVERSKRIVA ANTALET AV AVGIFTER, OM NÅGRA, SOM DU HAR BETALAT DIREKT FÖR INFORMATIONOCHIPEN. Användning av Microchip-enheter i livsuppehållande och/eller säkerhetsapplikationer sker helt och hållet på köparens risk, och köparen samtycker till att försvara, gottgöra och hålla Microchip ofarligt från alla skador, anspråk, stämningar eller utgifter som härrör från sådan användning. Inga licenser överförs, vare sig underförstått eller på annat sätt, under några Microchips immateriella rättigheter om inte annat anges.
Varumärken (Ställ en fråga)
Mikrochipets namn och logotyp, Microchip-logotypen, Adaptec, AVR, AVR-logotypen, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logotyp, MOST, MOST logotyp, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logotyp, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron och XMEGA är registrerade varumärken som tillhör Microchip Technology Incorporated i USA och andra länder. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logotyp, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime och ZL är registrerade varumärken som tillhör Microchip Technology Incorporated i USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, IN-Circuit, In-Circuit, Serial Programming, Serial Programming Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logotyp, MPLIB, MPLINK, MultiTRAK, NetDetach, Allsvetande Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, . , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox VeriPHY, ViewSpan, WiperLock, XpressConnect och ZENA är varumärken som tillhör Microchip Technology Incorporated i USA och andra länder. SQTP är ett servicemärke som tillhör Microchip Technology Incorporated i USA. Adaptec-logotypen, Frequency on Demand, Silicon Storage Technology och Symmcom är registrerade varumärken som tillhör Microchip Technology Inc. i andra länder. GestIC är ett registrerat varumärke som tillhör Microchip Technology Germany II GmbH & Co. KG, ett dotterbolag till Microchip Technology Inc., i andra länder. Alla andra varumärken som nämns här tillhör sina respektive företag. © 2023, Microchip Technology Incorporated och dess dotterbolag. Alla rättigheter förbehållna.
ISBN: 978-1-6683-2302-1 Kvalitetsledningssystem (Ställ en fråga) För information om Microchips kvalitetsledningssystem, besök www.microchip.com/quality.

Världsomspännande försäljning och service

AMERIKA	ASIEN/Stillahavsområdet	ASIEN/Stillahavsområdet	EUROPA
Företags Kontor 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Teknisk support: www.microchip.com/support Web Adress: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Fax: 905-695-2078	Australien – Sydney Tel: 61-2-9868-6733 Kina – Peking Tel: 86-10-8569-7000 Kina – Chengdu Tel: 86-28-8665-5511 Kina – Chongqing Tel: 86-23-8980-9588 Kina – Dongguan Tel: 86-769-8702-9880 Kina – Guangzhou Tel: 86-20-8755-8029 Kina – Hangzhou Tel: 86-571-8792-8115 Kina – Hong Kong SAR Tel: 852-2943-5100 Kina – Nanjing Tel: 86-25-8473-2460 Kina – Qingdao Tel: 86-532-8502-7355 Kina – Shanghai Tel: 86-21-3326-8000 Kina – Shenyang Tel: 86-24-2334-2829 Kina – Shenzhen Tel: 86-755-8864-2200 Kina – Suzhou Tel: 86-186-6233-1526 Kina – Wuhan Tel: 86-27-5980-5300 Kina – Xian Tel: 86-29-8833-7252 Kina – Xiamen Tel: 86-592-2388138 Kina – Zhuhai Tel: 86-756-3210040	Indien – Bangalore Tel: 91-80-3090-4444 Indien – New Delhi Tel: 91-11-4160-8631 Indien - Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokyo Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoul Tel: 82-2-554-7200 Malaysia - Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Penang Tel: 60-4-227-8870 Filippinerna – Manila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100	Österrike – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Danmark – Köpenhamn Tel: 45-4485-5910 Fax: 45-4485-2829 Finland – Esbo Tel: 358-9-4520-820 Frankrike – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Tyskland – Garching Tel: 49-8931-9700 Tyskland – Haan Tel: 49-2129-3766400 Tyskland – Heilbronn Tel: 49-7131-72400 Tyskland – Karlsruhe Tel: 49-721-625370 Tyskland – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Tyskland – Rosenheim Tel: 49-8031-354-560 Israel – Ra'anana Tel: 972-9-744-7705 Italien – Milano Tel: 39-0331-742611 Fax: 39-0331-466781 Italien – Padova Tel: 39-049-7625286 Nederländerna – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norge – Trondheim Tel: 47-72884388 Polen – Warszawa Tel: 48-22-3325737 Rumänien – Bukarest Tel: 40-21-407-87-50 Spanien - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sverige – Göteborg Tel: 46-31-704-60-40 Sverige – Stockholm Tel: 46-8-5090-4654 Storbritannien – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820

© 2023 Microchip Technology Inc. och dess dotterbolag

Dokument/resurser

MICROCHIP DDR AXI4 Arbiter [pdf] Användarhandbok DDR AXI4 Arbiter, DDR AXI4, Arbiter

Referenser

• Användarmanual