MICROCHIP DDR AXI4 Arbiter

Entwodiksyon: Estanda pwotokòl AXI4-Stream la itilize tèminoloji Mèt ak Esklav. Terminoloji ekivalan Microchip yo itilize nan dokiman sa a se Inisyatè ak Sib, respektivman.
Rezime: Tablo ki anba la a bay yon rezime karakteristik DDR AXI4 Arbiter yo.

Karakteristik	Valè
Nwayo Vèsyon	DDR AXI4 Arbiter v2.2
Fanmi Aparèy Sipòte	–
Lisans Flow Zouti Sipòte	–

Karakteristik: DDR AXI4 Arbiter gen karakteristik kle sa yo:

• Nwayo IP dwe enstale nan Katalòg IP lojisyèl Libero SoC la.
• Nwayo a se configuré, pwodwi, ak enstansye nan zouti nan SmartDesign pou enklizyon nan lis la pwojè Libero.

Itilizasyon ak pèfòmans aparèy:

Detay aparèy	Fanmi	Aparèy	Resous	Pèfòmans (MHz)
LUTs DFF RAM LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Deskripsyon Fonksyonèl

Deskripsyon Fonksyonèl: Seksyon sa a dekri detay aplikasyon DDR_AXI4_Arbiter la. Figi sa a montre dyagram pin-out nivo siperyè DDR AXI4 Arbiter la.

DDR_AXI4_Arbiter Paramèt ak Siyal Entèfas

Anviwònman konfigirasyon:
Paramèt konfigirasyon DDR_AXI4_Arbiter yo pa espesifye nan dokiman sa a.

Siyal Antre ak Sòti:
Siyal antre ak pwodiksyon pou DDR_AXI4_Arbiter yo pa espesifye nan dokiman sa a.

Dyagram distribisyon
Dyagram distribisyon yo pou DDR_AXI4_Arbiter pa espesifye nan dokiman sa a.

Bann tès

Simulation:
Detay simulation pou DDR_AXI4_Arbiter pa espesifye nan dokiman sa a.
Istwa revizyon
Istwa revizyon pou DDR_AXI4_Arbiter pa espesifye nan dokiman sa a.
Sipò pou Microchip FPGA
Enfòmasyon Sipò Microchip FPGA pou DDR_AXI4_Arbiter pa espesifye nan dokiman sa a.

Enstriksyon Itilizasyon Pwodwi

1. Enstale DDR AXI4 Arbiter v2.2 nan katalòg IP lojisyèl Libero SoC la.
2. Konfigure, jenere ak enstansye nwayo a nan zouti SmartDesign pou enklizyon nan lis pwojè Libero.

Entwodiksyon (Poze yon kesyon)

Memwa yo se yon pati entegral nan nenpòt aplikasyon videyo ak grafik tipik. Yo itilize yo pou tampon tout ankadreman videyo lè memwa lokal FPGA a ensifizan pou kenbe tout ankadreman an. Lè gen plizyè lekti ak ekri nan ankadreman videyo nan DDR, yon abit pral oblije abitye ant plizyè demann. DDR AXI4 Arbiter IP bay 8 chanèl ekri pou ekri tanpon ankadreman nan memwa DDR ekstèn ak 8 chanèl li pou li ankadreman ki soti nan memwa ekstèn. Abitraj la baze sou baz premye vini, premye sèvi. Si de demann fèt an menm tan, chanèl ki gen nimewo chanèl ki pi ba a pral pran priyorite. Abit la konekte ak IP kontwolè DDR atravè koòdone AXI4 la. DDR AXI4 Arbiter la bay yon koòdone AXI4 Initiator pou kontwolè DDR sou chip yo. Abit la sipòte jiska uit chanèl ekri ak uit chanèl li. Blòk la abitye ant uit chanèl lekti pou bay aksè a chanèl lekti AXI a nan yon fason premye vini, premye sèvi. Blòk la abitye ant uit chanèl ekri pou bay aksè nan chanèl ekri AXI nan yon fason premye vini, premye sèvi. Tout uit chanèl li-ak-ekri gen menm priyorite. Ka koòdone AXI4 Initiator nan IP Arbiter la dwe configuré pou divès kalite lajè done sòti nan 64 Bits a 512 Bits.
Enpòtan: Estanda pwotokòl AXI4-Stream la itilize tèminoloji "Mèt" ak "Esklav". Terminoloji ekivalan Microchip yo itilize nan dokiman sa a se Inisyatè ak Sib, respektivman.
Rezime (Poze yon kesyon)
Tablo ki anba la a bay yon rezime karakteristik DDR AXI4 Arbiter yo.

Tablo 1. DDR AXI4 Karakteristik Abit

Dokiman sa a aplike pou DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Egzije Libero® SoC v12.3 oswa degaje pita. IP a ka itilize nan mòd RTL san okenn lisans. Pou plis enfòmasyon, gade DDR_AXI4_Arbiter.

Karakteristik (Poze yon kesyon)

DDR AXI4 Arbiter gen karakteristik kle sa yo:

• Uit Ekri chanèl
• Uit li chanèl
• AXI4 Entèfas pou kontwolè DDR
• Configurable AXI4 lajè: 64, 128, 256, ak 512 Bits
• Configurable Adrès lajè: 32 a 64 Bits

Aplikasyon IP Core nan Libero® Design Suite (Poze yon kesyon)
Nwayo IP dwe enstale nan Katalòg IP lojisyèl Libero SoC la. Sa a enstale otomatikman atravè fonksyon aktyalizasyon Katalòg IP nan lojisyèl Libero SoC la, oswa nwayo IP la manyèlman telechaje nan katalòg la. Yon fwa ke nwayo IP a enstale nan katalòg IP lojisyèl Libero SoC, nwayo a konfigirasyon, pwodwi ak enstansye nan zouti SmartDesign pou enklizyon nan lis pwojè Libero.
Itilizasyon aparèy ak pèfòmans (Poze yon kesyon)
Tablo sa a bay lis itilizasyon aparèy yo itilize pou DDR_AXI4_Arbiter.
Tablo 2. Itilizasyon DDR_AXI4_Arbiter

Aparèy Detay yo		Resous		Pèfòmans (MHz)	RAM yo		Blòk Matematik	Chip Globals
Fanmi	Aparèy	LUT yo	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Enpòtan:

• Done ki nan tablo anvan an pran lè l sèvi avèk sentèz tipik ak anviwònman layout. IP a configuré pou uit chanèl ekri, uit chanèl li, lajè adrès 32 bit, ak lajè done konfigirasyon 512 bit.
• Revèy limite a 200 MHz pandan y ap kouri analiz distribisyon an pou reyalize nimewo pèfòmans yo.

Deskripsyon Fonksyonèl (Poze yon Kesyon)
Seksyon sa a dekri detay aplikasyon DDR_AXI4_Arbiter la. Figi sa a montre dyagram pin-out nivo siperyè DDR AXI4 Arbiter la. Figi 1-1. Dyagram blòk pi wo nivo pou entèfas abit natif natal

Figi sa a montre dyagram blòk nivo sistèm DDR_AXI4_Arbiter nan mòd koòdone otobis la. Figi 1-2. Dyagram Blòk Nivo Sistèm nan DDR_AXI4_Arbiter

Yon tranzaksyon li deklanche lè w mete siyal opinyon r(x)_req_i a wo sou yon chanèl lekti patikilye. Abit la reponn pa rekonesans lè li pare pou sèvis demann li a. Lè sa a, li samples adrès la kòmanse AXI ak li gwosè a pete ki se opinyon soti nan inisyatè a ekstèn. Chanèl la trete entrées yo epi jenere tranzaksyon AXI ki nesesè yo pou li done ki soti nan memwa DDR. Pwodiksyon done li nan abit la komen nan tout chanèl li yo. Pandan done lekti, done lekti ki valab nan kanal korespondan an ale wo. Fen tranzaksyon li a endike pa yon siyal lekti lè yo voye tout bytes yo mande yo. Menm jan ak yon tranzaksyon lekti, yon tranzaksyon ekri deklanche lè w mete siyal opinyon w(x)_req_i wo. Ansanm ak siyal demann lan, yo dwe bay adrès kòmanse ekri ak longè pete a pandan demann lan. Lè abit la disponib pou sèvis demann alekri a, li reponn lè li voye yon siyal rekonesans sou chanèl korespondan an. Lè sa a, itilizatè a dwe bay done yo ekri ansanm ak siyal la done ki valab sou kanal la. Nimewo a nan revèy done yo valab peryòd segondè dwe matche ak longè a pete. Abit la fini operasyon ekri a epi li mete siyal ekri a wo ki endike fini tranzaksyon an ekri.
DDR_AXI4_Arbiter Paramèt ak Siyal Entèfas (Poze yon Kesyon)
Seksyon sa a diskite paramèt yo nan DDR_AXI4_Arbiter GUI konfigirasyon ak siyal I/O.
2.1 Anviwònman Konfigirasyon (Poze yon Kesyon)
Tablo sa a bay lis deskripsyon paramèt konfigirasyon yo itilize nan aplikasyon pyès ki nan konpitè DDR_AXI4_Arbiter. Sa yo se paramèt jenerik epi yo ka varye selon kondisyon aplikasyon an.

Tablo 2-1. Paramèt Konfigirasyon

Siyal Non	Deskripsyon
AXI ID Lajè	Defini lajè ID AXI.
AXI Done Lajè	Defini lajè done AXI.
AXI Adrès Lajè	Defini lajè adrès AXI
Kantite chanèl Read	Opsyon pou chwazi pa gen okenn chanèl ekri nan meni ki sòti nan yon kanal jiska uit chanèl ekri.
Kantite chanèl Ekri	Opsyon yo chwazi pa obligatwa nan chanèl lekti nan meni deroule ki sòti nan yon sèl kanal jiska uit chanèl lekti.
AXI4_SELECTION	Opsyon pou chwazi ant AXI4_MASTER ak AXI4_MIRRORED_SLAVE.
Entèfas abit	Opsyon pou chwazi koòdone otobis la.

Antre ak Sorti Siyal (Poze yon Kesyon)
Tablo ki anba la a bay lis antre ak pò pwodiksyon DDR AXI4 Arbiter pou koòdone otobis la.
Tablo 2-2. Pò Antre ak Sòti pou Entèfas Otobis Abit

Siyal Non	Direksyon	Lajè	Deskripsyon
reset_i	Antre	—	Aktif Low asynchrone reset siyal nan konsepsyon
sys_ckl_i	Antre	—	Revèy sistèm lan
ddr_ctrl_ready_i	Antre	—	Resevwa siyal Antre pare soti nan kontwolè DDR la
ARVALID_I_0	Antre	—	Li demann soti nan lekti chanèl 0
ARSIZE_I_0	Antre	8 bit	li gwosè pete soti nan li chanèl 0
ARADDR_I_0	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 0
ARREADY_O_0	Sòti	—	Rekonesans abit pou li demann soti nan lekti chanèl 0
RVALID_O_0	Sòti	—	Li done ki valab nan lekti chanèl 0
RDATA_O_0	Sòti	[AXI_DATA_WIDTH-1 : 0]	Li done ki soti nan li chanèl 0
RLAST_O_0	Sòti	—	Li fen siyal ankadreman nan li chanèl 0
BUSER_O_r0	Sòti	—	Li fini pou li chanèl 0
ARVALID_I_1	Antre	—	Li demann soti nan lekti chanèl 1
ARSIZE_I_1	Antre	8 bit	Li gwosè pete nan li chanèl 1
ARADDR_I_1	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 1
ARREADY_O_1	Sòti	—	Rekonesans abit pou li demann soti nan lekti chanèl 1
RVALID_O_1	Sòti	—	Li done ki valab nan lekti chanèl 1
RDATA_O_1	Sòti	[AXI_DATA_WIDTH-1 : 0]	Li done ki soti nan li chanèl 1
RLAST_O_1	Sòti	—	Li fen siyal ankadreman nan li chanèl 1
BUSER_O_r1	Sòti	—	Li fini pou li chanèl 1
ARVALID_I_2	Antre	—	Li demann soti nan lekti chanèl 2

………..kontinye
Siyal Non	Direksyon	Lajè	Deskripsyon
ARSIZE_I_2	Antre	8 bit	Li gwosè pete nan li chanèl 2
ARADDR_I_2	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 2
ARREADY_O_2	Sòti	—	Rekonesans abit pou li demann soti nan lekti chanèl 2
RVALID_O_2	Sòti	—	Li done ki valab nan lekti chanèl 2
RDATA_O_2	Sòti	[AXI_DATA_WIDTH-1 : 0]	Li done ki soti nan li chanèl 2
RLAST_O_2	Sòti	—	Li fen siyal ankadreman nan li chanèl 2
BUSER_O_r2	Sòti	—	Li fini pou li chanèl 2
ARVALID_I_3	Antre	—	Li demann soti nan lekti chanèl 3
ARSIZE_I_3	Antre	8 bit	Li gwosè pete nan li chanèl 3
ARADDR_I_3	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 3
ARREADY_O_3	Sòti	—	Rekonesans abit pou li demann soti nan lekti chanèl 3
RVALID_O_3	Sòti	—	Li done ki valab nan lekti chanèl 3
RDATA_O_3	Sòti	[AXI_DATA_WIDTH-1 : 0]	Li done ki soti nan li chanèl 3
RLAST_O_3	Sòti	—	Li fen siyal ankadreman nan li chanèl 3
BUSER_O_r3	Sòti	—	Li fini pou li chanèl 3
ARVALID_I_4	Antre	—	Li demann soti nan lekti chanèl 4
ARSIZE_I_4	Antre	8 bit	Li gwosè pete nan li chanèl 4
ARADDR_I_4	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 4
ARREADY_O_4	Sòti	—	Rekonesans abit pou li demann soti nan lekti chanèl 4
RVALID_O_4	Sòti	—	Li done ki valab nan lekti chanèl 4
RDATA_O_4	Sòti	[AXI_DATA_WIDTH-1 : 0]	Li done ki soti nan li chanèl 4
RLAST_O_4	Sòti	—	Li fen siyal ankadreman nan li chanèl 4
BUSER_O_r4	Sòti	—	Li fini pou li chanèl 4
ARVALID_I_5	Antre	—	Li demann soti nan lekti chanèl 5
ARSIZE_I_5	Antre	8 bit	Li gwosè pete nan li chanèl 5
ARADDR_I_5	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 5
ARREADY_O_5	Sòti	—	Rekonesans abit pou li demann soti nan lekti chanèl 5
RVALID_O_5	Sòti	—	Li done ki valab nan lekti chanèl 5
RDATA_O_5	Sòti	[AXI_DATA_WIDTH-1 : 0]	Li done ki soti nan li chanèl 5
RLAST_O_5	Sòti	—	Li fen siyal ankadreman nan li chanèl 5
BUSER_O_r5	Sòti	—	Li fini pou li chanèl 5
ARVALID_I_6	Antre	—	Li demann soti nan lekti chanèl 6
ARSIZE_I_6	Antre	8 bit	Li gwosè pete nan li chanèl 6
ARADDR_I_6	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 6
ARREADY_O_6	Sòti	—	Rekonesans abit pou li demann soti nan lekti chanèl 6
RVALID_O_6	Sòti	—	Li done ki valab nan lekti chanèl 6
RDATA_O_6	Sòti	[AXI_DATA_WIDTH-1 : 0]	Li done ki soti nan li chanèl 6
RLAST_O_6	Sòti	—	Li fen siyal ankadreman nan li chanèl 6

………..kontinye
Siyal Non	Direksyon	Lajè	Deskripsyon
BUSER_O_r6	Sòti	—	Li fini pou li chanèl 6
ARVALID_I_7	Antre	—	Li demann soti nan lekti chanèl 7
ARSIZE_I_7	Antre	8 bit	Li gwosè pete nan li chanèl 7
ARADDR_I_7	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 7
ARREADY_O_7	Sòti	—	Rekonesans abit pou li demann soti nan lekti chanèl 7
RVALID_O_7	Sòti	—	Li done ki valab nan lekti chanèl 7
RDATA_O_7	Sòti	[AXI_DATA_WIDTH-1 : 0]	Li done ki soti nan li chanèl 7
RLAST_O_7	Sòti	—	Li fen siyal ankadreman nan li chanèl 7
BUSER_O_r7	Sòti	—	Li fini pou li chanèl 7
AWSIZE_I_0	Antre	8 bit	Ekri gwosè pete pou ekri kanal 0
WDATA_I_0	Antre	[AXI_DATA_WIDTH-1:0]	Done videyo Antre pou ekri kanal 0
WVALID_I_0	Antre	—	Ekri done ki valab pou ekri chanèl 0
AWVALID_I_0	Antre	—	Ekri demann soti nan kanal ekri 0
AWADDR_I_0	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 0
AWREADY_O_0	Sòti	—	Rekonesans abit pou ekri demann soti nan kanal ekri 0
BUSER_O_0	Sòti	—	Ekri fini pou ekri chanèl 0
AWSIZE_I_1	Antre	8 bit	Ekri gwosè pete pou ekri kanal 1
WDATA_I_1	Antre	[AXI_DATA_WIDTH-1:0]	Done videyo Antre pou ekri kanal 1
WVALID_I_1	Antre	—	Ekri done ki valab pou ekri chanèl 1
AWVALID_I_1	Antre	—	Ekri demann soti nan kanal ekri 1
AWADDR_I_1	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 1
AWREADY_O_1	Sòti	—	Rekonesans abit pou ekri demann soti nan kanal ekri 1
BUSER_O_1	Sòti	—	Ekri fini pou ekri chanèl 1
AWSIZE_I_2	Antre	8 bit	Ekri gwosè pete pou ekri kanal 2
WDATA_I_2	Antre	[AXI_DATA_WIDTH-1:0]	Done videyo Antre pou ekri kanal 2
WVALID_I_2	Antre	—	Ekri done ki valab pou ekri chanèl 2
AWVALID_I_2	Antre	—	Ekri demann soti nan kanal ekri 2
AWADDR_I_2	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 2
AWREADY_O_2	Sòti	—	Rekonesans abit pou ekri demann soti nan kanal ekri 2
BUSER_O_2	Sòti	—	Ekri fini pou ekri chanèl 2
AWSIZE_I_3	Antre	8 bit	Ekri gwosè pete pou ekri kanal 3
WDATA_I_3	Antre	[AXI_DATA_WIDTH-1:0]	Done videyo Antre pou ekri kanal 3
WVALID_I_3	Antre	—	Ekri done ki valab pou ekri chanèl 3
AWVALID_I_3	Antre	—	Ekri demann soti nan kanal ekri 3
AWADDR_I_3	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 3
AWREADY_O_3	Sòti	—	Rekonesans abit pou ekri demann soti nan kanal ekri 3
BUSER_O_3	Sòti	—	Ekri fini pou ekri chanèl 3
AWSIZE_I_4	Antre	8 bit	Ekri gwosè pete pou ekri kanal 4

………..kontinye
Siyal Non	Direksyon	Lajè	Deskripsyon
WDATA_I_4	Antre	[AXI_DATA_WIDTH-1:0]	Done videyo Antre pou ekri kanal 4
WVALID_I_4	Antre	—	Ekri done ki valab pou ekri chanèl 4
AWVALID_I_4	Antre	—	Ekri demann soti nan kanal ekri 4
AWADDR_I_4	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 4
AWREADY_O_4	Sòti	—	Rekonesans abit pou ekri demann soti nan kanal ekri 4
BUSER_O_4	Sòti	—	Ekri fini pou ekri chanèl 4
AWSIZE_I_5	Antre	8 bit	Ekri gwosè pete pou ekri kanal 5
WDATA_I_5	Antre	[AXI_DATA_WIDTH-1:0]	Done videyo Antre pou ekri kanal 5
WVALID_I_5	Antre	—	Ekri done ki valab pou ekri chanèl 5
AWVALID_I_5	Antre	—	Ekri demann soti nan kanal ekri 5
AWADDR_I_5	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 5
AWREADY_O_5	Sòti	—	Rekonesans abit pou ekri demann soti nan kanal ekri 5
BUSER_O_5	Sòti	—	Ekri fini pou ekri chanèl 5
AWSIZE_I_6	Antre	8 bit	Ekri gwosè pete pou ekri kanal 6
WDATA_I_6	Antre	[AXI_DATA_WIDTH-1:0]	Done videyo Antre pou ekri kanal 6
WVALID_I_6	Antre	—	Ekri done ki valab pou ekri chanèl 6
AWVALID_I_6	Antre	—	Ekri demann soti nan kanal ekri 6
AWADDR_I_6	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 6
AWREADY_O_6	Sòti	—	Rekonesans abit pou ekri demann soti nan kanal ekri 6
BUSER_O_6	Sòti	—	Ekri fini pou ekri chanèl 6
AWSIZE_I_7	Antre	8 bit	Ekri gwosè pete nan kanal ekri 7
WDATA_I_7	Antre	[AXI_DATA_WIDTH-1:0]	Done videyo Antre pou ekri kanal 7
WVALID_I_7	Antre	—	Ekri done ki valab pou ekri chanèl 7
AWVALID_I_7	Antre	—	Ekri yon demann ki soti nan chanèl ekri 7
AWADDR_I_7	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri dwe rive nan kanal ekri 7
AWREADY_O_7	Sòti	—	Rekonesans abit pou ekri demann soti nan kanal ekri 7
BUSER_O_7	Sòti	—	Ekri fini pou ekri chanèl 7

Tablo ki anba la a bay lis antre ak pò pwodiksyon DDR AXI4 Arbiter pou koòdone natif natal la.
Tablo 2-3. Pò Antre ak Sòti pou Entèfas Natif Natal Abit

Siyal Non	Direksyon	Lajè	Deskripsyon
reset_i	Antre	—	Aktif ba asynchrone reset siyal nan konsepsyon
sys_clk_i	Antre	—	Revèy sistèm lan
ddr_ctrl_ready_i	Antre	—	Resevwa siyal la antre pare soti nan kontwolè DDR la
r0_req_i	Antre	—	Li demann ki soti nan inisyatè 0
r0_burst_size_i	Antre	8 bit	Li gwosè pete
r0_rstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 0
r0_ack_o	Sòti	—	Rekonesans abit pou li demann inisyatè 0

………..kontinye
Siyal Non	Direksyon	Lajè	Deskripsyon
r0_data_valid_o	Sòti	—	Li done ki valab nan lekti chanèl 0
r0_done_o	Sòti	—	Li fini ak inisyatè 0
r1_req_i	Antre	—	Li demann ki soti nan inisyatè 1
r1_burst_size_i	Antre	8 bit	Li gwosè pete
r1_rstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 1
r1_ack_o	Sòti	—	Rekonesans abit pou li demann inisyatè 1
r1_data_valid_o	Sòti	—	Li done ki valab nan lekti chanèl 1
r1_done_o	Sòti	—	Li fini ak inisyatè 1
r2_req_i	Antre	—	Li demann ki soti nan inisyatè 2
r2_burst_size_i	Antre	8 bit	Li gwosè pete
r2_rstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 2
r2_ack_o	Sòti	—	Rekonesans abit pou li demann inisyatè 2
r2_data_valid_o	Sòti	—	Li done ki valab nan lekti chanèl 2
r2_done_o	Sòti	—	Li fini ak inisyatè 2
r3_req_i	Antre	—	Li demann ki soti nan inisyatè 3
r3_burst_size_i	Antre	8 bit	Li gwosè pete
r3_rstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 3
r3_ack_o	Sòti	—	Rekonesans abit pou li demann inisyatè 3
r3_data_valid_o	Sòti	—	Li done ki valab nan lekti chanèl 3
r3_done_o	Sòti	—	Li fini ak inisyatè 3
r4_req_i	Antre	—	Li demann ki soti nan inisyatè 4
r4_burst_size_i	Antre	8 bit	Li gwosè pete
r4_rstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 4
r4_ack_o	Sòti	—	Rekonesans abit pou li demann inisyatè 4
r4_data_valid_o	Sòti	—	Li done ki valab nan lekti chanèl 4
r4_done_o	Sòti	—	Li fini ak inisyatè 4
r5_req_i	Antre	—	Li demann ki soti nan inisyatè 5
r5_burst_size_i	Antre	8 bit	Li gwosè pete
r5_rstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 5
r5_ack_o	Sòti	—	Rekonesans abit pou li demann inisyatè 5
r5_data_valid_o	Sòti	—	Li done ki valab nan lekti chanèl 5
r5_done_o	Sòti	—	Li fini ak inisyatè 5
r6_req_i	Antre	—	Li demann ki soti nan inisyatè 6
r6_burst_size_i	Antre	8 bit	Li gwosè pete
r6_rstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 6
r6_ack_o	Sòti	—	Rekonesans abit pou li demann inisyatè 6
r6_data_valid_o	Sòti	—	Li done ki valab nan lekti chanèl 6
r6_done_o	Sòti	—	Li fini ak inisyatè 6
r7_req_i	Antre	—	Li demann ki soti nan inisyatè 7
r7_burst_size_i	Antre	8 bit	Li gwosè pete

………..kontinye
Siyal Non	Direksyon	Lajè	Deskripsyon
r7_rstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote li dwe kòmanse pou li chanèl 7
r7_ack_o	Sòti	—	Rekonesans abit pou li demann inisyatè 7
r7_data_valid_o	Sòti	—	Li done ki valab nan lekti chanèl 7
r7_done_o	Sòti	—	Li fini ak inisyatè 7
rdata_o	Sòti	[AXI_DATA_WIDTH – 1:0]	Pwodiksyon done videyo soti nan chanèl li
w0_burst_size_i	Antre	8 bit	Ekri gwosè pete
w0_data_i	Antre	[AXI_DATA_WIDTH – 1:0]	Antre done videyo pou ekri kanal 0
w0_data_valid_i	Antre	—	Ekri done ki valab pou ekri chanèl 0
w0_req_i	Antre	—	Ekri demann ki soti nan inisyatè 0
w0_wstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 0
w0_ack_o	Sòti	—	Rekonesans abit pou ekri demann ki soti nan inisyatè 0
w0_fè_o	Sòti	—	Ekri fini sou inisyatè 0
w1_burst_size_i	Antre	8 bit	Ekri gwosè pete
w1_data_i	Antre	[AXI_DATA_WIDTH – 1:0]	Antre done videyo pou ekri kanal 1
w1_data_valid_i	Antre	—	Ekri done ki valab pou ekri chanèl 1
w1_req_i	Antre	—	Ekri demann ki soti nan inisyatè 1
w1_wstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 1
w1_ack_o	Sòti	—	Rekonesans abit pou ekri demann ki soti nan inisyatè 1
w1_fè_o	Sòti	—	Ekri fini sou inisyatè 1
w2_burst_size_i	Antre	8 bit	Ekri gwosè pete
w2_data_i	Antre	[AXI_DATA_WIDTH – 1:0]	Antre done videyo pou ekri kanal 2
w2_data_valid_i	Antre	—	Ekri done ki valab pou ekri chanèl 2
w2_req_i	Antre	—	Ekri demann ki soti nan inisyatè 2
w2_wstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 2
w2_ack_o	Sòti	—	Rekonesans abit pou ekri demann ki soti nan inisyatè 2
w2_fè_o	Sòti	—	Ekri fini sou inisyatè 2
w3_burst_size_i	Antre	8 bit	Ekri gwosè pete
w3_data_i	Antre	[AXI_DATA_WIDTH – 1:0]	Antre done videyo pou ekri kanal 3
w3_data_valid_i	Antre	—	Ekri done ki valab pou ekri chanèl 3
w3_req_i	Antre	—	Ekri demann ki soti nan inisyatè 3
w3_wstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 3
w3_ack_o	Sòti	—	Rekonesans abit pou ekri demann ki soti nan inisyatè 3
w3_fè_o	Sòti	—	Ekri fini sou inisyatè 3
w4_burst_size_i	Antre	8 bit	Ekri gwosè pete
w4_data_i	Antre	[AXI_DATA_WIDTH – 1:0]	Antre done videyo pou ekri kanal 4
w4_data_valid_i	Antre	—	Ekri done ki valab pou ekri chanèl 4
w4_req_i	Antre	—	Ekri demann ki soti nan inisyatè 4
w4_wstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri dwe rive nan kanal ekri 4

………..kontinye
Siyal Non	Direksyon	Lajè	Deskripsyon
w4_ack_o	Sòti	—	Rekonesans abit pou ekri demann ki soti nan inisyatè 4
w4_fè_o	Sòti	—	Ekri fini sou inisyatè 4
w5_burst_size_i	Antre	8 bit	Ekri gwosè pete
w5_data_i	Antre	[AXI_DATA_WIDTH – 1:0]	Antre done videyo pou ekri kanal 5
w5_data_valid_i	Antre	—	Ekri done ki valab pou ekri chanèl 5
w5_req_i	Antre	—	Ekri demann ki soti nan inisyatè 5
w5_wstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 5
w5_ack_o	Sòti	—	Rekonesans abit pou ekri demann ki soti nan inisyatè 5
w5_fè_o	Sòti	—	Ekri fini sou inisyatè 5
w6_burst_size_i	Antre	8 bit	Ekri gwosè pete
w6_data_i	Antre	[AXI_DATA_WIDTH – 1:0]	Antre done videyo pou ekri kanal 6
w6_data_valid_i	Antre	—	Ekri done ki valab pou ekri chanèl 6
w6_req_i	Antre	—	Ekri demann ki soti nan inisyatè 6
w6_wstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 6
w6_ack_o	Sòti	—	Rekonesans abit pou ekri demann ki soti nan inisyatè 6
w6_fè_o	Sòti	—	Ekri fini sou inisyatè 6
w7_burst_size_i	Antre	8 bit	Ekri gwosè pete
w7_data_i	Antre	[AXI_DATA_WIDTH – 1:0]	Antre done videyo pou ekri kanal 7
w7_data_valid_i	Antre	—	Ekri done ki valab pou ekri chanèl 7
w7_req_i	Antre	—	Ekri demann ki soti nan inisyatè 7
w7_wstart_addr_i	Antre	[AXI_ADDR_WIDTH – 1:0]	Adrès DDR kote ekri yo dwe rive nan kanal ekri 7
w7_ack_o	Sòti	—	Rekonesans abit pou ekri demann ki soti nan inisyatè 7
w7_fè_o	Sòti	—	Ekri fini sou inisyatè 7
AXI I/F siyal yo
Li Address Channel
arid_o	Sòti	[AXI_ID_WIDTH – 1:0]	Li ID adrès. Idantifikasyon tag pou gwoup la adrès li nan siyal.
araddr_o	Sòti	[AXI_ADDR_WIDTH – 1:0]	Li adrès. Bay adrès inisyal yon tranzaksyon pete lekti. Se sèlman adrès la kòmanse nan pete a bay.
arlen_o	Sòti	[7:0]	Longè pete. Bay kantite egzak transfè nan yon pete. Enfòmasyon sa a detèmine kantite transfè done ki asosye ak adrès la.
arsize_o	Sòti	[2:0]	Gwosè pete. Gwosè chak transfè nan pete a.
arburst_o	Sòti	[1:0]	Kalite pete. Makonnen ak enfòmasyon sou gwosè a, detay sou fason yo kalkile adrès pou chak transfè nan pete a. Fiks nan 2'b01 à pete adrès inkremantal.
arlock_o	Sòti	[1:0]	Kalite fèmen. Bay plis enfòmasyon sou karakteristik atomik transfè a. Fiks nan 2'b00 nan Aksè Nòmal.

………..kontinye
Siyal Non	Direksyon	Lajè	Deskripsyon
arcache_o	Sòti	[3:0]	Kalite kachèt. Bay plis enfòmasyon sou karakteristik kachèt transfè a. Fiks nan 4'b0000 Pòtapiman ki pa kache ak ki pa tampon.
arprot_o	Sòti	[2:0]	Kalite pwoteksyon. Bay enfòmasyon inite pwoteksyon pou tranzaksyon an. Fiks nan 3'b000 à Nòmal, aksè done sekirite.
arvalid_o	Sòti	—	Li adrès valab. Lè HIGH, adrès la li ak enfòmasyon kontwòl yo valab epi yo rete wo jiskaske adrès la rekonèt siyal, aready, se wo. 1 = Adrès ak enfòmasyon kontwòl valab 0 = Adrès ak enfòmasyon kontwòl pa valab
arready_o	Antre	—	Li adrès la pare. Sib la pare pou aksepte yon adrès ak siyal kontwòl ki asosye yo. 1 = sib pare 0 = sib pa pare
Li Done Channel
debarase m	Antre	[AXI_ID_WIDTH – 1:0]	Li ID tag. ID tag nan gwoup la done li nan siyal. Valè a debarase se sib la ki pwodui epi li dwe matche ak valè arid tranzaksyon li a ke li reponn.
rdata	Antre	[AXI_DATA_WIDTH – 1:0]	Li done
rèsp	Antre	[1:0]	Li repons. Estati transfè li a. Repons ki pèmèt yo se OKAY, EXOKAY, SLVERR, ak DECERR.
dènye	Antre	—	Li dènye. Dènye transfè nan yon pete lekti.
rvalid	Antre	—	Li valab. Done lekti obligatwa yo disponib epi transfè lekti a ka konplete. 1 = li done ki disponib 0 = li done pa disponib
pare	Sòti	—	Li pare. Inisyatè ka aksepte done li yo ak enfòmasyon repons yo. 1 = inisyatè pare 0 = inisyatè pa pare
Ekri Adrès Chèn
awid	Sòti	[AXI_ID_WIDTH – 1:0]	Ekri adrès ID. Idantifikasyon tag pou ekri adrès gwoup siyal yo.
awaddr	Sòti	[AXI_ADDR_WIDTH – 1:0]	Ekri adrès. Bay adrès premye transfè a nan yon tranzaksyon ekri. Siyal kontwòl ki asosye yo itilize pou detèmine adrès transfè ki rete yo nan pete a.
awlen	Sòti	[7:0]	Longè pete. Bay kantite egzak transfè nan yon pete. Enfòmasyon sa a detèmine kantite transfè done ki asosye ak adrès la.
awsize	Sòti	[2:0]	Gwosè pete. Gwosè chak transfè nan pete a. Byte lane strobo endike egzakteman ki liy byte yo mete ajou.
awburst	Sòti	[1:0]	Kalite pete. Makonnen ak enfòmasyon sou gwosè a, detay sou fason yo kalkile adrès pou chak transfè nan pete a. Fiks nan 2'b01 à pete adrès inkremantal.

………..kontinye
Siyal Non	Direksyon	Lajè	Deskripsyon
awlock	Sòti	[1:0]	Kalite fèmen. Bay plis enfòmasyon sou karakteristik atomik transfè a. Fiks nan 2'b00 nan Aksè Nòmal.
awcache	Sòti	[3:0]	Kalite kachèt. Endike atribi tanpon, kachèt, ekri, ekri, ak asiyen nan tranzaksyon an. Fiks nan 4'b0000 Pòtapiman ki pa kache ak ki pa tampon.
awprot	Sòti	[2:0]	Kalite pwoteksyon. Endike nivo pwoteksyon nòmal, privilejye, oswa sekirite tranzaksyon an epi si tranzaksyon an se yon aksè done oswa yon aksè enstriksyon. Fiks nan 3'b000 à Nòmal, aksè done sekirite.
awvalid	Sòti	—	Ekri adrès valab. Endike adrès ekri ki valab ak enfòmasyon kontwòl ki disponib. 1 = adrès ak kontwòl enfòmasyon disponib 0 = adrès ak enfòmasyon kontwòl pa disponib. Adrès ak enfòmasyon kontwòl yo rete estab jiskaske adrès la rekonèt siyal, awready, ale HIGH.
pare	Antre	—	Ekri adrès pare. Endike ke sib la pare pou aksepte yon adrès ak siyal kontwòl ki asosye yo. 1 = sib pare 0 = sib pa pare
Ekri Data Channel
wdata	Sòti	[AXI_DATA_WIDTH – 1:0]	Ekri done
wstrb	Sòti	[AXI_DATA_WIDTH – 8:0]	Ekri strobes. Siyal sa a endike ki liy octets pou mete ajou nan memwa. Gen yon strobe ekri pou chak uit bit nan otobis done ekri a.
wlast	Sòti	—	Ekri dènye. Dènye transfè nan yon pete ekri.
wvalid	Sòti	—	Ekri valab. Done ekri ki valab ak strobo yo disponib. 1 = ekri done ak strobo ki disponib 0 = ekri done ak strobo pa disponib
wready	Antre	—	Ekri pare. Target ka aksepte done yo ekri. 1 = sib pare 0 = sib pa pare
Ekri Chanèl Repons
òf	Antre	[AXI_ID_WIDTH – 1:0]	ID repons. Idantifikasyon an tag nan repons ekri a. Valè òf la dwe matche ak valè awid tranzaksyon ekri a ke sib la ap reponn.
bresp	Antre	[1:0]	Ekri repons. Estati tranzaksyon ekri a. Repons ki pèmèt yo se OKAY, EXOKAY, SLVERR, ak DECERR.
bvalid	Antre	—	Ekri repons valab. Repons ekri ki valab disponib. 1 = ekri repons disponib 0 = ekri repons pa disponib
pen	Sòti	—	Repons pare. Inisyatè ka aksepte enfòmasyon repons lan. 1 = inisyatè pare 0 = inisyatè pa pare

Dyagram distribisyon (Poze yon kesyon)
Seksyon sa a diskite sou dyagram distribisyon DDR_AXI4_Arbiter. Figi sa yo montre koneksyon ant demann pou lekti ak ekri, adrès memwa kòmanse, antre ekri soti nan inisyatè ekstèn lan, li oswa ekri rekonesans, ak li oswa ekri antre fini yo bay abit.
Figi 3-1. Dyagram distribisyon pou siyal yo itilize nan Ekri/Lekti atravè Entèfas AXI4

Bann tès (Poze yon kesyon)
Yo itilize yon banc tès inifye pou verifye ak teste DDR_AXI4_Arbiter yo rele kòm testbench itilizatè. Yo bay Testbench pou tcheke fonksyonalite DDR_AXI4_Arbiter IP la. Bann tès sa a ap travay sèlman pou de chanèl lekti ak de chanèl ekri ak konfigirasyon Bus Interface.
 Simulation (Poze yon kesyon)
Etap sa yo dekri kijan pou simulation nwayo a lè l sèvi avèk banc tès la:

1. Louvri tab Libero® SoC Catalog, elaji Solutions-Video, double-klike sou DDR_AXI4_Arbiter, epi klike sou OK. Dokiman ki asosye ak IP a yo ki nan lis anba Dokimantasyon. Enpòtan: Si ou pa wè tab Katalòg la, ale nan View > Windows meni epi klike sou Katalòg pou fè li vizib.

Figi 4-1. DDR_AXI4_Arbiter IP Core nan katalòg Libero SoC

Fenèt Kreye eleman parèt jan yo montre nan sa ki annapre yo. Klike sou OK. Asire w ke non an se DDR_AXI4_ARBITER_PF_C0.
Figi 4-2. Kreye Eleman

Konfigure IP a pou 2 chanèl lekti, 2 chanèl ekri epi chwazi Entèfas Otobis jan yo montre nan figi sa a epi klike sou OK pou jenere IP la.
Figi 4-3. Konfigirasyon

Sou onglet Stimulus Hierarchy, chwazi testbench la (DDR_AXI4_ARBITER_PF_tb.v), klike sou dwa epi klike sou Simulation Pre-Synth Design > Open Interactively.
Enpòtan: Si ou pa wè tab la Hierachi Stimulus, ale nan View > Meni Windows epi klike sou Hierachi Stimulus pou fè li vizib.
Figi 4-4. Simulation konsepsyon pre-sentèzModelSim ouvè ak tèsbanch la file, jan yo montre nan figi sa a.
Figi 4-5. ModelSim Simulation Window

Enpòtan: Si simulation an entèwonp akòz limit la ekzekite ki espesifye nan .do la file, sèvi ak lòd la kouri -all ranpli simulation la.
Istwa revizyon (Poze yon kesyon)
Istwa revizyon an dekri chanjman ki te aplike nan dokiman an. Chanjman yo nan lis pa revizyon, kòmanse ak piblikasyon ki pi aktyèl la.
Tablo 5-1. Istwa revizyon

Revizyon	Dat	Deskripsyon
A	04/2023	Sa ki anba la a se lis chanjman nan revizyon A nan dokiman an: • Migre dokiman an nan modèl Microchip la. • Mete nimewo dokiman an mete ajou DS00004976A soti nan 50200950. • Te ajoute 4. Bann tès.
2.0	—	Sa ki anba la a se lis chanjman nan revizyon 2.0 nan dokiman an: • Te ajoute Figi 1-2. • Te ajoute Tablo 2-2. • Mete ajou non kèk non siyal antre ak pwodiksyon nan Tablo 2-2.
1.0	—	Premye Liberasyon.

Sipò pou Microchip FPGA (Poze yon kesyon)
Gwoup pwodwi Microchip FPGA apiye pwodwi li yo ak plizyè sèvis sipò, tankou Sèvis Kliyan, Sant Sipò Teknik Kliyan, yon websit, ak biwo lavant atravè lemond. Yo sijere kliyan yo vizite resous sou entènèt Microchip yo anvan yo kontakte sipò paske li trè posib ke demann yo te deja reponn. Kontakte Sant Sipò Teknik atravè websit nan www.microchip.com/support. Mansyone nimewo Pati Aparèy FPGA la, chwazi kategori ka ki apwopriye a, epi telechaje konsepsyon an files pandan y ap kreye yon ka sipò teknik. Kontakte Sèvis Kliyan pou sipò pou pwodwi ki pa teknik, tankou pri pwodwi, amelyorasyon pwodwi, enfòmasyon ajou, estati lòd, ak otorizasyon.

• Soti nan Amerik di Nò, rele 800.262.1060
• Soti nan rès mond lan, rele 650.318.4460
• Fakse, nenpòt kote nan mond lan, 650.318.8044

Enfòmasyon sou Microchip (Poze yon kesyon)

Microchip la Websit (Poze yon kesyon)
Microchip bay sipò sou entènèt atravè nou an websit nan www.microchip.com/. Sa a websit ki itilize pou fè files ak enfòmasyon fasil disponib pou kliyan. Gen kèk nan kontni ki disponib yo enkli:

• Sipò pou pwodwi - Datasheets ak errata, nòt aplikasyon ak sample pwogram, resous konsepsyon, gid itilizatè yo ak dokiman sipò pyès ki nan konpitè, dènye lage lojisyèl, ak lojisyèl achiv
• Sipò teknik jeneral - Kesyon yo poze souvan (FAQs), demann sipò teknik, gwoup diskisyon sou entènèt, lis manm pwogram patnè konsepsyon Microchip
• Biznis nan Microchip - Seleksyon pwodwi ak gid kòmande, dènye communiqués pou laprès Microchip, yon lis seminè ak evènman, lis biwo lavant Microchip, distribitè, ak reprezantan faktori.

Sèvis Notifikasyon Chanjman pwodwi (Poze yon kesyon)
Sèvis notifikasyon chanjman pwodwi Microchip la ede kenbe kliyan yo kouran sou pwodwi Microchip yo. Abònen yo pral resevwa notifikasyon imel chak fwa gen chanjman, mizajou, revizyon oswa eritaj ki gen rapò ak yon fanmi pwodwi espesifik oswa zouti devlopman ki enterese. Pou anrejistre, ale nan www.microchip.com/pcn epi swiv enstriksyon enskripsyon yo.
Sipò pou kliyan (Poze yon kesyon)
Itilizatè pwodwi Microchip ka resevwa asistans atravè plizyè chanèl:

• Distribitè oswa Reprezantan
• Biwo Komèsyal Lokal
• Enjenyè solisyon entegre (ESE)
• Sipò teknik

Kliyan yo ta dwe kontakte distribitè yo, reprezantan yo oswa ESE pou jwenn sipò. Biwo lavant lokal yo disponib tou pou ede kliyan yo. Yon lis biwo lavant ak lokal yo enkli nan dokiman sa a. Gen sipò teknik ki disponib atravè la websit nan: www.microchip.com/support.
Microchip Devises Kòd Pwoteksyon Fonksyon (Poze yon Kesyon)
Remake detay sa yo sou karakteristik pwoteksyon kòd sou pwodwi Microchip:

• Pwodwi Microchip satisfè espesifikasyon yo nan Fich Done Microchip yo.
• Microchip kwè ke fanmi li nan pwodwi yo an sekirite lè yo itilize nan fason ki gen entansyon an, nan espesifikasyon opere, ak nan kondisyon nòmal.
• Microchip valè ak agresif pwoteje dwa pwopriyete entelektyèl li yo. Tantativ pou vyole karakteristik pwoteksyon kòd yo nan pwodwi Microchip se entèdi e yo ka vyole DigitalMillennium Copyright Act.
• Ni Microchip ni okenn lòt manifakti semi-conducteurs ka garanti sekirite kòd li a. Pwoteksyon Kòd pa vle di ke nou garanti pwodwi a se "ki pa ka kase". Pwoteksyon Kòd toujou ap evolye. Microchip pran angajman pou li kontinye amelyore karakteristik pwoteksyon kòd pwodwi nou yo.

Avi Legal (Poze yon Kesyon)
Piblikasyon sa a ak enfòmasyon ki ladan l yo ka itilize sèlman ak pwodwi Microchip, tankou pou konsepsyon, teste, ak entegre pwodwi Microchip ak aplikasyon w lan. Sèvi ak enfòmasyon sa yo nan nenpòt lòt fason vyole kondisyon sa yo. Enfòmasyon konsènan aplikasyon pou aparèy yo bay sèlman pou konvenyans ou epi yo ka ranplase pa mizajou. Se responsablite w pou asire ke aplikasyon w lan satisfè espesifikasyon w yo. Kontakte biwo lavant Microchip lokal ou a pou plis sipò oswa, jwenn plis sipò nan www.microchip.com/en-us/support/design-help/ sèvis-sipò-kliyan. ENFÒMASYON SA A SE MICROCHIP "KÒM YO". MICROCHIP PA FÈ OKENN REPREZANTASYON OUBYEN GARANTI KI KIT EXPRESSO OSWA ENPLIKITE, EKRI OUBYEN ORAL, LEGISWA OSWA ONYÈ, KI GENYEN AK ENFÒMASYON YO KI GENYEN MEN PA LIMITE A NENPÒT GARANTI ENPLIKITE KI PA VOLANS, AK GARANTIS AK PATISIKILITE. KI gen rapò ak kondisyon li yo, bon jan kalite, oswa pèfòmans li yo. MICROCHIP PAP RESPONSAB NAN OKENN KÒSMAN POU NENPÒT PÈT ENDRÈK, ESPESYAL, PINITIF, AK ENSEDAN, OSWA KONSEKANS, DOmaj, PRÈ, OSWA DEPANN NENPÒT KELÒT KI GENYEN AK ENFÒMASYON AN OSWA ITILIZ YO, SELTAN, KI KOZÈ, MENM MENM KI AVIZYE. POSIBILITE A OSWA DOmaj YO YO PREVIVWA? JAN LWA YO OBLÈ, RESPONSABILITE TOTAL MICROCHIP A SOU TOUT REKLAMASYON KI GENYEN KI GENYEN AK ENFÒMASYON AN OSWA ITILIZ YO PAP DEPASSE KANTITE FRÈ OU TE PEYE DIRECTÈTMAN POU MICROCHIP POU ENFÒMASYON AN. Itilizasyon aparèy Microchip nan aplikasyon pou sipò lavi ak/oswa sekirite se antyèman nan risk achtè a, epi achtè a dakò pou defann, dedomaje epi kenbe Microchip inonsan kont nenpòt ak tout domaj, reklamasyon, kostim, oswa depans ki soti nan itilizasyon sa a. Pa gen okenn lisans yo transmèt, implicitement oswa otreman, anba okenn dwa pwopriyete entelektyèl Microchip sof si sa di otreman.
Mak komèsyal (Poze yon kesyon)
Non ak logo Microchip, logo Microchip, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ak XMEGA se mak anrejistre Microchip Technology Incorporated nan Etazini ak lòt peyi yo. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, ak ZL se mak anrejistre Microchip Technology Incorporated nan USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching. , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Programming, IICSP, Serial-, NICP Paralèl entèlijan, IntelliMOS, Koneksyon entè-chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect, ak ZENA se mak komèsyal Microchip Technology Incorporated nan Etazini ak lòt peyi. SQTP se yon mak sèvis Microchip Technology Incorporated nan USA Logo Adaptec, Frequency on Demand, Silicon Storage Technology, ak Symmcom se mak ki anrejistre Microchip Technology Inc. nan lòt peyi. GestIC se yon mak ki anrejistre Microchip Technology Germany II GmbH & Co. KG, yon sipòtè Microchip Technology Inc., nan lòt peyi yo. Tout lòt mak ki mansyone isit la se pwopriyete konpayi respektif yo. © 2023, Microchip Technology Incorporated ak filiales li yo. Tout dwa rezève.
ISBN: 978-1-6683-2302-1 Sistèm Jesyon Kalite (Poze yon Kesyon) Pou enfòmasyon konsènan Sistèm Jesyon Kalite Microchip, tanpri vizite www.microchip.com/quality.

Komèsyal ak sèvis atravè lemond

AMERIK	AZI / PASIFIK	AZI / PASIFIK	EWÒP
Corporate Biwo 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Sipò teknik: www.microchip.com/support Web Adrès: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078	Ostrali - Sydney Tel: 61-2-9868-6733 Lachin - Beijing Tel: 86-10-8569-7000 Lachin - Chengdu Tel: 86-28-8665-5511 Lachin - Chongqing Tel: 86-23-8980-9588 Lachin - Dongguan Tel: 86-769-8702-9880 Lachin - Guangzhou Tel: 86-20-8755-8029 Lachin - Hangzhou Tel: 86-571-8792-8115 Lachin - Hong Kong SAR Tel: 852-2943-5100 Lachin - Nankin Tel: 86-25-8473-2460 Lachin - Kendao Tel: 86-532-8502-7355 Lachin - Shanghai Tel: 86-21-3326-8000 Lachin - Shenyang Tel: 86-24-2334-2829 Lachin - Shenzhen Tel: 86-755-8864-2200 Lachin - Suzhou Tel: 86-186-6233-1526 Lachin - Wuhan Tel: 86-27-5980-5300 Lachin - Xian Tel: 86-29-8833-7252 Lachin - ksiamèn Tel: 86-592-2388138 Lachin - Zhuhai Tel: 86-756-3210040	Lend - Bangalore Tel: 91-80-3090-4444 Lend - New Delhi Tel: 91-11-4160-8631 Lend - Pune Tel: 91-20-4121-0141 Japon – Osaka Tel: 81-6-6152-7160 Japon – Tokyo Tel: 81-3-6880- 3770 Kore di - Daegu Tel: 82-53-744-4301 Kore di - Seoul Tel: 82-2-554-7200 Malezi - Kuala Lumpur Tel: 60-3-7651-7906 Malezi - Penang Tel: 60-4-227-8870 Filipin - Manila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan - Hsin Chu Tel: 886-3-577-8366 Taiwan - Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailand - Bangkok Tel: 66-2-694-1351 Vyetnam - Ho Chi Minh Tel: 84-28-5448-2100	Otrich – Wels Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Denmark - Copenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Fenlann – Espoo Tel: 358-9-4520-820 Frans - Pari Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Almay – Garching Tel: 49-8931-9700 Almay – Haan Tel: 49-2129-3766400 Almay - Heilbronn Tel: 49-7131-72400 Almay - Karlsruhe Tel: 49-721-625370 Almay - Minik Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Almay - Rosenheim Tel: 49-8031-354-560 Izrayèl - Ra'anana Tel: 972-9-744-7705 Itali - Milan Tel: 39-0331-742611 Faks: 39-0331-466781 Itali - Padova Tel: 39-049-7625286 Netherlands - Drunen Tel: 31-416-690399 Faks: 31-416-690340 Nòvèj - Trondheim Tel: 47-72884388 Polòy - Warsaw Tel: 48-22-3325737 Woumani - Bucharest Tel: 40-21-407-87-50 Espay – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Syèd - Gothenberg Tel: 46-31-704-60-40 Syèd - Stockholm Tel: 46-8-5090-4654 UK - Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820

© 2023 Microchip Technology Inc. ak filiales li yo

Dokiman / Resous

MICROCHIP DDR AXI4 Arbiter [pdfGid Itilizatè DDR AXI4 Abit, DDR AXI4, Abit

Referans

• Manyèl itilizatè