MICROCHIP DDR AXI4 Arbiter

Introduksjon: AXI4-Stream-protokollstandarden bruker terminologien Master og Slave. Den tilsvarende Microchip-terminologien som brukes i dette dokumentet er henholdsvis Initiator og Target.
Sammendrag: Følgende tabell gir et sammendrag av DDR AXI4 Arbiter-karakteristikkene.

Karakteristisk	Verdi
Kjerneversjon	DDR AXI4 Arbiter v2.2
Støttede enhetsfamilier	–
Støttet Tool Flow-lisensiering	–

Funksjoner: DDR AXI4 Arbiter har følgende nøkkelfunksjoner:

• IP-kjerne må installeres i IP-katalogen til Libero SoC-programvaren.
• Kjernen er konfigurert, generert og instansiert i SmartDesign-verktøyet for inkludering i Libero-prosjektlisten.

Enhetsbruk og ytelse:

Enhetsdetaljer	Familie	Enhet	Ressurser	Ytelse (MHz)
LUTs DFF RAMs LSRAM SRAM Math Blocks Chip Globals	PolarFire	MPF300T-1	5411 4202	266

Funksjonell beskrivelse

Funksjonell beskrivelse: Denne delen beskriver implementeringsdetaljene til DDR_AXI4_Arbiter. Følgende figur viser pin-out-diagrammet på toppnivå til DDR AXI4 Arbiter.

DDR_AXI4_Arbiter-parametre og grensesnittsignaler

Konfigurasjonsinnstillinger:
Konfigurasjonsinnstillingene for DDR_AXI4_Arbiter er ikke spesifisert i dette dokumentet.

Inn- og utgangssignaler:
Inngangs- og utgangssignalene for DDR_AXI4_Arbiter er ikke spesifisert i dette dokumentet.

Tidsdiagrammer
Tidsdiagrammene for DDR_AXI4_Arbiter er ikke spesifisert i dette dokumentet.

Test benk

Simulering:
Simuleringsdetaljene for DDR_AXI4_Arbiter er ikke spesifisert i dette dokumentet.
Revisjonshistorie
Revisjonshistorikken for DDR_AXI4_Arbiter er ikke spesifisert i dette dokumentet.
Mikrobrikke FPGA-støtte
Microchip FPGA-støtteinformasjonen for DDR_AXI4_Arbiter er ikke spesifisert i dette dokumentet.

Produktbruksinstruksjoner

1. Installer DDR AXI4 Arbiter v2.2 til IP-katalogen til Libero SoC-programvaren.
2. Konfigurer, generer og instansier kjernen i SmartDesign-verktøyet for inkludering i Libero-prosjektlisten.

Introduksjon (Still et spørsmål)

Minner er en integrert del av alle typiske video- og grafikkapplikasjoner. De brukes til å bufre hele videobilder når det lokale minnet til FPGA-en ikke er tilstrekkelig til å holde hele bildet. Når det er flere lesing og skriving av videorammer til DDR, vil en arbiter være nødvendig for å arbitrere mellom flere forespørsler. DDR AXI4 Arbiter IP gir 8 skrivekanaler for å skrive rammebuffere inn i eksternt DDR-minne og 8 lesekanaler for å lese rammer fra eksternt minne. Voldgiften er basert på først-til-mølla-prinsippet. Hvis to forespørsler oppstår samtidig, vil kanalen med det laveste kanalnummeret ha prioritet. Arbiteren kobler til DDR-kontrollerens IP gjennom AXI4-grensesnittet. DDR AXI4 Arbiter gir et AXI4 Initiator-grensesnitt til DDR on-chip-kontrollere. Arbiteren støtter opptil åtte skrivekanaler og åtte lesekanaler. Blokken arbitrerer mellom åtte lesekanaler for å gi tilgang til AXI-lesekanalen på en førstemann-til-mølla-måte. Blokken arbitrerer mellom åtte skrivekanaler for å gi tilgang til AXI-skrivekanalen på en førstemann-til-mølla-måte. Alle de åtte lese-og-skriv-kanalene har lik prioritet. AXI4 Initiator-grensesnittet til Arbiter IP kan konfigureres for forskjellige databredder fra 64 biter til 512 biter.
Viktig: AXI4-Stream-protokollstandarden bruker terminologien "Master" og "Slave". Den tilsvarende Microchip-terminologien som brukes i dette dokumentet er henholdsvis Initiator og Target.
Sammendrag (Still et spørsmål)
Følgende tabell gir et sammendrag av DDR AXI4 Arbiter-karakteristikkene.

Tabell 1. DDR AXI4 Arbiter-egenskaper

Dette dokumentet gjelder for DDR AXI4 Arbiter v2.2.

• PolarFire® SoC
• PolarFire
• RTG4™
• IGLOO® 2
• SmartFusion® 2

Krever Libero® SoC v12.3 eller nyere utgivelser. IP-en kan brukes i RTL-modus uten lisens. For mer informasjon, se DDR_AXI4_Arbiter.

Funksjoner (Still et spørsmål)

DDR AXI4 Arbiter har følgende nøkkelfunksjoner:

• Åtte Write-kanaler
• Åtte Lese-kanaler
• AXI4-grensesnitt til DDR-kontroller
• Konfigurerbar AXI4-bredde: 64, 128, 256 og 512 bits
• Konfigurerbar adressebredde: 32 til 64 biter

Implementering av IP Core i Libero® Design Suite (Spør et spørsmål)
IP-kjerne må installeres i IP-katalogen til Libero SoC-programvaren. Denne installeres automatisk via IP Catalog update-funksjonen i Libero SoC-programvaren, eller IP-kjernen lastes ned manuelt fra katalogen. Når IP-kjernen er installert i Libero SoC-programvarens IP-katalog, blir kjernen konfigurert, generert og instansiert i SmartDesign-verktøyet for inkludering i Libero-prosjektlisten.
Enhetsbruk og ytelse (stille et spørsmål)
Tabellen nedenfor viser enhetsbruken som brukes for DDR_AXI4_Arbiter.
Tabell 2. DDR_AXI4_Arbiter-bruk

Enhet Detaljer		Ressurser		Ytelse (MHz)	RAM-er		Matematikkblokker	Chip Globaler
Familie	Enhet	LUTs	DFF		LSRAM	μSRAM
PolarFire® SoC	MPFS250T-1	5411	4202	266	13	1	0	0
PolarFire	MPF300T-1	5411	4202	266	13	1	0	0
SmartFusion® 2	M2S150-1	5546	4309	192	15	1	0	0

Viktig:

• Dataene i den foregående tabellen fanges opp ved hjelp av typiske syntese- og layoutinnstillinger. IP-en er konfigurert for åtte skrivekanaler, åtte lesekanaler, adressebredde på 32 bit og databredde på 512 bits konfigurasjon.
• Klokken er begrenset til 200 MHz mens du kjører timinganalysen for å oppnå ytelsestallene.

Funksjonell beskrivelse (Still et spørsmål)
Denne delen beskriver implementeringsdetaljene til DDR_AXI4_Arbiter. Følgende figur viser pin-out-diagrammet på toppnivå til DDR AXI4 Arbiter. Figur 1-1. Pin-Out-blokkdiagram på toppnivå for Native Arbiter-grensesnitt

Følgende figur viser blokkskjemaet på systemnivå for DDR_AXI4_Arbiter i bussgrensesnittmodus. Figur 1-2. Blokkdiagram på systemnivå for DDR_AXI4_Arbiter

En lesetransaksjon utløses ved å sette inngangssignalet r(x)_req_i høyt på en bestemt lesekanal. Voldlederen svarer med en bekreftelse når den er klar til å betjene leseforespørselen. Så er detampviser start-AXI-adressen og leser seriestørrelsen som er inndata fra den eksterne initiatoren. Kanalen behandler inngangene og genererer de nødvendige AXI-transaksjonene for å lese data fra DDR-minnet. Lesedatautgangen fra arbiteren er felles for alle lesekanalene. Under dataavlesning blir gyldige lesedata for den tilsvarende kanalen høy. Slutten av lesetransaksjonen angis med et lest-ferdig signal når alle de forespurte bytene sendes ut. I likhet med en lesetransaksjon utløses en skrivetransaksjon ved å sette inngangssignalet w(x)_req_i høyt. Sammen med forespørselssignalet må skrivestartadressen og skurlengden oppgis under forespørselen. Når dommeren er tilgjengelig for å betjene den skriftlige forespørselen, svarer den ved å sende et bekreftelsessignal på den tilsvarende kanalen. Deretter må brukeren gi skrivedataene sammen med det datagyldige signalet på kanalen. Antall klokker datagyldig høy periode må samsvare med serielengden. Arbiteren fullfører skriveoperasjonen og setter skrive ferdig-signalet høyt som angir fullføringen av skrivetransaksjonen.
DDR_AXI4_Arbiter-parametre og grensesnittsignaler (Still et spørsmål)
Denne delen diskuterer parametrene i DDR_AXI4_Arbiter GUI-konfigurator og I/O-signaler.
2.1 Konfigurasjonsinnstillinger (Still et spørsmål)
Tabellen nedenfor viser beskrivelsen av konfigurasjonsparameterne som brukes i maskinvareimplementeringen av DDR_AXI4_Arbiter. Dette er generiske parametere og kan varieres i henhold til kravet til applikasjonen.

Tabell 2-1. Konfigurasjonsparameter

Signal Navn	Beskrivelse
AXI ID Bredde	Definerer AXI ID-bredden.
AXI databredde	Definerer AXI-databredden.
AXI adressebredde	Definerer AXI-adressebredden
Antall leste kanaler	Alternativer for å velge ønsket antall skrivekanaler fra rullegardinmenyen som strekker seg fra én kanal til åtte skrivekanaler.
Antall skrivekanaler	Alternativer for å velge ønsket antall lesekanaler fra rullegardinmenyen som strekker seg fra én kanal til åtte lesekanaler.
AXI4_SELECTION	Alternativer for å velge mellom AXI4_MASTER og AXI4_MIRRORED_SLAVE.
Arbiter-grensesnitt	Mulighet for å velge bussgrensesnitt.

Inn- og utgangssignaler (stille et spørsmål)
Følgende tabell viser innganger og utganger til DDR AXI4 Arbiter for Bus-grensesnittet.
Tabell 2-2. Inn- og utgangsporter for Arbiter Bus Interface

Signal Navn	Retning	Bredde	Beskrivelse
reset_i	Inndata	—	Aktiv Lav asynkron tilbakestillingssignal til design
sys_ckl_i	Inndata	—	Systemklokke
ddr_ctrl_ready_i	Inndata	—	Mottar klarsignalet fra DDR-kontrolleren
ARVALID_I_0	Inndata	—	Leseforespørsel fra lesekanal 0
ARSIZE_I_0	Inndata	8 biter	lese seriestørrelse fra lesekanal 0
ARADDR_I_0	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 0
ARREADY_O_0	Produksjon	—	Voldgiftsbekreftelse for å lese forespørsel fra lesekanal 0
RVALID_O_0	Produksjon	—	Les data gyldig fra lesekanal 0
RDATA_O_0	Produksjon	[AXI_DATA_WIDTH-1 : 0]	Les data fra lesekanal 0
RLAST_O_0	Produksjon	—	Les slutten av rammesignalet fra lesekanal 0
BUSER_O_r0	Produksjon	—	Lesefullføring for å lese kanal 0
ARVALID_I_1	Inndata	—	Leseforespørsel fra lesekanal 1
ARSIZE_I_1	Inndata	8 biter	Les seriestørrelse fra lesekanal 1
ARADDR_I_1	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 1
ARREADY_O_1	Produksjon	—	Voldgiftsbekreftelse for å lese forespørsel fra lesekanal 1
RVALID_O_1	Produksjon	—	Les data gyldig fra lesekanal 1
RDATA_O_1	Produksjon	[AXI_DATA_WIDTH-1 : 0]	Les data fra lesekanal 1
RLAST_O_1	Produksjon	—	Les slutten av rammesignalet fra lesekanal 1
BUSER_O_r1	Produksjon	—	Lesefullføring for å lese kanal 1
ARVALID_I_2	Inndata	—	Leseforespørsel fra lesekanal 2

………..fortsettelse
Signal Navn	Retning	Bredde	Beskrivelse
ARSIZE_I_2	Inndata	8 biter	Les seriestørrelse fra lesekanal 2
ARADDR_I_2	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 2
ARREADY_O_2	Produksjon	—	Voldgiftsbekreftelse for å lese forespørsel fra lesekanal 2
RVALID_O_2	Produksjon	—	Les data gyldig fra lesekanal 2
RDATA_O_2	Produksjon	[AXI_DATA_WIDTH-1 : 0]	Les data fra lesekanal 2
RLAST_O_2	Produksjon	—	Les slutten av rammesignalet fra lesekanal 2
BUSER_O_r2	Produksjon	—	Lesefullføring for å lese kanal 2
ARVALID_I_3	Inndata	—	Leseforespørsel fra lesekanal 3
ARSIZE_I_3	Inndata	8 biter	Les seriestørrelse fra lesekanal 3
ARADDR_I_3	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 3
ARREADY_O_3	Produksjon	—	Voldgiftsbekreftelse for å lese forespørsel fra lesekanal 3
RVALID_O_3	Produksjon	—	Les data gyldig fra lesekanal 3
RDATA_O_3	Produksjon	[AXI_DATA_WIDTH-1 : 0]	Les data fra lesekanal 3
RLAST_O_3	Produksjon	—	Les slutten av rammesignalet fra lesekanal 3
BUSER_O_r3	Produksjon	—	Lesefullføring for å lese kanal 3
ARVALID_I_4	Inndata	—	Leseforespørsel fra lesekanal 4
ARSIZE_I_4	Inndata	8 biter	Les seriestørrelse fra lesekanal 4
ARADDR_I_4	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 4
ARREADY_O_4	Produksjon	—	Voldgiftsbekreftelse for å lese forespørsel fra lesekanal 4
RVALID_O_4	Produksjon	—	Les data gyldig fra lesekanal 4
RDATA_O_4	Produksjon	[AXI_DATA_WIDTH-1 : 0]	Les data fra lesekanal 4
RLAST_O_4	Produksjon	—	Les slutten av rammesignalet fra lesekanal 4
BUSER_O_r4	Produksjon	—	Lesefullføring for å lese kanal 4
ARVALID_I_5	Inndata	—	Leseforespørsel fra lesekanal 5
ARSIZE_I_5	Inndata	8 biter	Les seriestørrelse fra lesekanal 5
ARADDR_I_5	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 5
ARREADY_O_5	Produksjon	—	Voldgiftsbekreftelse for å lese forespørsel fra lesekanal 5
RVALID_O_5	Produksjon	—	Les data gyldig fra lesekanal 5
RDATA_O_5	Produksjon	[AXI_DATA_WIDTH-1 : 0]	Les data fra lesekanal 5
RLAST_O_5	Produksjon	—	Les slutten av rammesignalet fra lesekanal 5
BUSER_O_r5	Produksjon	—	Lesefullføring for å lese kanal 5
ARVALID_I_6	Inndata	—	Leseforespørsel fra lesekanal 6
ARSIZE_I_6	Inndata	8 biter	Les seriestørrelse fra lesekanal 6
ARADDR_I_6	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 6
ARREADY_O_6	Produksjon	—	Voldgiftsbekreftelse for å lese forespørsel fra lesekanal 6
RVALID_O_6	Produksjon	—	Les data gyldig fra lesekanal 6
RDATA_O_6	Produksjon	[AXI_DATA_WIDTH-1 : 0]	Les data fra lesekanal 6
RLAST_O_6	Produksjon	—	Les slutten av rammesignalet fra lesekanal 6

………..fortsettelse
Signal Navn	Retning	Bredde	Beskrivelse
BUSER_O_r6	Produksjon	—	Lesefullføring for å lese kanal 6
ARVALID_I_7	Inndata	—	Leseforespørsel fra lesekanal 7
ARSIZE_I_7	Inndata	8 biter	Les seriestørrelse fra lesekanal 7
ARADDR_I_7	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 7
ARREADY_O_7	Produksjon	—	Voldgiftsbekreftelse for å lese forespørsel fra lesekanal 7
RVALID_O_7	Produksjon	—	Les data gyldig fra lesekanal 7
RDATA_O_7	Produksjon	[AXI_DATA_WIDTH-1 : 0]	Les data fra lesekanal 7
RLAST_O_7	Produksjon	—	Les slutten av rammesignalet fra lesekanal 7
BUSER_O_r7	Produksjon	—	Lesefullføring for å lese kanal 7
AWSIZE_I_0	Inndata	8 biter	Skriveseriestørrelse for skrivekanal 0
WDATA_I_0	Inndata	[AXI_DATA_WIDTH-1:0]	Videodatainngang for å skrive kanal 0
WVALID_I_0	Inndata	—	Skriv data gyldig for å skrive kanal 0
AWVALID_I_0	Inndata	—	Skriveforespørsel fra skrivekanal 0
AWADDR_I_0	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 0
AWREADY_O_0	Produksjon	—	Voldgiftsbekreftelse for å skrive forespørsel fra skrivekanal 0
BUSER_O_0	Produksjon	—	Skrivefullføring for å skrive kanal 0
AWSIZE_I_1	Inndata	8 biter	Skriveseriestørrelse for skrivekanal 1
WDATA_I_1	Inndata	[AXI_DATA_WIDTH-1:0]	Videodatainngang for å skrive kanal 1
WVALID_I_1	Inndata	—	Skriv data gyldig for å skrive kanal 1
AWVALID_I_1	Inndata	—	Skriveforespørsel fra skrivekanal 1
AWADDR_I_1	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 1
AWREADY_O_1	Produksjon	—	Voldgiftsbekreftelse for å skrive forespørsel fra skrivekanal 1
BUSER_O_1	Produksjon	—	Skrivefullføring for å skrive kanal 1
AWSIZE_I_2	Inndata	8 biter	Skriveseriestørrelse for skrivekanal 2
WDATA_I_2	Inndata	[AXI_DATA_WIDTH-1:0]	Videodatainngang for å skrive kanal 2
WVALID_I_2	Inndata	—	Skriv data gyldig for å skrive kanal 2
AWVALID_I_2	Inndata	—	Skriveforespørsel fra skrivekanal 2
AWADDR_I_2	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 2
AWREADY_O_2	Produksjon	—	Voldgiftsbekreftelse for å skrive forespørsel fra skrivekanal 2
BUSER_O_2	Produksjon	—	Skrivefullføring for å skrive kanal 2
AWSIZE_I_3	Inndata	8 biter	Skriveseriestørrelse for skrivekanal 3
WDATA_I_3	Inndata	[AXI_DATA_WIDTH-1:0]	Videodatainngang for å skrive kanal 3
WVALID_I_3	Inndata	—	Skriv data gyldig for å skrive kanal 3
AWVALID_I_3	Inndata	—	Skriveforespørsel fra skrivekanal 3
AWADDR_I_3	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 3
AWREADY_O_3	Produksjon	—	Voldgiftsbekreftelse for å skrive forespørsel fra skrivekanal 3
BUSER_O_3	Produksjon	—	Skrivefullføring for å skrive kanal 3
AWSIZE_I_4	Inndata	8 biter	Skriveseriestørrelse for skrivekanal 4

………..fortsettelse
Signal Navn	Retning	Bredde	Beskrivelse
WDATA_I_4	Inndata	[AXI_DATA_WIDTH-1:0]	Videodatainngang for å skrive kanal 4
WVALID_I_4	Inndata	—	Skriv data gyldig for å skrive kanal 4
AWVALID_I_4	Inndata	—	Skriveforespørsel fra skrivekanal 4
AWADDR_I_4	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 4
AWREADY_O_4	Produksjon	—	Voldgiftsbekreftelse for å skrive forespørsel fra skrivekanal 4
BUSER_O_4	Produksjon	—	Skrivefullføring for å skrive kanal 4
AWSIZE_I_5	Inndata	8 biter	Skriveseriestørrelse for skrivekanal 5
WDATA_I_5	Inndata	[AXI_DATA_WIDTH-1:0]	Videodatainngang for å skrive kanal 5
WVALID_I_5	Inndata	—	Skriv data gyldig for å skrive kanal 5
AWVALID_I_5	Inndata	—	Skriveforespørsel fra skrivekanal 5
AWADDR_I_5	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 5
AWREADY_O_5	Produksjon	—	Voldgiftsbekreftelse for å skrive forespørsel fra skrivekanal 5
BUSER_O_5	Produksjon	—	Skrivefullføring for å skrive kanal 5
AWSIZE_I_6	Inndata	8 biter	Skriveseriestørrelse for skrivekanal 6
WDATA_I_6	Inndata	[AXI_DATA_WIDTH-1:0]	Videodatainngang for å skrive kanal 6
WVALID_I_6	Inndata	—	Skriv data gyldig for å skrive kanal 6
AWVALID_I_6	Inndata	—	Skriveforespørsel fra skrivekanal 6
AWADDR_I_6	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 6
AWREADY_O_6	Produksjon	—	Voldgiftsbekreftelse for å skrive forespørsel fra skrivekanal 6
BUSER_O_6	Produksjon	—	Skrivefullføring for å skrive kanal 6
AWSIZE_I_7	Inndata	8 biter	Skriveseriestørrelse fra skrivekanal 7
WDATA_I_7	Inndata	[AXI_DATA_WIDTH-1:0]	Videodatainngang for å skrive kanal 7
WVALID_I_7	Inndata	—	Skriv data gyldig for å skrive kanal 7
AWVALID_I_7	Inndata	—	Skriv en forespørsel fra skrivekanal 7
AWADDR_I_7	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 7
AWREADY_O_7	Produksjon	—	Voldgiftsbekreftelse for å skrive forespørsel fra skrivekanal 7
BUSER_O_7	Produksjon	—	Skrivefullføring for å skrive kanal 7

Følgende tabell viser inngangs- og utgangsportene til DDR AXI4 Arbiter for det opprinnelige grensesnittet.
Tabell 2-3. Inn- og utgangsporter for Native Arbiter Interface

Signal Navn	Retning	Bredde	Beskrivelse
reset_i	Inndata	—	Aktivt lavt asynkront tilbakestillingssignal til design
sys_clk_i	Inndata	—	Systemklokke
ddr_ctrl_ready_i	Inndata	—	Mottar klarsignalet fra DDR-kontrolleren
r0_req_i	Inndata	—	Les forespørsel fra initiativtaker 0
r0_burst_size_i	Inndata	8 biter	Les seriestørrelse
r0_rstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 0
r0_ack_o	Produksjon	—	Dommerbekreftelse for å lese forespørsel fra initiativtaker 0

………..fortsettelse
Signal Navn	Retning	Bredde	Beskrivelse
r0_data_valid_o	Produksjon	—	Les data gyldig fra lesekanal 0
r0_ferdig_o	Produksjon	—	Les ferdigstillelse til initiativtaker 0
r1_req_i	Inndata	—	Les forespørsel fra initiativtaker 1
r1_burst_size_i	Inndata	8 biter	Les seriestørrelse
r1_rstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 1
r1_ack_o	Produksjon	—	Dommerbekreftelse for å lese forespørsel fra initiativtaker 1
r1_data_valid_o	Produksjon	—	Les data gyldig fra lesekanal 1
r1_ferdig_o	Produksjon	—	Les ferdigstillelse til initiativtaker 1
r2_req_i	Inndata	—	Les forespørsel fra initiativtaker 2
r2_burst_size_i	Inndata	8 biter	Les seriestørrelse
r2_rstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 2
r2_ack_o	Produksjon	—	Dommerbekreftelse for å lese forespørsel fra initiativtaker 2
r2_data_valid_o	Produksjon	—	Les data gyldig fra lesekanal 2
r2_ferdig_o	Produksjon	—	Les ferdigstillelse til initiativtaker 2
r3_req_i	Inndata	—	Les forespørsel fra initiativtaker 3
r3_burst_size_i	Inndata	8 biter	Les seriestørrelse
r3_rstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 3
r3_ack_o	Produksjon	—	Dommerbekreftelse for å lese forespørsel fra initiativtaker 3
r3_data_valid_o	Produksjon	—	Les data gyldig fra lesekanal 3
r3_ferdig_o	Produksjon	—	Les ferdigstillelse til initiativtaker 3
r4_req_i	Inndata	—	Les forespørsel fra initiativtaker 4
r4_burst_size_i	Inndata	8 biter	Les seriestørrelse
r4_rstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 4
r4_ack_o	Produksjon	—	Dommerbekreftelse for å lese forespørsel fra initiativtaker 4
r4_data_valid_o	Produksjon	—	Les data gyldig fra lesekanal 4
r4_ferdig_o	Produksjon	—	Les ferdigstillelse til initiativtaker 4
r5_req_i	Inndata	—	Les forespørsel fra initiativtaker 5
r5_burst_size_i	Inndata	8 biter	Les seriestørrelse
r5_rstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 5
r5_ack_o	Produksjon	—	Dommerbekreftelse for å lese forespørsel fra initiativtaker 5
r5_data_valid_o	Produksjon	—	Les data gyldig fra lesekanal 5
r5_ferdig_o	Produksjon	—	Les ferdigstillelse til initiativtaker 5
r6_req_i	Inndata	—	Les forespørsel fra initiativtaker 6
r6_burst_size_i	Inndata	8 biter	Les seriestørrelse
r6_rstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 6
r6_ack_o	Produksjon	—	Dommerbekreftelse for å lese forespørsel fra initiativtaker 6
r6_data_valid_o	Produksjon	—	Les data gyldig fra lesekanal 6
r6_ferdig_o	Produksjon	—	Les ferdigstillelse til initiativtaker 6
r7_req_i	Inndata	—	Les forespørsel fra initiativtaker 7
r7_burst_size_i	Inndata	8 biter	Les seriestørrelse

………..fortsettelse
Signal Navn	Retning	Bredde	Beskrivelse
r7_rstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adressen der lesing må startes for lesekanal 7
r7_ack_o	Produksjon	—	Dommerbekreftelse for å lese forespørsel fra initiativtaker 7
r7_data_valid_o	Produksjon	—	Les data gyldig fra lesekanal 7
r7_ferdig_o	Produksjon	—	Les ferdigstillelse til initiativtaker 7
rdata_o	Produksjon	[AXI_DATA_WIDTH – 1:0]	Videodatautgang fra lesekanal
w0_burst_size_i	Inndata	8 biter	Skriv seriestørrelse
w0_data_i	Inndata	[AXI_DATA_WIDTH – 1:0]	Videodatainngang for å skrive kanal 0
w0_data_valid_i	Inndata	—	Skriv data gyldig for å skrive kanal 0
w0_req_i	Inndata	—	Skriv forespørsel fra initiativtaker 0
w0_wstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 0
w0_ack_o	Produksjon	—	Dommerbekreftelse for å skrive forespørsel fra initiativtaker 0
w0_ferdig_o	Produksjon	—	Skriv fullføring til initiativtaker 0
w1_burst_size_i	Inndata	8 biter	Skriv seriestørrelse
w1_data_i	Inndata	[AXI_DATA_WIDTH – 1:0]	Videodatainngang for å skrive kanal 1
w1_data_valid_i	Inndata	—	Skriv data gyldig for å skrive kanal 1
w1_req_i	Inndata	—	Skriv forespørsel fra initiativtaker 1
w1_wstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 1
w1_ack_o	Produksjon	—	Dommerbekreftelse for å skrive forespørsel fra initiativtaker 1
w1_ferdig_o	Produksjon	—	Skriv fullføring til initiativtaker 1
w2_burst_size_i	Inndata	8 biter	Skriv seriestørrelse
w2_data_i	Inndata	[AXI_DATA_WIDTH – 1:0]	Videodatainngang for å skrive kanal 2
w2_data_valid_i	Inndata	—	Skriv data gyldig for å skrive kanal 2
w2_req_i	Inndata	—	Skriv forespørsel fra initiativtaker 2
w2_wstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 2
w2_ack_o	Produksjon	—	Dommerbekreftelse for å skrive forespørsel fra initiativtaker 2
w2_ferdig_o	Produksjon	—	Skriv fullføring til initiativtaker 2
w3_burst_size_i	Inndata	8 biter	Skriv seriestørrelse
w3_data_i	Inndata	[AXI_DATA_WIDTH – 1:0]	Videodatainngang for å skrive kanal 3
w3_data_valid_i	Inndata	—	Skriv data gyldig for å skrive kanal 3
w3_req_i	Inndata	—	Skriv forespørsel fra initiativtaker 3
w3_wstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 3
w3_ack_o	Produksjon	—	Dommerbekreftelse for å skrive forespørsel fra initiativtaker 3
w3_ferdig_o	Produksjon	—	Skriv fullføring til initiativtaker 3
w4_burst_size_i	Inndata	8 biter	Skriv seriestørrelse
w4_data_i	Inndata	[AXI_DATA_WIDTH – 1:0]	Videodatainngang for å skrive kanal 4
w4_data_valid_i	Inndata	—	Skriv data gyldig for å skrive kanal 4
w4_req_i	Inndata	—	Skriv forespørsel fra initiativtaker 4
w4_wstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 4

………..fortsettelse
Signal Navn	Retning	Bredde	Beskrivelse
w4_ack_o	Produksjon	—	Dommerbekreftelse for å skrive forespørsel fra initiativtaker 4
w4_ferdig_o	Produksjon	—	Skriv fullføring til initiativtaker 4
w5_burst_size_i	Inndata	8 biter	Skriv seriestørrelse
w5_data_i	Inndata	[AXI_DATA_WIDTH – 1:0]	Videodatainngang for å skrive kanal 5
w5_data_valid_i	Inndata	—	Skriv data gyldig for å skrive kanal 5
w5_req_i	Inndata	—	Skriv forespørsel fra initiativtaker 5
w5_wstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 5
w5_ack_o	Produksjon	—	Dommerbekreftelse for å skrive forespørsel fra initiativtaker 5
w5_ferdig_o	Produksjon	—	Skriv fullføring til initiativtaker 5
w6_burst_size_i	Inndata	8 biter	Skriv seriestørrelse
w6_data_i	Inndata	[AXI_DATA_WIDTH – 1:0]	Videodatainngang for å skrive kanal 6
w6_data_valid_i	Inndata	—	Skriv data gyldig for å skrive kanal 6
w6_req_i	Inndata	—	Skriv forespørsel fra initiativtaker 6
w6_wstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 6
w6_ack_o	Produksjon	—	Dommerbekreftelse for å skrive forespørsel fra initiativtaker 6
w6_ferdig_o	Produksjon	—	Skriv fullføring til initiativtaker 6
w7_burst_size_i	Inndata	8 biter	Skriv seriestørrelse
w7_data_i	Inndata	[AXI_DATA_WIDTH – 1:0]	Videodatainngang for å skrive kanal 7
w7_data_valid_i	Inndata	—	Skriv data gyldig for å skrive kanal 7
w7_req_i	Inndata	—	Skriv forespørsel fra initiativtaker 7
w7_wstart_addr_i	Inndata	[AXI_ADDR_WIDTH – 1:0]	DDR-adresse som skriving må skje til fra skrivekanal 7
w7_ack_o	Produksjon	—	Dommerbekreftelse for å skrive forespørsel fra initiativtaker 7
w7_ferdig_o	Produksjon	—	Skriv fullføring til initiativtaker 7
AXI I/F-signaler
Les Adressekanal
arid_o	Produksjon	[AXI_ID_WIDTH – 1:0]	Les adresse-ID. Identifikasjon tag for leseadressegruppen av signaler.
araddr_o	Produksjon	[AXI_ADDR_WIDTH – 1:0]	Les adressen. Gir den opprinnelige adressen til en leseserietransaksjon. Bare startadressen til serien er oppgitt.
arlen_o	Produksjon	[7:0]	Sprenglengde. Gir det nøyaktige antallet overføringer i en serie. Denne informasjonen bestemmer antall dataoverføringer knyttet til adressen.
arsize_o	Produksjon	[2:0]	Burst størrelse. Størrelsen på hver overføring i utbruddet.
arburst_o	Produksjon	[1:0]	Burst type. Sammen med størrelsesinformasjonen, detaljer hvordan adressen for hver overføring i serien beregnes. Rettet til 2'b01 à Inkrementell adresseutbrudd.
arlock_o	Produksjon	[1:0]	Lås type. Gir tilleggsinformasjon om de atomare egenskapene til overføringen. Fast til 2'b00 à Normal Access.

………..fortsettelse
Signal Navn	Retning	Bredde	Beskrivelse
arcache_o	Produksjon	[3:0]	Hurtigbuffertype. Gir tilleggsinformasjon om de bufrbare egenskapene til overføringen. Fast til 4'b0000 à Ikke-bufret og ikke-bufferbar.
arprot_o	Produksjon	[2:0]	Beskyttelsestype. Gir informasjon om beskyttelsesenhet for transaksjonen. Fast til 3'b000 à Normal, sikker datatilgang.
arvalid_o	Produksjon	—	Les adressen er gyldig. Når HØY, er leseadressen og kontrollinformasjonen gyldig og forblir høy inntil adressebekreftelsessignalet, klar, er høyt. 1 = Adresse og kontrollinformasjon gyldig 0 = Adresse- og kontrollinformasjon er ikke gyldig
allerede_o	Inndata	—	Les adressen klar. Målet er klart til å akseptere en adresse og tilhørende kontrollsignaler. 1 = målet klart 0 = målet ikke klart
Les datakanal
kvitte seg	Inndata	[AXI_ID_WIDTH – 1:0]	Les ID tag. ID tag av den leste datagruppen av signaler. Fjernverdien genereres av målet og må samsvare med den tørre verdien til lesetransaksjonen som den svarer på.
rdata	Inndata	[AXI_DATA_WIDTH – 1:0]	Les data
rresp	Inndata	[1:0]	Les svaret. Status for leseoverføringen. Tillatte svar er OKAY, EXOKAY, SLVERR og DECERR.
siste	Inndata	—	Les sist. Siste overføring i en leseserie.
rgyldig	Inndata	—	Les gyldig. Nødvendige lesedata er tilgjengelige og leseoverføringen kan fullføres. 1 = lest data tilgjengelig 0 = lesedata ikke tilgjengelig
klar	Produksjon	—	Les klar. Initiativtaker kan godta lesedata og svarinformasjon. 1= initiativtaker klar 0 = initiativtaker ikke klar
Skriv adressekanal
awid	Produksjon	[AXI_ID_WIDTH – 1:0]	Skriv adresse-ID. Identifikasjon tag for skriveadressegruppen med signaler.
awaddr	Produksjon	[AXI_ADDR_WIDTH – 1:0]	Skriv adresse. Oppgir adressen til den første overføringen i en skriveserietransaksjon. De tilhørende styresignalene brukes til å bestemme adressene til de gjenværende overføringene i skuren.
awlen	Produksjon	[7:0]	Sprenglengde. Gir det nøyaktige antallet overføringer i en serie. Denne informasjonen bestemmer antall dataoverføringer knyttet til adressen.
awsize	Produksjon	[2:0]	Burst størrelse. Størrelsen på hver overføring i utbruddet. Byte-felt-strober indikerer nøyaktig hvilke byte-baner som skal oppdateres.
awburst	Produksjon	[1:0]	Burst type. Sammen med størrelsesinformasjonen, detaljer hvordan adressen for hver overføring i serien beregnes. Rettet til 2'b01 à Inkrementell adresseutbrudd.

………..fortsettelse
Signal Navn	Retning	Bredde	Beskrivelse
awlock	Produksjon	[1:0]	Lås type. Gir tilleggsinformasjon om de atomare egenskapene til overføringen. Fast til 2'b00 à Normal Access.
awcache	Produksjon	[3:0]	Hurtigbuffertype. Indikerer attributter som kan bufres, bufres, skrives gjennom, tilbakeskrives og allokeres til transaksjonen. Fast til 4'b0000 à Ikke-bufret og ikke-bufferbar.
awprot	Produksjon	[2:0]	Beskyttelsestype. Indikerer det normale, privilegerte eller sikre beskyttelsesnivået for transaksjonen og om transaksjonen er en datatilgang eller en instruksjonstilgang. Fast til 3'b000 à Normal, sikker datatilgang.
forferdelig	Produksjon	—	Skriv adresse gyldig. Indikerer at gyldig skriveadresse og kontrollinformasjon er tilgjengelig. 1 = adresse og kontrollinformasjon tilgjengelig 0 = adresse og kontrollinformasjon ikke tilgjengelig. Adressen og kontrollinformasjonen forblir stabile inntil adressebekreftelsessignalet, awready, går HØY.
klar	Inndata	—	Skriv adressen klar. Indikerer at målet er klart til å akseptere en adresse og tilhørende kontrollsignaler. 1 = målet klart 0 = målet ikke klart
Skriv datakanal
wdata	Produksjon	[AXI_DATA_WIDTH – 1:0]	Skriv data
wstrb	Produksjon	[AXI_DATA_WIDTH – 8:0]	Skriv strobes. Dette signalet indikerer hvilke bytebaner som skal oppdateres i minnet. Det er en skrive-strobe for hver åtte bit av skrivedatabussen.
wlast	Produksjon	—	Skriv sist. Siste overføring i en skriveserie.
wgyldig	Produksjon	—	Skriv gyldig. Gyldige skrivedata og strober er tilgjengelige. 1 = skrivedata og strober tilgjengelig 0 = skrivedata og strober ikke tilgjengelig
klar	Inndata	—	Skriv klar. Target kan godta skrivedataene. 1 = målet klart 0 = målet ikke klart
Skriv svarkanal
bud	Inndata	[AXI_ID_WIDTH – 1:0]	Svar-ID. Identifikasjonen tag av skrivesvaret. Budverdien må samsvare med awid-verdien til skrivetransaksjonen som målet svarer på.
bresp	Inndata	[1:0]	Skriv svar. Status for skrivetransaksjonen. De tillatte svarene er OK, EXOKAY, SLVERR og DECERR.
ugyldig	Inndata	—	Skriv svar gyldig. Gyldig skrivesvar er tilgjengelig. 1 = skrivesvar tilgjengelig 0 = skrivesvar ikke tilgjengelig
brødaktig	Produksjon	—	Svar klar. Initiativtaker kan godta svarinformasjonen. 1 = initiativtaker klar 0 = initiativtaker ikke klar

Tidsdiagrammer (stille et spørsmål)
Denne delen diskuterer DDR_AXI4_Arbiter-tidsdiagrammer. De følgende figurene viser tilkoblingen av lese- og skriveforespørselinngangene, startminneadresse, skriveinnganger fra den eksterne initiatoren, lese- eller skrivebekreftelse og lese- eller skrivefullføringsinnganger gitt av arbiter.
Figur 3-1. Tidsdiagram for signaler som brukes ved skriving/lesing gjennom AXI4-grensesnitt

Testbenk (Still et spørsmål)
En enhetlig testbenk brukes til å verifisere og teste DDR_AXI4_Arbiter kalt brukertestbenk. Testbench leveres for å sjekke funksjonaliteten til DDR_AXI4_Arbiter IP. Denne testbenken fungerer kun for to lesekanaler og to skrivekanaler med bussgrensesnittkonfigurasjon.
 Simulering (Still et spørsmål)
Følgende trinn beskriver hvordan du simulerer kjernen ved hjelp av testbenken:

1. Åpne Libero® SoC Catalog-fanen, utvid Solutions-Video, dobbeltklikk DDR_AXI4_Arbiter, og klikk deretter OK. Dokumentasjonen knyttet til IP-en er oppført under Dokumentasjon. Viktig: Hvis du ikke ser Katalog-fanen, naviger til View > Windows-menyen og klikk på Katalog for å gjøre den synlig.

Figur 4-1. DDR_AXI4_Arbiter IP Core i Libero SoC-katalogen

Opprett komponent-vinduet vises som vist i det følgende. Klikk OK. Sørg for at navnet er DDR_AXI4_ARBITER_PF_C0.
Figur 4-2. Opprett komponent

Konfigurer IP for 2 lesekanaler, 2 skrivekanaler og velg Bussgrensesnitt som vist i følgende figur og klikk OK for å generere IP.
Figur 4-3. Konfigurasjon

På Stimulus Hierarki-fanen, velg testbenken (DDR_AXI4_ARBITER_PF_tb.v), høyreklikk og klikk deretter Simuler Pre-Synth Design > Åpne interaktivt.
Viktig: Hvis du ikke ser Stimulus Hierarki-fanen, naviger til View > Windows-menyen og klikk på Stimulus Hierarchy for å gjøre den synlig.
Figur 4-4. Simulering av pre-syntesedesignModelSim åpner med testbenken file, som vist i følgende figur.
Figur 4-5. ModelSim Simuleringsvindu

Viktig: Hvis simuleringen avbrytes på grunn av kjøretidsgrensen spesifisert i .do file, bruk run -all-kommandoen for å fullføre simuleringen.
Revisjonshistorikk (Still et spørsmål)
Revisjonshistorikken beskriver endringene som ble implementert i dokumentet. Endringene er oppført etter revisjon, og starter med den nyeste publikasjonen.
Tabell 5-1. Revisjonshistorie

Revisjon	Dato	Beskrivelse
A	04/2023	Følgende er listen over endringer i revisjon A av dokumentet: • Migrerte dokumentet til Microchip-malen. • Oppdaterte dokumentnummeret til DS00004976A fra 50200950. • La til 4. Test benk.
2.0	—	Følgende er listen over endringer i revisjon 2.0 av dokumentet: • La til Figur 1-2. • La til Tabell 2-2. • Oppdaterte navnene på noen inngangs- og utgangssignalnavn i Tabell 2-2.
1.0	—	Første utgivelse.

Microchip FPGA-støtte (stille et spørsmål)
Microchip FPGA-produktgruppen støtter produktene sine med ulike støttetjenester, inkludert kundeservice, teknisk kundestøttesenter, et webnettstedet og verdensomspennende salgskontorer. Kunder foreslås å besøke Microchips nettressurser før de kontakter support, da det er svært sannsynlig at spørsmålene deres allerede er besvart. Kontakt teknisk støttesenter via webnettstedet på www.microchip.com/support. Nevn FPGA-enhetens delenummer, velg passende kassekategori og last opp design files mens du oppretter en teknisk støttesak. Kontakt kundeservice for ikke-teknisk produktstøtte, for eksempel produktpriser, produktoppgraderinger, oppdatert informasjon, ordrestatus og autorisasjon.

• Fra Nord-Amerika, ring 800.262.1060
• Fra resten av verden, ring 650.318.4460
• Faks, fra hvor som helst i verden, 650.318.8044

Mikrobrikkeinformasjon (stille et spørsmål)

Mikrobrikken Webnettsted (Still et spørsmål)
Microchip gir online støtte via vår webstedet på www.microchip.com/. Dette webnettstedet brukes til å lage files og informasjon lett tilgjengelig for kunder. Noe av innholdet som er tilgjengelig inkluderer:

• Produktstøtte – Datablad og errata, søknadsnotater og sample programmer, designressurser, brukerveiledninger og støttedokumenter for maskinvare, nyeste programvareutgivelser og arkivert programvare
• Generell teknisk støtte – Ofte stilte spørsmål (FAQs), forespørsler om teknisk støtte, nettdiskusjonsgrupper, medlemsliste for Microchip-designpartnerprogram
• Business of Microchip – Produktvelger og bestillingsguider, siste pressemeldinger fra Microchip, en liste over seminarer og arrangementer, oversikter over Microchip salgskontorer, distributører og fabrikkrepresentanter

Varslingstjeneste for produktendring (stille et spørsmål)
Microchips varslingstjeneste for produktendringer bidrar til å holde kundene oppdatert på Microchip-produkter. Abonnenter vil motta e-postvarsler når det er endringer, oppdateringer, revisjoner eller feil knyttet til en spesifisert produktfamilie eller utviklingsverktøy av interesse. For å registrere deg, gå til www.microchip.com/pcn og følg registreringsinstruksjonene.
Kundestøtte (Still et spørsmål)
Brukere av Microchip-produkter kan få hjelp gjennom flere kanaler:

• Distributør eller representant
• Lokalt salgskontor
• Embedded Solutions Engineer (ESE)
• Teknisk støtte

Kunder bør kontakte sin distributør, representant eller ESE for støtte. Lokale salgskontorer er også tilgjengelige for å hjelpe kunder. En liste over salgskontorer og lokasjoner er inkludert i dette dokumentet. Teknisk støtte er tilgjengelig gjennom webnettsted på: www.microchip.com/support.
Microchip Devises Code Protection Feature (Still et spørsmål)
Legg merke til følgende detaljer om kodebeskyttelsesfunksjonen på Microchip-produkter:

• Microchip-produkter oppfyller spesifikasjonene i deres spesielle Microchip-datablad.
• Microchip mener at familien av produkter er sikre når de brukes på tiltenkt måte, innenfor driftsspesifikasjoner og under normale forhold.
• Microchip verdsetter og beskytter aggressivt sine immaterielle rettigheter. Forsøk på å bryte kodebeskyttelsesfunksjonene til Microchip-produktet er strengt forbudt og kan bryte med DigitalMillennium Copyright Act.
• Verken Microchip eller noen annen halvlederprodusent kan garantere sikkerheten til sin kode. Kodebeskyttelse betyr ikke at vi garanterer at produktet er "uknuselig". Kodebeskyttelsen er i stadig utvikling. Microchip er forpliktet til å kontinuerlig forbedre kodebeskyttelsesfunksjonene til produktene våre.

Juridisk merknad (Still et spørsmål)
Denne publikasjonen og informasjonen heri kan kun brukes med Microchip-produkter, inkludert for å designe, teste og integrere Microchip-produkter med applikasjonen din. Bruk av denne informasjonen på annen måte bryter disse vilkårene. Informasjon om enhetsapplikasjoner er kun gitt for din bekvemmelighet og kan bli erstattet av oppdateringer. Det er ditt ansvar å sørge for at søknaden din oppfyller dine spesifikasjoner. Kontakt ditt lokale Microchip-salgskontor for ytterligere støtte eller få ytterligere støtte på www.microchip.com/en-us/support/design-help/ kundestøttetjenester. DENNE INFORMASJONEN LEVERES AV MICROCHIP "SOM DEN ER". MICROCHIP GIR INGEN ERKLÆRINGER ELLER GARANTIER AV NOEN SLAG, VERKEN UTTRYKKELIGE ELLER UNDERFORSTÅEDE, SKRIFTLIG ELLER MUNTLIG, LOVBESTEMMET ELLER ANNEN MÅTE, KNYTTET TIL INFORMASJONEN, INKLUDERT, MEN IKKE BEGRENSET TIL NOEN UNDERFORSTÅTTE GARANTIER, ANSVARLIGHET OG ANSVARLIGHET BESTEMT FORMÅL ELLER GARANTIER RELATERT TIL DETS TILSTAND, KVALITET ELLER YTELSE. UNDER INGEN OMSTENDIGHET VIL MICROCHIP VÆRE ANSVARLIG FOR NOEN INDIREKTE, SPESIELLE, STRAFFENDE, TILFELDIGE ELLER FØLGE TAP, SKADE, KOSTNADER ELLER UTGIFTER AV NOEN SLAG KNYTTET TIL INFORMASJONEN ELLER BRUK AV DEN, MEN UTEN OM DENNE ELLER ANNEN ELLER ANNEN ELLER OM DENNE ELLER ANNEN OMSTILLING. MULIGHETEN ELLER SKADENE ER FORUTSÅBARE? I FULLSTENDELSE LOVEN TILLATER, VIL MICROCHIPS SAMLEDE ANSVAR PÅ ALLE KRAV PÅ NOEN MÅTE KNYTTET TIL INFORMASJONEN ELLER BRUK AV DERES IKKE OVERSKRE ANTALLET AV GEBYRER, OM NOEN, SOM DU HAR BETALT DIREKTE TIL INFORMASJONOCHIPEN. Bruk av Microchip-enheter i livsstøtte- og/eller sikkerhetsapplikasjoner er helt på kjøpers risiko, og kjøperen samtykker i å forsvare, holde Microchip skadesløs og holde Microchip skadesløs fra alle skader, krav, søksmål eller utgifter som følge av slik bruk. Ingen lisenser formidles, implisitt eller på annen måte, under noen av Microchips immaterielle rettigheter med mindre annet er oppgitt.
Varemerker (Still et spørsmål)
Mikrobrikkenavnet og logoen, Microchip-logoen, Adaptec, AVR, AVR-logoen, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi-logo, MOST, MOST-logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32-logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST-logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron og XMEGA er registrerte varemerker for Microchip Technology Incorporated i USA og andre land. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus-logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime og ZL er registrerte varemerker for Microchip Technology Incorporated i USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, IN-Circuit, In-Circuit, Serial Programming, Serial Intelligent parallellering, IntelliMOS, Inter-Chip-tilkobling, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB-sertifisert logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, . , RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox VeriPHY, ViewSpan, WiperLock, XpressConnect og ZENA er varemerker for Microchip Technology Incorporated i USA og andre land. SQTP er et servicemerke for Microchip Technology Incorporated i USA Adaptec-logoen, Frequency on Demand, Silicon Storage Technology og Symmcom er registrerte varemerker for Microchip Technology Inc. i andre land. GestIC er et registrert varemerke for Microchip Technology Germany II GmbH & Co. KG, et datterselskap av Microchip Technology Inc., i andre land. Alle andre varemerker nevnt her tilhører deres respektive selskaper. © 2023, Microchip Technology Incorporated og dets datterselskaper. Alle rettigheter reservert.
ISBN: 978-1-6683-2302-1 Kvalitetsstyringssystem (Still et spørsmål) For informasjon om Microchips kvalitetsstyringssystemer, vennligst besøk www.microchip.com/quality.

Verdensomspennende salg og service

AMERIKA	ASIA/Stillehavet	ASIA/Stillehavet	EUROPA
Bedrift Kontor 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tlf: 480-792-7200 Faks: 480-792-7277 Teknisk støtte: www.microchip.com/support Web Adresse: www.microchip.com Atlanta Duluth, GA Tlf: 678-957-9614 Faks: 678-957-1455 Austin, TX Tlf: 512-257-3370 Boston Westborough, MA Tlf.: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tlf: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tlf: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tlf: 248-848-4000 Houston, TX Tlf: 281-894-5983 Indianapolis Noblesville, IN Tlf.: 317-773-8323 Faks: 317-773-5453 Tlf: 317-536-2380 Los Angeles Mission Viejo, CA Tlf.: 949-462-9523 Faks: 949-462-9608 Tlf: 951-273-7800 Raleigh, NC Tlf: 919-844-7510 New York, NY Tlf: 631-435-6000 San Jose, CA Tlf: 408-735-9110 Tlf: 408-436-4270 Canada – Toronto Tlf: 905-695-1980 Faks: 905-695-2078	Australia – Sydney Tlf: 61-2-9868-6733 Kina – Beijing Tlf: 86-10-8569-7000 Kina – Chengdu Tlf: 86-28-8665-5511 Kina – Chongqing Tlf: 86-23-8980-9588 Kina – Dongguan Tlf: 86-769-8702-9880 Kina – Guangzhou Tlf: 86-20-8755-8029 Kina – Hangzhou Tlf: 86-571-8792-8115 Kina – Hong Kong SAR Tlf: 852-2943-5100 Kina – Nanjing Tlf: 86-25-8473-2460 Kina – Qingdao Tlf: 86-532-8502-7355 Kina – Shanghai Tlf: 86-21-3326-8000 Kina – Shenyang Tlf: 86-24-2334-2829 Kina – Shenzhen Tlf: 86-755-8864-2200 Kina – Suzhou Tlf: 86-186-6233-1526 Kina – Wuhan Tlf: 86-27-5980-5300 Kina – Xian Tlf: 86-29-8833-7252 Kina – Xiamen Tlf: 86-592-2388138 Kina – Zhuhai Tlf: 86-756-3210040	India – Bangalore Tlf: 91-80-3090-4444 India – New Delhi Tlf: 91-11-4160-8631 India - Pune Tlf: 91-20-4121-0141 Japan – Osaka Tlf: 81-6-6152-7160 Japan – Tokyo Tlf: 81-3-6880- 3770 Korea – Daegu Tlf: 82-53-744-4301 Korea – Seoul Tlf: 82-2-554-7200 Malaysia – Kuala Lumpur Tlf: 60-3-7651-7906 Malaysia – Penang Tlf: 60-4-227-8870 Filippinene – Manila Tlf: 63-2-634-9065 Singapore Tlf: 65-6334-8870 Taiwan – Hsin Chu Tlf: 886-3-577-8366 Taiwan – Kaohsiung Tlf: 886-7-213-7830 Taiwan – Taipei Tlf: 886-2-2508-8600 Thailand – Bangkok Tlf: 66-2-694-1351 Vietnam – Ho Chi Minh Tlf: 84-28-5448-2100	Østerrike – Wels Tlf: 43-7242-2244-39 Faks: 43-7242-2244-393 Danmark – København Tlf: 45-4485-5910 Faks: 45-4485-2829 Finland – Espoo Tlf: 358-9-4520-820 Frankrike – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Tyskland – Garching Tlf: 49-8931-9700 Tyskland – Haan Tlf: 49-2129-3766400 Tyskland – Heilbronn Tlf: 49-7131-72400 Tyskland – Karlsruhe Tlf: 49-721-625370 Tyskland – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Tyskland – Rosenheim Tlf: 49-8031-354-560 Israel – Ra'anana Tlf: 972-9-744-7705 Italia – Milano Tlf: 39-0331-742611 Faks: 39-0331-466781 Italia – Padova Tlf: 39-049-7625286 Nederland – Drunen Tlf: 31-416-690399 Faks: 31-416-690340 Norge – Trondheim Tlf: 47-72884388 Polen – Warszawa Tlf: 48-22-3325737 Romania – Bucuresti Tel: 40-21-407-87-50 Spania - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sverige – Gøteberg Tel: 46-31-704-60-40 Sverige – Stockholm Tlf: 46-8-5090-4654 Storbritannia – Wokingham Tlf: 44-118-921-5800 Faks: 44-118-921-5820

© 2023 Microchip Technology Inc. og dets datterselskaper

Dokumenter / Ressurser

MICROCHIP DDR AXI4 Arbiter [pdfBrukerhåndbok DDR AXI4 Arbiter, DDR AXI4, Arbiter

Referanser

• Brukerhåndbok