intel AN 837 projektavimo gairės, skirtos HDMI FPGA IP
HDMI Intel® FPGA IP projektavimo gairės
Projektavimo gairės padeda įdiegti didelės raiškos daugialypės terpės sąsajos (HDMI) Intel FPGA IP naudojant FPGA įrenginius. Šios rekomendacijos palengvina HDMI Intel® FPGA IP vaizdo sąsajų plokščių dizainą.
- HDMI Intel FPGA IP vartotojo vadovas
- AN 745: „Intel FPGA DisplayPort“ sąsajos projektavimo gairės
HDMI Intel FPGA IP projektavimo gairės
HDMI Intel FPGA sąsaja turi Transition Minimized Differential Signaling (TMDS) duomenis ir laikrodžio kanalus. Sąsaja taip pat turi vaizdo elektronikos standartų asociacijos (VESA) ekrano duomenų kanalą (DDC). TMDS kanalai perduoda vaizdo, garso ir pagalbinius duomenis. DDC yra pagrįstas I2C protokolu. HDMI Intel FPGA IP branduolys naudoja DDC, kad nuskaitytų išplėstinius ekrano identifikavimo duomenis (EDID) ir keistųsi konfigūracijos bei būsenos informacija tarp HDMI šaltinio ir kriauklės.
HDMI Intel FPGA IP plokštės dizaino patarimai
Kurdami HDMI Intel FPGA IP sistemą, atsižvelkite į šiuos plokštės projektavimo patarimus.
- Vienam pėdsakui naudokite ne daugiau kaip dvi angas ir venkite angų
- Suderinkite diferencialinės poros varžą su jungties ir kabelio bloko varža (100 omų ±10%)
- Sumažinkite porų ir porų iškrypimą, kad atitiktumėte TMDS signalo iškreipimo reikalavimą
- Venkite nukreipti diferencialo porą per tarpą apatinėje plokštumoje
- Naudokite standartinę didelės spartos PCB projektavimo praktiką
- Naudokite lygio perjungiklius, kad atitiktumėte elektros reikalavimus tiek TX, tiek RX
- Naudokite tvirtus laidus, pvz., Cat2 kabelį, skirtą HDMI 2.0
Scheminės diagramos
Pateiktose nuorodose pateiktos Bitec scheminės diagramos iliustruoja Intel FPGA kūrimo plokščių topologiją. Jei naudojate HDMI 2.0 ryšio topologiją, turite atitikti 3.3 V elektros reikalavimus. Kad atitiktumėte 3.3 V atitiktį Intel FPGA įrenginiuose, turite naudoti lygio perjungiklį. Kaip siųstuvo ir imtuvo lygio perjungiklį naudokite su nuolatine srove sujungtą pertvarkyklę arba retmerį.
Išoriniai tiekėjo įrenginiai yra TMDS181 ir TDP158RSBT, abu veikia DCcoupled saitais. Norint užtikrinti funkcionalumą sąveikaujant su kitais vartotojų nuotolinio valdymo įrenginiais, CEC linijose reikia tinkamai patraukti. Bitec scheminės diagramos yra sertifikuotos CTS. Tačiau sertifikavimas priklauso nuo produkto lygio. Platformos dizaineriams patariama sertifikuoti galutinį gaminį, kad jis tinkamai veiktų.
Susijusi informacija
- HSMC HDMI dukterinės kortelės 8 versijos schema
- FMC HDMI dukterinės kortelės 11 versijos schema
- FMC HDMI dukterinės kortelės 6 versijos schema
Hot-Plug Detect (HPD)
HPD signalas priklauso nuo gaunamo +5V maitinimo signalo, pvzample, HPD kaištis gali būti tvirtinamas tik tada, kai aptinkamas +5 V maitinimo signalas iš šaltinio. Norėdami susieti su FPGA, turite paversti 5 V HPD signalą į FPGA įvesties / išvesties tūrįtage lygis (VCCIO), naudojant ttage lygio vertėjas, pvz., TI TXB0102, kuriame nėra integruotų ištraukiamųjų rezistorių. HDMI šaltinis turi nuleisti HPD signalą, kad jis galėtų patikimai atskirti slankųjį HPD signalą nuo didelio garsumotage lygio HPD signalas. HDMI kriauklės +5 V maitinimo signalas turi būti išverstas į FPGA I/O voltage lygis (VCCIO). Signalas turi būti silpnai traukiamas žemyn naudojant rezistorių (10K), kad būtų galima atskirti slankųjį +5 V maitinimo signalą, kai jis nėra valdomas HDMI šaltinio. HDMI šaltinio +5 V maitinimo signalo apsauga nuo viršsrovės yra ne didesnė kaip 0.5 A.
HDMI Intel FPGA IP ekrano duomenų kanalas (DDC)
HDMI Intel FPGA IP DDC yra pagrįstas I2C signalais (SCL ir SDA) ir reikalauja ištraukiamųjų rezistorių. Norėdami susieti su Intel FPGA, turite išversti 5V SCL ir SDA signalo lygį į FPGA I/O vol.tage lygis (VCCIO) naudojant ttage lygio vertėjas, pvz., TI TXS0102, naudojamas Bitec HDMI 2.0 dukterinėje kortelėje. TI TXS0102 ttage lygio vertėjas įtaisas sujungia vidinius traukimo rezistorius, todėl nereikia jokių įmontuotų traukiamųjų rezistorių.
AN 837 dokumento peržiūros istorija: HDMI Intel FPGA IP projektavimo gairės
| Dokumento versija | Pakeitimai |
| 2019.01.28 |
|
| Data | Versija | Pakeitimai |
| 2018 m. sausio mėn | 2018.01.22 | Pradinis išleidimas.
Pastaba: Šiame dokumente pateikiamos HDMI Intel FPGA projektavimo gairės, kurios buvo pašalintos iš AN 745: DisplayPort ir HDMI sąsajų projektavimo gairės ir pervadintos AN 745: Intel FPGA DisplayPort sąsajos projektavimo gairės. |
Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas.
Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.
ID: 683677
Versija: 2019-01-28
Dokumentai / Ištekliai
 |
intel AN 837 projektavimo gairės, skirtos HDMI FPGA IP [pdfVartotojo vadovas AN 837 projektavimo gairės HDMI FPGA IP, AN 837, HDMI FPGA IP projektavimo gairės, HDMI FPGA IP gairės, HDMI FPGA IP |
