Intel AN 837 Gid Konsepsyon pou HDMI FPGA IP

Gid konsepsyon pou HDMI Intel® FPGA IP

Gid konsepsyon yo ede w aplike IP FPGA Intel HDMI (wo Definisyon Multimedia Interface) lè l sèvi avèk aparèy FPGA. Gid sa yo fasilite konsepsyon tablo pou entèfas videyo HDMI Intel® FPGA IP yo.

Enfòmasyon ki gen rapò

• Gid itilizatè HDMI Intel FPGA IP
• AN 745: Gid konsepsyon pou entèfas Intel FPGA DisplayPort

Gid pou konsepsyon HDMI Intel FPGA IP

Koòdone HDMI Intel FPGA la gen done siyal diferansyèl ki minimize tranzisyon (TMDS) ak chanèl revèy. Koòdone a tou pote yon Videyo Elektwonik Standards Association (VESA) Display Data Channel (DDC). Chanèl TMDS yo pote videyo, odyo, ak done oksilyè. DDC a baze sou pwotokòl I2C. Nwayo HDMI Intel FPGA IP sèvi ak DDC pou li done idantifikasyon ekspozisyon pwolonje (EDID) ak echanj konfigirasyon ak enfòmasyon sou sitiyasyon ant yon sous HDMI ak koule.

HDMI Intel FPGA IP Konsèy Konsepsyon Konsèy

Lè w ap desine sistèm HDMI Intel FPGA IP ou a, konsidere konsèy konsepsyon tablo sa yo.

• Sèvi ak pa plis pase de vias pou chak tras epi evite via souch
• Koresponn ak enpedans pè diferans lan ak enpedans konektè a ak asanble kab (100 ohm ± 10%)
• Minimize entè-pè ak antre-pè pou satisfè egzijans siyal TMDS la
• Evite routage yon pè diferans sou yon espas ki nan plan an anba
• Sèvi ak estanda gwo vitès konsepsyon PCB pratik
• Sèvi ak chanjman nivo pou satisfè konfòmite elektrik nan tou de TX ak RX
• Sèvi ak kab gaya, tankou kab Cat2 pou HDMI 2.0

Dyagram Schematic

Dyagram chema Bitec nan lyen yo bay yo montre topoloji pou tablo devlopman Intel FPGA yo. Sèvi ak topoloji lyen HDMI 2.0 mande pou ou satisfè konfòmite elektrik 3.3 V. Pou satisfè konfòmite 3.3 V sou aparèy Intel FPGA, ou bezwen sèvi ak yon shifter nivo. Sèvi ak yon redriver oswa retimer ki makonnen DC kòm chanjman nivo pou transmetè a ak reseptè a.

Aparèy machann ekstèn yo se TMDS181 ak TDP158RSBT, tou de kouri sou lyen DCcoupled. Ou bezwen yon bon rale-up nan liy CEC asire fonksyonalite lè entè-operasyon ak lòt aparèy konsomatè kontwòl remote. Dyagram chema Bitec yo sètifye CTS. Sètifikasyon, sepandan, espesifik nan nivo pwodwi. Konsèpteur platfòm yo konseye yo sètifye pwodwi final la pou fonksyonalite apwopriye.

Enfòmasyon ki gen rapò

• Dyagram Schematic pou HSMC HDMI Daughter Card Revizyon 8
• Dyagram Schematic pou FMC HDMI Daughter Card Revizyon 11
• Dyagram Schematic pou FMC HDMI Daughter Card Revizyon 6

Deteksyon Hot-Plug (HPD)

Siyal HPD a depann de siyal +5V pouvwa ki fèk ap rantre, pa egzanpampLè sa a, PIN HPD a ka afime sèlman lè yo detekte siyal +5V pouvwa ki soti nan sous la. Pou koòdone ak yon FPGA, ou bezwen tradui siyal 5V HPD a nan FPGA I/O vol.tage nivo (VCCIO), lè l sèvi avèk yon voltage nivo tradiktè tankou TI TXB0102, ki pa gen rezistans pull-up entegre. Yon sous HDMI bezwen rale desann siyal HPD a pou li ka fyab diferans ant yon siyal HPD k ap flote ak yon gwo vol.tage nivo HPD siyal. Yon koule HDMI + 5V siyal pouvwa dwe tradui nan FPGA I / O voltage nivo (VCCIO). Siyal la dwe fèb rale desann ak yon rezistans (10K) diferansye yon k ap flote + 5V siyal pouvwa lè yo pa kondwi pa yon sous HDMI. Yon sous HDMI + 5V Siyal pouvwa gen pwoteksyon sou-aktyèl ki pa plis pase 0.5A.

HDMI Intel FPGA IP Display Data Channel (DDC)

HDMI Intel FPGA IP DDC a baze sou siyal I2C yo (SCL ak SDA) epi li mande pou rezistans rale. Pou koòdone ak yon FPGA Intel, ou bezwen tradui nivo siyal 5V SCL ak SDA nan FPGA I/O vol.tage nivo (VCCIO) lè l sèvi avèk yon voltage nivo tradiktè, tankou TI TXS0102 jan yo itilize nan kat pitit fi Bitec HDMI 2.0 la. TI TXS0102 voltagE nivo tradiktè aparèy entegre entèn pull-up résistances pou pa sou tablo pull-up résistances ki nesesè.

Istwa revizyon dokiman pou AN 837: Gid konsepsyon pou HDMI Intel FPGA IP

Vèsyon dokiman an	Chanjman
2019.01.28	Chanje non HDMI IP non dapre Intel rebranding. Te ajoute nan Dyagram Schematic seksyon ki dekri dyagram chema Bitec yo itilize ak tablo Intel FPGA. Te ajoute yon lyen nan dyagram nan chema pou Bitec FMC HDMI kat pitit fi revizyon 11. Te ajoute plis konsèy konsepsyon nan la HDMI Intel FPGA IP Konsèy Konsepsyon Konsèy seksyon.

 

Dat	Version	Chanjman
Janvye 2018	2018.01.22	Premye lage. Remak: Dokiman sa a gen direktiv konsepsyon HDMI Intel FPGA ki te retire nan AN 745: Gid Konsepsyon pou Entèfas DisplayPort ak HDMI epi li te chanje non AN 745: Gid Konsepsyon pou Entèfas DisplayPort Intel FPGA.

Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semi-conducteurs li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo.

Lòt non ak mak yo ka reklame kòm pwopriyete lòt moun.

ID: 683677
Vèsyon: 2019-01-28

Dokiman / Resous

Intel AN 837 Gid Konsepsyon pou HDMI FPGA IP [pdfGid Itilizatè AN 837 Gid konsepsyon pou HDMI FPGA IP, AN 837, Gid konsepsyon pou HDMI FPGA IP, Gid pou HDMI FPGA IP, HDMI FPGA IP

Referans

• Manyèl itilizatè