intel AN 837 Nguyên tắc thiết kế cho HDMI FPGA IP
Nguyên tắc thiết kế cho HDMI Intel® FPGA IP
Các nguyên tắc thiết kế giúp bạn triển khai các IP Intel FPGA Giao diện đa phương tiện độ nét cao (HDMI) bằng cách sử dụng các thiết bị FPGA. Những nguyên tắc này hỗ trợ thiết kế bo mạch cho giao diện video HDMI Intel® FPGA IP.
- Hướng dẫn sử dụng HDMI Intel FPGA IP
- MỘT 745: Hướng dẫn thiết kế cho giao diện DisplayPort Intel FPGA
Nguyên tắc thiết kế HDMI Intel FPGA IP
Giao diện HDMI Intel FPGA có các kênh đồng hồ và dữ liệu Tín hiệu khác biệt tối thiểu hóa chuyển đổi (TMDS). Giao diện này cũng mang Kênh Dữ liệu Hiển thị (DDC) của Hiệp hội Tiêu chuẩn Điện tử Video (VESA). Các kênh TMDS mang video, âm thanh và dữ liệu phụ trợ. DDC dựa trên giao thức I2C. Lõi HDMI Intel FPGA IP sử dụng DDC để đọc Dữ liệu nhận dạng màn hình mở rộng (EDID) và trao đổi cấu hình cũng như thông tin trạng thái giữa nguồn HDMI và phần chìm.
Mẹo thiết kế bo mạch HDMI Intel FPGA IP
Khi bạn đang thiết kế hệ thống HDMI Intel FPGA IP của mình, hãy xem xét các mẹo thiết kế bo mạch sau đây.
- Sử dụng không quá hai vias trên mỗi dấu vết và tránh qua sơ khai
- Khớp trở kháng của cặp vi sai với trở kháng của đầu nối và cụm cáp (100 ohm ±10%)
- Giảm thiểu độ lệch giữa các cặp và trong cặp để đáp ứng yêu cầu về độ lệch tín hiệu TMDS
- Tránh định tuyến một cặp vi sai trên một khoảng trống trong mặt phẳng bên dưới
- Sử dụng thực hành thiết kế PCB tốc độ cao tiêu chuẩn
- Sử dụng bộ chuyển mức để đáp ứng việc tuân thủ điện ở cả TX và RX
- Sử dụng cáp chắc chắn, chẳng hạn như cáp Cat2 cho HDMI 2.0
Giản đồ
Sơ đồ Bitec trong các liên kết được cung cấp minh họa cấu trúc liên kết cho các bảng phát triển Intel FPGA. Sử dụng cấu trúc liên kết HDMI 2.0 yêu cầu bạn phải tuân thủ điện 3.3 V. Để đáp ứng việc tuân thủ 3.3 V trên các thiết bị Intel FPGA, bạn cần sử dụng bộ dịch mức. Sử dụng trình điều khiển lại hoặc bộ hẹn giờ ghép nối DC làm bộ dịch mức cho bộ phát và bộ thu.
Các thiết bị của nhà cung cấp bên ngoài là TMDS181 và TDP158RSBT, cả hai đều chạy trên các liên kết được ghép nối DC. Bạn cần kéo lên thích hợp tại các dòng CEC để đảm bảo chức năng khi tương tác với các thiết bị điều khiển từ xa của người tiêu dùng khác. Các sơ đồ Bitec được chứng nhận CTS. Tuy nhiên, chứng nhận là cấp độ sản phẩm cụ thể. Các nhà thiết kế nền tảng nên chứng nhận sản phẩm cuối cùng về chức năng phù hợp.
Thông tin liên quan
- Sơ đồ nguyên lý cho HSMC HDMI Daughter Card Revision 8
- Sơ đồ nguyên lý cho Bản sửa đổi thẻ con gái FMC HDMI 11
- Sơ đồ nguyên lý cho Bản sửa đổi thẻ con gái FMC HDMI 6
Phát hiện phích cắm nóng (HPD)
Tín hiệu HPD phụ thuộc vào tín hiệu Nguồn +5V đến, ví dụ:ample, chân HPD chỉ có thể được xác nhận khi tín hiệu Nguồn +5V từ nguồn được phát hiện. Để giao tiếp với FPGA, bạn cần dịch tín hiệu 5V HPD sang FPGA I/O voltage level (VCCIO), sử dụng voltagbộ dịch mức điện tử chẳng hạn như TI TXB0102, không tích hợp điện trở kéo lên. Nguồn HDMI cần kéo tín hiệu HPD xuống để có thể phân biệt đáng tin cậy giữa tín hiệu HPD nổi và tín hiệu âm lượng cao.tage mức tín hiệu HPD. Tín hiệu nguồn HDMI +5V phải được dịch sang FPGA I/O voltagcấp điện tử (VCCIO). Tín hiệu phải được kéo yếu xuống bằng điện trở (10K) để phân biệt tín hiệu Nguồn +5V nổi khi không được điều khiển bởi nguồn HDMI. Nguồn HDMI Tín hiệu nguồn +5V có khả năng bảo vệ quá dòng không quá 0.5A.
HDMI Kênh dữ liệu hiển thị IP Intel FPGA (DDC)
HDMI Intel FPGA IP DDC dựa trên tín hiệu I2C (SCL và SDA) và yêu cầu điện trở kéo lên. Để giao tiếp với Intel FPGA, bạn cần dịch mức tín hiệu 5V SCL và SDA sang FPGA I/O voltage level (VCCIO) sử dụng voltagtrình dịch cấp điện tử, chẳng hạn như TI TXS0102 như được sử dụng trong thẻ con gái Bitec HDMI 2.0. TI TXS0102 voltagThiết bị dịch mức điện tử tích hợp các điện trở kéo lên bên trong để không cần sử dụng điện trở kéo lên trên bo mạch.
Lịch sử sửa đổi tài liệu cho AN 837: Nguyên tắc thiết kế cho HDMI Intel FPGA IP
| Phiên bản tài liệu | Thay đổi |
| 2019.01.28 |
|
| Ngày | Phiên bản | Thay đổi |
| Tháng 2018 năm XNUMX | 2018.01.22 | Phiên bản phát hành đầu tiên.
Lưu ý: Tài liệu này chứa các nguyên tắc thiết kế HDMI Intel FPGA đã bị xóa khỏi AN 745: Nguyên tắc thiết kế cho Giao diện DisplayPort và HDMI và được đổi tên thành AN 745: Nguyên tắc thiết kế cho Giao diện DisplayPort của Intel FPGA. |
Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel và các nhãn hiệu khác của Intel là thương hiệu của Tập đoàn Intel hoặc các công ty con của Tập đoàn. Intel đảm bảo hiệu suất của các sản phẩm FPGA và chất bán dẫn của mình theo các thông số kỹ thuật hiện hành theo bảo hành tiêu chuẩn của Intel nhưng bảo lưu quyền thay đổi bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hoặc trách nhiệm pháp lý phát sinh từ ứng dụng hoặc việc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản mới nhất của thông số kỹ thuật thiết bị trước khi dựa vào bất kỳ thông tin được công bố nào và trước khi đặt hàng sản phẩm hoặc dịch vụ.
Những tên và thương hiệu khác có thể được coi là tài sản của người khác.
NHẬN DẠNG: 683677
Phiên bản: 2019-01-28
Tài liệu / Tài nguyên
 |
intel AN 837 Nguyên tắc thiết kế cho HDMI FPGA IP [tập tin pdf] Hướng dẫn sử dụng AN 837 Nguyên tắc thiết kế cho HDMI FPGA IP, AN 837, Nguyên tắc thiết kế cho HDMI FPGA IP, Nguyên tắc cho HDMI FPGA IP, HDMI FPGA IP |
