Руководство по проектированию Intel AN 837 для HDMI FPGA IP
Рекомендации по проектированию для HDMI Intel® FPGA IP
Рекомендации по проектированию помогут вам реализовать мультимедийный интерфейс высокой четкости (HDMI) для IP-адресов Intel FPGA с использованием устройств FPGA. Эти рекомендации упрощают проектирование плат для видеоинтерфейсов HDMI Intel® FPGA IP.
- HDMI Руководство пользователя Intel FPGA IP
- АН 745: Рекомендации по проектированию интерфейса Intel FPGA DisplayPort
Руководство по разработке IP-проектирования для HDMI Intel FPGA
Интерфейс HDMI Intel FPGA имеет каналы данных и тактовых импульсов Transition Minimized Differential Signaling (TMDS). Интерфейс также поддерживает канал данных отображения (DDC) Ассоциации стандартов видеоэлектроники (VESA). Каналы TMDS передают видео, аудио и вспомогательные данные. DDC основан на протоколе I2C. IP-ядро HDMI Intel FPGA использует DDC для считывания данных расширенной идентификации дисплея (EDID) и обмена информацией о конфигурации и состоянии между источником и приемником HDMI.
Советы по проектированию IP-платы HDMI Intel FPGA
При проектировании IP-системы HDMI Intel FPGA учитывайте следующие советы по проектированию платы.
- Используйте не более двух переходных отверстий на трассу и избегайте заглушек переходных отверстий.
- Сопоставьте импеданс дифференциальной пары с импедансом разъема и кабеля в сборе (100 Ом ±10%).
- Сведите к минимуму рассогласование между парами и внутри пар, чтобы выполнить требования к рассогласованию сигналов TMDS.
- Избегайте прокладки дифференциальной пары через зазор в нижней плоскости.
- Используйте стандартные методы проектирования высокоскоростных печатных плат
- Используйте переключатели уровня для соответствия электрическим требованиям как на TX, так и на RX
- Используйте надежные кабели, такие как кабель Cat2 для HDMI 2.0.
Схематические диаграммы
Схематические диаграммы Bitec в предоставленных ссылках иллюстрируют топологию для отладочных плат Intel FPGA. Использование топологии канала HDMI 2.0 требует соблюдения требований к электрическому напряжению 3.3 В. Чтобы соответствовать требованиям к напряжению 3.3 В на устройствах Intel FPGA, необходимо использовать переключатель уровня. Используйте редрайвер или ретаймер со связью по постоянному току в качестве регулятора уровня для передатчика и приемника.
Устройства внешнего поставщика — TMDS181 и TDP158RSBT, оба работают на соединениях постоянного тока. Вам нужна надлежащая подтяжка на линиях CEC, чтобы обеспечить функциональность при взаимодействии с другими потребительскими устройствами дистанционного управления. Принципиальные схемы Bitec сертифицированы CTS. Однако сертификация зависит от уровня продукта. Разработчикам платформы рекомендуется сертифицировать конечный продукт на предмет надлежащей функциональности.
Сопутствующая информация
- Схематическая диаграмма дочерней платы HSMC HDMI версии 8
- Схематическая диаграмма дочерней платы FMC HDMI версии 11
- Схематическая диаграмма дочерней платы FMC HDMI версии 6
Обнаружение горячего подключения (HPD)
Сигнал HPD зависит от входящего сигнала питания +5 В, напримерample, контакт HPD может быть установлен только при обнаружении сигнала питания +5 В от источника. Чтобы взаимодействовать с FPGA, вам необходимо преобразовать сигнал HPD 5 В в объем ввода-вывода FPGA.tage уровень (VCCIO), используя объемtagпреобразователь уровня, такой как TI TXB0102, который не имеет встроенных подтягивающих резисторов. Источник HDMI должен понизить сигнал HPD, чтобы он мог надежно различать плавающий сигнал HPD и высокий уровень громкости.tagсигнал HPD уровня e. Сигнал HDMI +5V Power должен быть преобразован в FPGA I/O vol.tagуровень е (VCCIO). Сигнал должен быть слабо ослаблен резистором (10 кОм), чтобы различать плавающий сигнал питания +5 В, когда он не управляется источником HDMI. Сигнал питания источника HDMI +5 В имеет защиту от перегрузки по току не более 0.5 А.
HDMI Intel FPGA IP-канал передачи данных (DDC)
HDMI Intel FPGA IP DDC основан на сигналах I2C (SCL и SDA) и требует подтягивающих резисторов. Для взаимодействия с Intel FPGA вам необходимо преобразовать уровень сигнала 5V SCL и SDA в объем ввода-вывода FPGA.tagуровень e (VCCIO) с использованием voltagТранслятор уровня e, такой как TI TXS0102, который используется в дочерней плате Bitec HDMI 2.0. TI TXS0102 томtagУстройство преобразования уровня включает внутренние подтягивающие резисторы, поэтому встроенные подтягивающие резисторы не требуются.
История изменений документа для AN 837: Рекомендации по проектированию для HDMI Intel FPGA IP
| Версия документа | Изменения |
| 2019.01.28 |
|
| Дата | Версия | Изменения |
| Январь 2018 г. | 2018.01.22 | Первоначальный выпуск.
Примечание. Этот документ содержит рекомендации по проектированию HDMI Intel FPGA, которые были удалены из AN 745: Рекомендации по проектированию для интерфейсов DisplayPort и HDMI и переименованы в AN 745: Рекомендации по проектированию для интерфейса Intel FPGA DisplayPort. |
Корпорация Интел. Все права защищены. Intel, логотип Intel и другие товарные знаки Intel являются товарными знаками корпорации Intel или ее дочерних компаний. Корпорация Intel гарантирует производительность своих FPGA и полупроводниковых продуктов в соответствии с текущими спецификациями в соответствии со стандартной гарантией Intel, но оставляет за собой право вносить изменения в любые продукты и услуги в любое время без предварительного уведомления. Intel не принимает на себя никакой ответственности или обязательств, возникающих в связи с применением или использованием какой-либо информации, продуктов или услуг, описанных в настоящем документе, за исключением случаев, когда это прямо согласовано с корпорацией Intel в письменной форме. Клиентам Intel рекомендуется получить последнюю версию спецификаций устройств, прежде чем полагаться на какую-либо опубликованную информацию и размещать заказы на продукты или услуги.
Другие названия и бренды могут быть заявлены как собственность других лиц.
ИДЕНТИФИКАТОР: 683677
Версия: 2019-01-28
Документы/Ресурсы
 |
Руководство по проектированию Intel AN 837 для HDMI FPGA IP [pdf] Руководство пользователя AN 837 Руководство по проектированию для HDMI FPGA IP, AN 837, Руководство по проектированию для HDMI FPGA IP, Руководство для HDMI FPGA IP, HDMI FPGA IP |
