ASMI Parallel II Intel FPGA IP

ASMI Parallel II Intel® FPGA IP omogućuje pristup Intelovim konfiguracijskim uređajima FPGA, koji su četverostruka serijska konfiguracija (EPCQ), low-voltage četverostruka serijska konfiguracija (EPCQ-L) i EPCQ-A serijska konfiguracija. Možete koristiti ovu IP adresu za čitanje i pisanje podataka na vanjske flash uređaje za aplikacije, kao što je ažuriranje daljinskog sustava i SEU Sensitivity Map Header File (.smh) pohrana.
Osim značajki koje podržava ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP dodatno podržava:

• Izravni flash pristup (pisanje/čitanje) kroz Avalon® memorijsko mapirano sučelje.
• Kontrolni registar za druge operacije putem sučelja registra kontrolnog statusa (CSR) u Avalon memorijsko mapiranom sučelju.
• Prevedite generičke naredbe iz Avalon memorijsko mapiranog sučelja u kodove naredbi uređaja.

ASMI Parallel II Intel FPGA IP dostupan je za sve obitelji Intel FPGA uređaja uključujući Intel MAX® 10 uređaje koji koriste GPIO način rada.
ASMI Parallel II Intel FPGA IP podržava samo EPCQ, EPCQ-L i EPCQ-A uređaje. Ako koristite flash uređaje treće strane, morate koristiti generičko serijsko flash sučelje Intel FPGA IP.
ASMI Parallel II Intel FPGA IP podržan je u verziji softvera Intel Quartus® Prime 17.0 i novijim.
Povezane informacije

• Uvod u Intel FPGA IP jezgre
  • Pruža opće informacije o svim Intel FPGA IP jezgrama, uključujući parametriranje, generiranje, nadogradnju i simulaciju IP jezgri.
• Stvaranje IP i Qsys simulacijskih skripti neovisnih o verziji
  • Izradite simulacijske skripte koje ne zahtijevaju ručna ažuriranja za nadogradnju softvera ili IP verzije.
• Najbolje prakse upravljanja projektima
  • Smjernice za učinkovito upravljanje i prenosivost vašeg projekta i IP-a files.
• ASMI Parallel Intel FPGA IP Core korisnički priručnik
• Generičko serijsko Flash sučelje Intel FPGA IP korisnički priručnik
  • Pruža podršku za flash uređaje trećih strana.
• AN 720: Simulacija ASMI bloka u vašem dizajnu

Informacije o izdanju

IP verzije su iste kao i verzije softvera Intel Quartus Prime Design Suite do v19.1. Od verzije softvera Intel Quartus Prime Design Suite 19.2 ili novije, IP jezgre imaju novu shemu određivanja IP verzija.
Broj IP verzije (XYZ) može se promijeniti od jedne verzije softvera Intel Quartus Prime do druge. Promjena u:

• X označava veliku reviziju IP-a. Ako ažurirate svoj Intel Quartus Prime softver, morate ponovno generirati IP.
• Y označava da IP uključuje nove značajke. Ponovno generirajte svoj IP kako biste uključili ove nove značajke.
• Z označava da IP uključuje manje promjene. Ponovno generirajte svoj IP kako biste uključili ove promjene.

Tablica 1. Informacije o izdanju ASMI Parallel II Intel FPGA IP

Artikal	Opis
IP verzija	18.0
Inačica Intel Quartus Prime Pro Edition	18.0
Datum izlaska	2018.05.07

luke

Slika 1. Blok dijagram priključaka

Tablica 2. Opis priključaka

Signal	Širina	Smjer	Opis
Avalon Memory-Mapped Slave sučelje za CSR (avl_csr)
avl_csr_addr	6	Ulazni	Avalon memorijsko mapirana adresna sabirnica sučelja. Adresna sabirnica je u adresiranju riječi.
avl_csr_čitanje	1	Ulazni	Avalon memorijsko mapirano sučelje čita kontrolu u CSR.
avl_csr_rddata	32	Izlaz	Avalon memorijsko mapirano sučelje čita sabirnicu podataka iz CSR-a.
avl_csr_pisati	1	Ulazni	Avalon memorijsko mapirano sučelje upisuje kontrolu u CSR.
avl_csr_writedata	32	Ulazni	Avalon memorijsko mapirano sučelje upisuje sabirnicu podataka u CSR.
avl_csr_waitrequest	1	Izlaz	Avalon memorijsko mapirano sučelje, kontrola zahtjeva za čekanjem iz CSR-a.
avl_csr_rddata_valid	1	Izlaz	Važeći podaci o čitanju memorijsko mapiranog sučelja Avalona koji pokazuju da su podaci o čitanju CSR-a dostupni.
Avalon Memory-Mapped Slave sučelje za pristup memoriji (avl_ mem)
avl_mem_pisati	1	Ulazni	Avalon memorijsko mapirano sučelje kontrola pisanja u memoriju
avl_mem_burstcount	7	Ulazni	Avalon memorijsko mapirano sučelje burst count za memoriju. Raspon vrijednosti od 1 do 64 (maksimalna veličina stranice).
avl_mem_waitrequest	1	Izlaz	Avalon memorijsko mapirano sučelje, kontrola zahtjeva za čekanjem iz memorije.
avl_mem_read	1	Ulazni	Avalon memorijsko mapirano sučelje čita kontrolu u memoriju
avl_mem_addr	N	Ulazni	Avalon memorijsko mapirana adresna sabirnica sučelja. Adresna sabirnica je u adresiranju riječi. Širina adrese ovisi o korištenoj gustoći flash memorije.
avl_mem_writedata	32	Ulazni	Avalon memorijsko mapirano sučelje upisuje sabirnicu podataka u memoriju
avl_mem_readddata	32	Izlaz	Avalon memorijsko mapirano sučelje čita sabirnicu podataka iz memorije.
avl_mem_rddata_valid	1	Izlaz	Podaci o čitanju memorijsko mapiranog sučelja Avalon važeći koji pokazuju da su podaci za čitanje memorije dostupni.
avl_mem_byteenble	4	Ulazni	Avalon memorijsko mapirano sučelje omogućuje pisanje podataka sa sabirnice u memoriju. Tijekom burst moda, byteenable bus će biti logički visok, 4'b1111.
Sat i Reset
clk	1	Ulazni	Unesite sat za mjerenje IP adrese. (1)
reset_n	1	Ulazni	Asinkrono resetiranje za resetiranje IP-a.(2)
Sučelje kanala(3)
fqspi_dataout	4	Dvosmjerno	Ulazni ili izlazni priključak za unos podataka s flash uređaja.
nastavak…

Signal	Širina	Smjer	Opis
qspi_dclk	1	Izlaz	Daje signal sata bljeskalici.
qspi_scein	1	Izlaz	Pruža ncs signal flash uređaju. Podržava Stratix® V, Arria® V, Cyclone® V i starije uređaje.
	3	Izlaz	Pruža ncs signal flash uređaju. Podržava Intel Arria 10 i Intel Cyclone 10 GX uređaje.

• Frekvenciju takta možete postaviti na nižu ili jednaku 50 MHz.
• Držite signal najmanje jedan takt za resetiranje IP-a.
• Dostupno kada omogućite parametar Onemogući namjensko aktivno serijsko sučelje.

Povezane informacije

• Podatkovna tablica uređaja Quad-Serial Configuration (EPCQ).
• EPCQ-L podatkovna tablica uređaja za serijsku konfiguraciju
• Podatkovna tablica uređaja za serijsku konfiguraciju EPCQ-A

Parametri

Tablica 3. Postavke parametara

Parametar	Pravne vrijednosti	Opisi
Vrsta uređaja za konfiguraciju	EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A	Određuje tip uređaja EPCQ, EPCQ-L ili EPCQ-A koji želite koristiti.
Odaberite I/O mod	NORMALNI STANDARD DUAL QUAD	Odabire proširenu širinu podataka kada omogućite operaciju brzog čitanja.
Onemogući namjensko aktivno serijsko sučelje	—	Usmjerava ASMIBLOCK signale na najvišu razinu vašeg dizajna.
Omogući sučelje SPI pinova	—	Prevodi ASMIBLOCK signale na SPI pin sučelje.
Omogući model flash simulacije	—	Za simulaciju koristi zadani simulacijski model EPCQ 1024. Ako koristite flash uređaj treće strane, pogledajte AN 720: Simulacija ASMI bloka u vašem dizajnu za stvaranje omota za povezivanje modela bljeskalice s ASMI blokom.
Broj korištenog odabira čipa	1 2(4) 3(4)	Odabire broj odabira čipa spojenog na bljeskalicu.

• Podržano samo u uređajima Intel Arria 10, uređajima Intel Cyclone 10 GX i drugim uređajima s omogućenim sučeljem Enable SPI pins.

Povezane informacije

• Podatkovna tablica uređaja Quad-Serial Configuration (EPCQ).
• EPCQ-L podatkovna tablica uređaja za serijsku konfiguraciju
• Podatkovna tablica uređaja za serijsku konfiguraciju EPCQ-A
• AN 720: Simulacija ASMI bloka u vašem dizajnu

Registracija Karta

Tablica 4. Mapa registara

• Svaki pomak adrese u sljedećoj tablici predstavlja 1 riječ memorijskog adresnog prostora.
• Svi registri imaju zadanu vrijednost 0x0.

Pomak	Registrirajte ime	R/W	Naziv polja	bit	Širina	Opis
0	WR_OMOGUĆI	W	WR_OMOGUĆI	0	1	Write 1 za izvođenje omogućenog pisanja.
1	WR_ONEMOGUĆI	W	WR_ONEMOGUĆI	0	1	Write 1 za izvođenje onemogućavanja pisanja.
2	WR_STATUS	W	WR_STATUS	7:0	8	Sadrži podatke za upis u registar statusa.
3	RD_STATUS	R	RD_STATUS	7:0	8	Sadrži informacije iz operacije registra statusa čitanja.
4	SECTOR_BRIŠI	W	Sektorska vrijednost	23:0 ili 31:0	24 ili 32	Sadrži adresu sektora za brisanje ovisno o gustoći uređaja.(5)
5	SUBSECTOR_BRIŠI	W	Vrijednost podsektora	23:0 ili 31:0	24 ili 32	Sadrži adresu podsektora koju treba izbrisati ovisno o gustoći uređaja.(6)
6 – 7	Rezervirano
8	KONTROLIRATI	W/R	ODABIR ČIPA	7:4	4	Odabire flash uređaj. Zadana vrijednost je 0, što cilja na prvi flash uređaj. Za odabir drugog uređaja postavite vrijednost na 1, za odabir trećeg uređaja postavite vrijednost na 2.
		Rezervirano
		W/R	ONEMOGUĆI	0	1	Postavite ovo na 1 da biste onemogućili SPI signale IP-a postavljanjem svih izlaznih signala u visoko-Z stanje.
nastavak…

Pomak	Registrirajte ime	R/W	Naziv polja	bit	Širina	Opis
						Ovo se može koristiti za dijeljenje sabirnice s drugim uređajima.
9 – 12	Rezervirano
13	WR_NON_VOLATILE_CONF_REG	W	NVCR vrijednost	15:0	16	Zapisuje vrijednost u trajni konfiguracijski registar.
14	RD_NON_VOLATILE_CONF_REG	R	NVCR vrijednost	15:0	16	Čita vrijednost iz trajnog registra konfiguracije
15	RD_ ZASTAVA_ STATUS_REG	R	RD_ ZASTAVA_ STATUS_REG	8	8	Čita registar statusa zastavice
16	CLR_FLAG_ STATUS REG	W	CLR_FLAG_ STATUS REG	8	8	Briše registar statusa zastavice
17	BULK_ERASE	W	BULK_ERASE	0	1	Napišite 1 za brisanje cijelog čipa (za uređaje s jednom matricom).(7)
18	UMRI_BRISATI	W	UMRI_BRISATI	0	1	Napišite 1 da biste izbrisali cijelu matricu (za uređaj sa snopom).(7)
19	4BYTES_ADDR_EN	W	4BYTES_ADDR_EN	0	1	Napišite 1 za ulazak u način rada adrese od 4 bajta
20	4BYTES_ADDR_EX	W	4BYTES_ADDR_EX	0	1	Napišite 1 za izlaz iz načina rada s 4 bajta adrese
21	SECTOR_PROTECT	W	Vrijednost sektora zaštite	7:0	8	Vrijednost za upisivanje u registar statusa radi zaštite sektora. (8)
22	RD_MEMORY_CAPACITY_ID	R	Vrijednost kapaciteta memorije	7:0	8	Sadrži informacije o ID-u kapaciteta memorije.
23 – 32	Rezervirano

Trebate samo navesti bilo koju adresu unutar sektora i IP će izbrisati taj određeni sektor.
Trebate samo navesti bilo koju adresu unutar podsektora i IP će izbrisati taj određeni podsektor.

Povezane informacije

• Podatkovna tablica uređaja Quad-Serial Configuration (EPCQ).
• EPCQ-L podatkovna tablica uređaja za serijsku konfiguraciju
• Podatkovna tablica uređaja za serijsku konfiguraciju EPCQ-A
• Specifikacije Avalon sučelja

Operacije

ASMI Parallel II Intel FPGA IP sučelja kompatibilna su s Avalon memorijsko mapiranim sučeljem. Za više detalja pogledajte Avalon specifikacije.

• Samo trebate navesti bilo koju adresu unutar matrice i IP će izbrisati tu određenu matricu.
• Za EPCQ i EPCQ-L uređaje, bit zaštite bloka su bit [2:4] i [6], a gornji/donji (TB) bit je bit 5 statusnog registra. Za EPCQ-A uređaje. bit zaštite bloka je bit [2:4], a bit TB je bit 5 statusnog registra.

Povezane informacije

• Specifikacije Avalon sučelja

Operacije registra statusa kontrole

Možete izvesti čitanje ili pisanje na određeni pomak adrese pomoću registra kontrolnog statusa (CSR).
Da biste izvršili operaciju čitanja ili pisanja za registar statusa kontrole, slijedite ove korake:

1. Potvrdite signal avl_csr_write ili avl_csr_read dok je
   Signal avl_csr_waitrequest je nizak (ako je signal waitrequest visok, signal avl_csr_write ili avl_csr_read mora biti visok dok signal waitrequest ne padne na nisku razinu).
2. U isto vrijeme postavite vrijednost adrese na sabirnici avl_csr_address. Ako je to operacija pisanja, postavite podatke o vrijednosti na sabirnici avl_csr_writedata zajedno s adresom.
3. Ako se radi o transakciji čitanja, pričekajte dok signal avl_csr_readdatavalid ne postane visok kako biste dohvatili pročitane podatke.

• Za operacije koje zahtijevaju treptanje vrijednosti pisanja, prvo morate izvesti operaciju omogućavanja pisanja.
• Morate pročitati registar statusa zastavice svaki put kada izdate naredbu pisanja ili brisanja.
• Ako se koristi više flash uređaja, morate pisati u registar odabira čipa kako biste odabrali točan odabir čipa prije izvođenja bilo koje operacije na određenom flash uređaju.

Slika 2. Valni oblik registra kapaciteta čitanja memorije Nprample

Slika 3. Valni oblik registra omogućenog pisanja Nprample

Memorijske operacije

ASMI Parallel II Intel FPGA IP memorijsko sučelje podržava burst i izravan pristup flash memoriji. Tijekom izravnog pristupa flash memoriji, IP izvodi sljedeće korake kako bi vam omogućio izvođenje bilo koje operacije izravnog čitanja ili pisanja:

• Omogućavanje pisanja za operaciju pisanja
• Provjerite registar statusa zastavice kako biste bili sigurni da je operacija dovršena na flash
• Otpustite signal zahtjeva za čekanjem kada je operacija dovršena

Memorijske operacije slične su operacijama Avalon memorijsko mapiranog sučelja. Morate postaviti ispravnu vrijednost na adresnoj sabirnici, pisati podatke ako se radi o transakciji pisanja, dovesti vrijednost brojanja praska na 1 za pojedinačnu transakciju ili željenu vrijednost brojanja praska i pokrenuti signal pisanja ili čitanja.

Slika 4. Valni oblik burst pisanja 8 riječi Nprample

Slika 5. 8-Word Reading Burst Waveform Example

Slika 6. 1-Byte Write byteenable = 4'b0001 Waveform Example

ASMI Parallel II Intel FPGA IP Slučaj korištenja Npramples

Slučaj upotrebe nprampkoristite ASMI Parallel II IP i JTAG-to-Avalon Master za obavljanje operacija flash pristupa, kao što je čitanje silikonskog ID-a, čitanje memorije, pisanje memorije, brisanje sektora, zaštita sektora, brisanje registra statusa zastavice i pisanje nvcr-a.
Za pokretanje bivšegampdatoteke, morate konfigurirati FPGA. Prati ove korake:

1. Konfigurirajte FPGA na temelju sustava Platform Designer kao što je prikazano na sljedećoj slici.
   Slika 7. Sustav dizajnera platforme koji prikazuje ASMI Parallel II IP i JTAG-to-Avalon majstor
2. Spremite sljedeću TCL skriptu u isti direktorij kao i vaš projekt. Imenujte skriptu kao epcq128_access.tcl nprample.
3. Pokrenite konzolu sustava. U konzoli izvor skripte pomoću “source epcq128_access.tcl”.

Example 1: Pročitajte Silicon ID konfiguracijskih uređaja

Exampdio 2: Čitanje i pisanje jedne riječi podataka na adresi H'40000000

Exampdio 3: Izbriši sektor 64

Example 4: Izvršite zaštitu sektora na sektorima (0 do 127)

Example 5: Čitanje i brisanje registra statusa zastavice

Example 6: Čitanje i pisanje nvcr

ASMI Parallel II Intel FPGA IP Arhiva korisničkog vodiča

IP verzije su iste kao i verzije softvera Intel Quartus Prime Design Suite do v19.1. Od verzije softvera Intel Quartus Prime Design Suite 19.2 ili novije, IP jezgre imaju novu shemu određivanja IP verzija.
Ako verzija IP jezgre nije navedena, primjenjuje se korisnički priručnik za prethodnu verziju IP jezgre.

Intel Quartus Prime verzija	IP Core verzija	Upute za korištenje
17.0	17.0	Altera ASMI Parallel II IP Core korisnički priručnik

Povijest revizija dokumenta za ASMI Parallel II Intel FPGA IP korisnički priručnik

Verzija dokumenta	Intel Quartus Prime verzija	IP verzija	Promjene
2020.07.29	18.0	18.0	• Ažuriran naslov dokumenta na ASMI Parallel II Intel FPGA IP korisnički priručnik. • Ažurirano Tablica 2: Postavke parametara u odjeljku Parametri.
2018.09.24	18.0	18.0	• Dodane informacije o aplikacijama i podršci za ASMI Parallel II Intel FPGA IP jezgru. • Dodana je bilješka koja se odnosi na Generičko serijsko Flash sučelje Intel FPGA IP Core Korisnički priručnik. • Dodano je ASMI Parallel II Intel FPGA IP Core Slučaj upotrebe Npramples odjeljak.
2018.05.07	18.0	18.0	• Preimenovana je Altera ASMI Parallel II IP jezgra u ASMI Parallel II Intel FPGA IP jezgra prema Intel rebrandingu. • Dodana podrška za EPCQ-A uređaje. • Dodana je bilješka clk signalu u Opis luka stol. • Ažuriran je opis za qspi_scein signal u Opis luka stol. • Dodana bilješka u registar SECTOR_PROTECT u Registracija Karta stol. • Ažurirani bit i širina za SECTOR_ERASE i SUBSECTOR_ERASE registre u Registracija Karta stol. • Ažurirani bit i širina za SECTOR_PROTECT registrirati se u Registracija Karta stol.
nastavak…

Verzija dokumenta	Intel Quartus Prime verzija	IP verzija	Promjene
			• Ažuriran je opis za opciju CHIP SELECT registra CONTROL u Registracija Karta stol. • Ažurirane su bilješke za registre SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE i DIE_ERASE u Registracija Karta stol. • Ažuriran je opis za vl_mem_addr signal u Opis luka stol. • Manje uredničke izmjene.

 

Datum	Verzija	Promjene
svibnja 2017	2017.05.08	Početno izdanje.

Intel Corporation. Sva prava pridržana. Intel, Intelov logotip i druge Intelove oznake zaštitni su znakovi Intel Corporation ili njegovih podružnica. Intel jamči performanse svojih FPGA i poluvodičkih proizvoda prema trenutnim specifikacijama u skladu s Intelovim standardnim jamstvom, ali zadržava pravo izmjene bilo kojeg proizvoda i usluge u bilo kojem trenutku bez prethodne obavijesti. Intel ne preuzima nikakvu odgovornost niti obvezu koja proizlazi iz primjene ili korištenja bilo koje informacije, proizvoda ili usluge opisane ovdje, osim ako je Intel izričito pismeno pristao. Intelovim kupcima savjetuje se da dobiju najnoviju verziju specifikacija uređaja prije nego što se pouzdaju u bilo kakve objavljene informacije i prije naručivanja proizvoda ili usluga.
*Druga imena i robne marke mogu se smatrati vlasništvom drugih.

Dokumenti / Resursi

intel ASMI Parallel II Intel FPGA IP [pdf] Korisnički priručnik ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

Reference

• korisnički priručnik