intel AN 837 Nā Kūlana Hoʻolālā no HDMI FPGA IP
Nā Kūlana Hoʻolālā no HDMI Intel® FPGA IP
Na nā alakaʻi hoʻolālā e kōkua iā ʻoe e hoʻokō i ka High-Definition Multimedia Interface (HDMI) Intel FPGA IP me ka hoʻohana ʻana i nā polokalamu FPGA. Hoʻomaʻamaʻa kēia mau alakaʻi i nā hoʻolālā papa no nā kiʻi wikiō HDMI Intel® FPGA IP.
- HDMI Intel FPGA IP alakaʻi hoʻohana
- AN 745: Nā Kūlana Hoʻolālā no Intel FPGA DisplayPort Interface
HDMI Intel FPGA IP Design Guidelines
ʻO ka HDMI Intel FPGA interface he Transition Minimized Differential Signaling (TMDS) ʻikepili a me nā kaha uaki. Lawe pū ka interface i kahi Video Electronics Standards Association (VESA) Display Data Channel (DDC). Lawe nā kahawai TMDS i nā wikiō, nā leo, a me nā ʻikepili kōkua. Hoʻokumu ʻia ka DDC ma ka protocol I2C. Hoʻohana ka HDMI Intel FPGA IP core i ka DDC no ka heluhelu ʻana i ka Extended Display Identification Data (EDID) a me ka hoʻololi ʻana i ka hoʻonohonoho a me ka ʻike kūlana ma waena o kahi kumu HDMI a me ka poho.
Nā Manaʻo Hoʻolālā Papa Hana HDMI Intel FPGA IP
Ke hoʻolālā nei ʻoe i kāu ʻōnaehana HDMI Intel FPGA IP, e noʻonoʻo i nā ʻōlelo aʻoaʻo hoʻolālā papa.
- Mai hoʻohana ma mua o ʻelua mau ala no kēlā me kēia meheu a pale aku ma o nā stubs
- E hoʻohālikelike i ka paʻa ʻokoʻa o nā paio like ʻole me ka impedance o ka mea hoʻohui a me ka hui kelepona (100 ohm ± 10%).
- E hōʻemi i ka skew ma waena a me intra-pair e hoʻokō i ke koi skew hōʻailona TMDS
- E hōʻalo i ka hoʻokele ʻana i kahi pālua ʻokoʻa ma luna o kahi āpau ma lalo o ka mokulele
- E hoʻohana i nā hana hoʻolālā PCB kiʻekiʻe kiʻekiʻe
- E hoʻohana i nā mea hoʻololi pae e hoʻokō i ka hoʻokō uila ma TX a me RX
- E hoʻohana i nā kaula paʻa, e like me ke kaula Cat2 no HDMI 2.0
Nā Kiʻi Papahana
Hōʻike nā kiʻi hoʻolālā Bitec i nā loulou i hāʻawi ʻia i ka topology no nā papa hoʻomohala Intel FPGA. Me ka hoʻohana ʻana i ka topology loulou HDMI 2.0 pono ʻoe e hoʻokō i ka hoʻokō uila 3.3 V. No ka hoʻokō ʻana i ka hoʻokō 3.3 V ma nā polokalamu Intel FPGA, pono ʻoe e hoʻohana i kahi hoʻololi pae. E hoʻohana i ka DC-coupled redriver a i ʻole retimer ma ke ʻano he hoʻololi pae no ka mea hoʻouna a me ka mea hoʻokipa.
ʻO nā mea kūʻai aku waho ʻo TMDS181 a me TDP158RSBT, e holo ana ʻelua ma nā loulou DCcoupled. Pono ʻoe i kahi huki huki kūpono ma nā laina CEC e hōʻoia i ka hana i ka wā e hana ai me nā mea hoʻohana mamao mamao. Ua hōʻoia ʻia nā kiʻikuhi Bitec schematic. ʻO ka hōʻoia naʻe, he kikoʻī o ka pae huahana. Manaʻo ʻia nā mea hoʻolālā platform e hōʻoia i ka huahana hope no ka hana kūpono.
ʻIke pili
- Hōʻike kiʻi kiʻi no HSMC HDMI Kāleka Kāleka Hōʻikeʻike 8
- Hōʻike kiʻi kiʻi no ka FMC HDMI Kāleka Kāleka Hōʻikeʻike 11
- Hōʻike kiʻi kiʻi no ka FMC HDMI Kāleka Kāleka Hōʻikeʻike 6
ʻImi Hoʻopaʻa Wela (HPD)
Aia ka hōʻailona HPD i ka hōʻailona + 5V Power e hiki mai ana, no ka exampʻAe, hiki ke ʻōlelo ʻia ka pine HPD ke ʻike ʻia ka hōʻailona +5V Power mai ke kumu. No ka hoʻopili ʻana me kahi FPGA, pono ʻoe e unuhi i ka hōʻailona 5V HPD i ka vol FPGA I/O.tage pae (VCCIO), me ka hoohana ana i ka voltagʻO ka unuhi pae e like me TI TXB0102, ʻaʻohe mea huki huki i hoʻohui ʻia. Pono kahi kumu HDMI e huki i ka hōʻailona HPD i hiki iā ia ke hoʻokaʻawale pono ma waena o kahi hōʻailona HPD lana a me kahi voli kiʻekiʻe.tage pae HPD hōʻailona. Pono e unuhi ʻia kahi hōʻailona HDMI + 5V Power i FPGA I/O voltage pae (VCCIO). Pono e huki palupalu ʻia ka hōʻailona me kahi mea pale (10K) e hoʻokaʻawale i kahi hōʻailona mana + 5V e lana ana ke hoʻokele ʻole ʻia e kahi kumu HDMI. ʻO kahi kumu HDMI + 5V Power hōʻailona ka pale o kēia manawa ʻaʻole ʻoi aku ma mua o 0.5A.
HDMI Intel FPGA IP Hōʻike Hōʻikeʻike Channel (DDC)
Hoʻokumu ʻia ka HDMI Intel FPGA IP DDC ma nā hōʻailona I2C (SCL a me SDA) a koi i nā mea huki huki. No ka launa pū me kahi Intel FPGA, pono ʻoe e unuhi i ka pae hōʻailona 5V SCL a me SDA i ka vol FPGA I/O.tage pae (VCCIO) me ka voltage ka unuhi pae, e like me TI TXS0102 e like me ka mea i hoʻohana ʻia ma ke kāleka kaikamahine Bitec HDMI 2.0. ʻO ka TI TXS0102 voltage pae unuhi unuhi hoʻohui i loko o loko o ka huki-up pale pale i ole ma-board huki-luna pale e pono ai.
Moʻolelo Hoʻoponopono Hou no AN 837: Nā Kūlana Hoʻolālā no HDMI Intel FPGA IP
| Palapala Palapala | Nā hoʻololi |
| 2019.01.28 |
|
| Lā | Manao | Nā hoʻololi |
| Ianuali 2018 | 2018.01.22 | Hoʻokuʻu mua.
'Ōlelo Aʻo: Aia i loko o kēia palapala nā alakaʻi hoʻolālā HDMI Intel FPGA i wehe ʻia mai AN 745: Nā Kūlana Hoʻolālā no DisplayPort a me HDMI Interfaces a ua kapa hou ʻia ʻo AN 745: Nā Kūlana Hoʻolālā no Intel FPGA DisplayPort Interface. |
Huina Intel. Ua mālama ʻia nā kuleana āpau. ʻO Intel, ka Intel logo, a me nā hōʻailona Intel ʻē aʻe he mau hōʻailona o Intel Corporation a i ʻole kāna mau lālā. Mālama ʻo Intel i ka hana o kāna mau huahana FPGA a me semiconductor i nā kikoʻī o kēia manawa e like me ka palapala hōʻoia maʻamau o Intel akā aia ke kuleana e hoʻololi i nā huahana a me nā lawelawe i kēlā me kēia manawa me ka ʻole o ka ʻike. ʻAʻole ʻo Intel i kuleana a i ʻole kuleana e puka mai ana mai ka noi a i ʻole ka hoʻohana ʻana i kekahi ʻike, huahana, a i ʻole lawelawe i wehewehe ʻia ma ʻaneʻi koe wale nō i ʻae ʻia ma ke kākau ʻana e Intel. Manaʻo ʻia nā mea kūʻai aku ʻo Intel e loaʻa i ka mana hou o nā kikoʻī hāmeʻa ma mua o ka hilinaʻi ʻana i kekahi ʻike i paʻi ʻia a ma mua o ke kau ʻana i nā kauoha no nā huahana a i ʻole nā lawelawe.
Hiki ke koi ʻia nā inoa a me nā hōʻailona ʻē aʻe ma ke ʻano he waiwai o nā poʻe ʻē aʻe.
ID: 683677
Manaʻo: 2019-01-28
Palapala / Punawai
 |
intel AN 837 Nā Kūlana Hoʻolālā no HDMI FPGA IP [pdf] Ke alakaʻi hoʻohana AN 837 Nā Kūlana Hoʻolālā no HDMI FPGA IP, AN 837, Nā Kūlana Hoʻolālā no HDMI FPGA IP, Nā Kūlana no HDMI FPGA IP, HDMI FPGA IP |
